JP2004335612A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004335612A JP2004335612A JP2003127316A JP2003127316A JP2004335612A JP 2004335612 A JP2004335612 A JP 2004335612A JP 2003127316 A JP2003127316 A JP 2003127316A JP 2003127316 A JP2003127316 A JP 2003127316A JP 2004335612 A JP2004335612 A JP 2004335612A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- semiconductor device
- fuse
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ヒューズの腐食を抑制し、高信頼性を有する半導体装置及びその製造方法を提供する。
【解決手段】ヒューズとして機能する最上層配線層２０上に、高密度プラズマＣＶＤ法による第一のＮＳＧ膜（第一の絶縁膜）３１と、プラズマＣＶＤ法による第二のＮＳＧ膜（第二の絶縁膜）３２を積層して第一の保護膜３０を形成した後、この第一の保護膜３０の表面をＣＭＰ法によって平坦にする。
【選択図】 図１
【解決手段】ヒューズとして機能する最上層配線層２０上に、高密度プラズマＣＶＤ法による第一のＮＳＧ膜（第一の絶縁膜）３１と、プラズマＣＶＤ法による第二のＮＳＧ膜（第二の絶縁膜）３２を積層して第一の保護膜３０を形成した後、この第一の保護膜３０の表面をＣＭＰ法によって平坦にする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、冗長回路を構成するヒューズの信頼性を向上させるために有効な技術に関するものである。
【０００２】
【従来の技術】
従来の半導体装置では、最上層の配線層をヒューズとして適用する手段が提案されており、ヒューズは、その信頼性を確保するために保護膜で覆われているのが一般的である。
図６は、従来の半導体装置の一構成例を示す断面図である。
【０００３】
図６から分かるように、層間絶縁層１１０上に形成され、ヒューズとして機能する最上層配線層１２０上には、その最上層配線層１２０の形状を反映して山形状或いは台形状のＮＳＧ膜（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：不純物を含まない酸化膜）からなる第一の保護膜１３０が形成されている。そして、この第一の保護膜１３０上にさらに形成される窒化膜からなる第二の保護膜１４０には、第一の保護膜１３０の一部が露出する開口部Ｈが形成されており、この開口部Ｈよりレーザーを照射することで、第一の保護膜１３０を破壊し、ヒューズの溶断を行うようになっている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００３−３７１６７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ヒューズとして機能する最上層配線層１２０上に形成された第一の保護膜１３０の上面は、その上に別の配線が形成されることはないため、最上層配線層１２０の形状を反映して山形状（図６（ａ）参照）或いは台形状（図６（ｂ）参照）などの凸状のままである。このことは、通常は問題がなかったが、近年の半導体装置の微細化が進むにつれ、本発明者は、この半導体素子のパッケージ工程の段階で上記凸状に応力がかかり、第一の保護膜１３０が損傷しまう不具合があることを発見した。
【０００６】
そして、本発明者は、第一の保護膜１３０の損傷部から大気中の水分などがその下層の最上層配線層１２０まで到達し、この最上層配線層１２０の形成材料であるＡｌなどの金属材料が腐食することで、ヒューズの信頼性が低下してしまうという問題が見出した。
そこで、本発明は、上記事情に鑑みてなされたものであり、ヒューズとして機能する最上層配線層上に形成される保護膜の損傷を抑制し、ヒューズの信頼性を確保できる半導体装置及びその製造方法を提供することを課題としている。
【０００７】
【課題を解決するための手段】
このような課題を解決するために、本発明の半導体装置は、最上層配線層に形成されたヒューズ上に第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜に、前記ヒューズ上に積層された第一の保護膜が露出する開口部が形成されてなる半導体装置において、前記開口部内に形成された第一の保護膜の上面は、平坦となっていることを特徴とするものである。
【０００８】
ここで、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にプラズマＣＶＤ法によって形成された第二の絶縁膜と、から構成されているようにしてもよい。
また、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にＳＯＧ法によって形成された第二の絶縁膜と、から構成されているようにしてもよい。
【０００９】
さらに、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上に形成されたレジスト膜と、から構成されているようにしてもよい。
さらに、本発明の半導体装置において、前記第一の保護膜は、プラズマＣＶＤ法によって形成された絶縁膜から構成されているようにしてもよい。
【００１０】
さらに、本発明の半導体装置において、前記高密度プラズマＣＶＤ法及びプラズマＣＶＤ法によって形成された前記絶縁膜は、ＮＳＧ膜で形成するようにしてもよい。
本発明の半導体装置の製造方法は、最上層配線層に形成されたヒューズ上に第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜に、前記ヒューズ上に積層された第一の保護膜が露出する開口部が形成されてなる半導体装置の製造方法であって、最上層配線層に、ヒューズを形成する工程と、前記ヒューズ上に、第一の保護膜を形成する工程と、少なくとも前記第二の保護膜に形成される開口部形成予定領域となる前記第一の保護膜の上面を、平坦化する工程と、を備えたことを特徴とするものである。
【００１１】
ここで、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、プラズマＣＶＤ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、当該第一の保護膜をＣＭＰ法によって平坦化するようにしてもよい。
また、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、ＳＯＧ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、前記第二の絶縁膜をエッチバックによって平坦化するようにしてもよい。
【００１２】
さらに、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、レジスト膜とを順次積層して前記第一の保護膜を形成した後、前記レジスト膜をエッチバックによって平坦化するようにしてもよい。
さらに、本発明の半導体装置の製造方法において、前記ヒューズ上に、プラズマＣＶＤ法による絶縁膜で前記第一の保護膜を形成した後、当該絶縁膜をＣＭＰ法によって平坦化するようにしてもよい。
【００１３】
さらに、本発明の半導体装置の製造方法において、前記高密度プラズマＣＶＤ法及び前記プラズマＣＶＤ法による前記絶縁膜は、ＮＳＧ膜で形成するようにしてもよい。
このように、本発明の半導体装置によれば、第二の保護膜の開口部内に形成され、表面が露出した第一の保護膜の上面が平坦となっていることによって、半導体素子のパッケージ工程での応力による保護膜への損傷を抑制することができるようになる。よって、保護膜の損傷部に起因するヒューズの腐食を抑制することができるため、ヒューズの信頼性を向上させることが可能となる。
【００１４】
特に、第一の保護膜を、ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一のＮＳＧ膜を形成した後、さらにプラズマＣＶＤ法によって形成された第二のＮＳＧ膜、ＳＯＧ法によって形成された絶縁膜、或いはレジスト膜のいずれか一つを積層した構成とすることによって、高集積化及び高微細化された半導体装置であっても、平坦化された保護膜を容易に形成することが可能となる。
【００１５】
また、第一の保護膜を、プラズマＣＶＤ法によって形成された一層のＮＳＧ膜とすることで、平坦化された保護膜を低コストで容易に形成することが可能となる。
本発明の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態は本発明の一例を示すものであって、本発明は本実施形態に限定されるものではない。
＜第一実施形態＞
図１は、本発明の半導体装置の一構成例を示し、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００１７】
本実施形態における半導体装置は、図１に示すように、半導体基板（図示せず）上に、所定の半導体素子（図示せず）や下層配線層（図示せず）などが形成され、さらにその上に形成された層間絶縁層１０上に、ヒューズとして機能する最上層配線層２０が形成された構成を有しており、この最上層配線層２０は、第一の保護膜３０及び第二の保護膜４０で覆われている。そして、第二の保護膜４０には、最上層配線層２０上の第一の保護膜３０の一部が露出するヒューズ溶断用の開口部Ｈが形成されている。
【００１８】
ヒューズとして機能する最上層配線層２０は、層間絶縁層１０上に、窒化チタンなどで形成された高融点金属窒化物層２１と、ＡｌやＣｕなどの金属材料や多結晶シリコン材料などの電極形成材料で形成された配線層２２と、窒化チタンなどで形成された高融点金属窒化物層２３が順次積層された構成をしている。
第一の保護膜３０は、高密度プラズマＣＶＤ法によって最上層配線層２０上に成膜された第一のＮＳＧ膜３１（第一の絶縁膜）と、この第一のＮＳＧ膜３１上にプラズマＣＶＤ法によって成膜された第二のＮＳＧ膜（第二の絶縁膜）３２と、から構成されており、最上層配線層２０上に形成された第一の保護膜３０の上面は平坦となっている。
【００１９】
第二の保護膜４０は、例えば、プラズマＣＶＤ法によって成膜されたＳｉＮ膜から構成されている。
そして、ヒューズとして機能する最上層配線層２０は、その上に形成された開口部Ｈからレーザ光を照射し、開口部Ｈ内の底部で露出した第一の保護膜３０を破裂させることで溶断可能となっている。
【００２０】
次に、本実施形態における半導体装置の一製造方法について説明する。図２は、本発明の半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、半導体基板上に形成された層間絶縁層１０上に、公知のスパッタリング法を用いて、窒化チタンなどの高融点金属窒化物層２１用膜と、Ａｌなどの配線層２２用金属膜と、窒化チタンなどの高融点金属窒化物層２３用膜とを順次成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用いて、最上層配線層２０を形成する。
【００２１】
次いで、図２（ｂ）に示すように、最上層配線層２０が形成された層間絶縁層１０の全上面に、公知の高密度プラズマＣＶＤ法を用いて、第一のＮＳＧ膜３１を成膜する。
次いで、図２（ｃ）に示すように、この第一のＮＳＧ膜３１の全上面に、公知のプラズマＣＶＤ法を用いて、第二のＮＳＧ膜３２を成膜する。このとき、凸状の最上層配線層２０上に順次形成された第一のＮＳＧ膜３１及び第二のＮＳＧ膜３２からなる第一の保護膜３０は、最上層配線層２０の形状を反映して、最上層配線層２０上に山形状に形成される。
【００２２】
次いで、図２（ｄ）に示すように、公知のＣＭＰ法を用いて、最上層配線層２０上に山形状に形成された第一の保護膜２０に対して平坦化処理を行う。このとき、最上層配線層２０上に山形状に形成された第一の保護膜３０は、その突起部が削れ、最上層配線層２０上には平坦化された第一の保護膜３０が形成される。
次いで、図１（ｂ）に示すように、最上層配線層２０上の平坦化された第一の保護膜３０上に、公知のプラズマＣＶＤ法を用いて、第二の保護膜４０となるＳｉＮ膜を成膜する。
【００２３】
次いで、最上層配線層２０上に形成された第二の保護膜４０のうち、ヒューズ溶断用の開口部形成予定領域は露出し、それ以外は覆うようなパターン（図示せず）を成膜した状態で公知のエッチングを行い、最上層配線層２０上の一部に、第一の保護膜３０の上面が露出した開口部Ｈを形成する。
このように、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜３０を平坦化したことによって、半導体装置のパッケージ工程で、最上層配線層２０上の第一の保護膜３０にかかる応力を緩和することができるため、最上層配線層２０上に形成される第一の保護膜３０への損傷を抑制することが可能となる。このため、第一の保護膜３０に形成される損傷に起因するヒューズ腐食を抑制でき、半導体装置の信頼性を向上させることが可能となる。
【００２４】
また、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜を平坦化をＣＭＰ法によって行うことによって、ヒューズ溶断用開口部Ｈの底部に残存する第一の保護膜３０の膜厚を容易に制御することができるため、ヒューズの溶断を確実に行うことが可能となる。
＜第二実施形態＞
図３は、本発明の半導体装置の他の構成例を示す断面図である。
【００２５】
本実施形態における半導体装置は、図３に示すように、第一の保護膜３０Ａが、ヒューズの全上面に公知の高密度プラズマＣＶＤ法を用いて成膜されたＮＳＧ膜（第一の絶縁膜）３３と、このＮＳＧ膜３３の全上面に形成された公知のＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ、第二の絶縁膜）３４と、から構成されている。
【００２６】
次に、本実施形態における半導体装置の一製造方法について説明する。図４は、図３に示す半導体装置の一製造工程を示す断面図である。
まず、図４（ａ）及び図４（ｂ）に示すように、第一実施形態と同様の工程を経て、半導体基板上の層間絶縁層１０上に形成された最上層配線層２０の全上面に、公知の高密度プラズマＣＶＤ法を用いて、ＮＳＧ膜３３を成膜する。
【００２７】
次いで、図４（ｃ）に示すように、最上層配線層２０上に形成されたＮＳＧ膜３３の全上面に、公知の方法を用いてＳＯＧ膜３４を成膜する。このとき、ＮＳＧ膜３３の上面にＳＯＧ膜３４を成膜した段階で、ＮＳＧ膜３３膜の突起部は略平坦化される。
次いで、ＳＯＧ膜３４の上面に、公知のエッチバックを行うことで、最上層配線層２０上に山形状に形成された第一の保護膜３０Ａに対して平坦化処理を行い、第一の保護膜３０Ａの厚みを調節する。このとき、最上層配線層２０上に山形状に形成された第一の保護膜３０Ａは、その突起部が削れ、最上層配線層２０上には、第一の保護膜３０Ａが形成される。
【００２８】
次いで、最上層配線層２０上の平坦化された第一の保護膜３０Ａ上に、第一実施形態と同様の工程を経て、図３に示すように、最上層配線層２０の一部開口部Ｈを除いて第二の保護膜４０を形成し、半導体装置を完成させる。
このように、本実施形態の半導体装置によれば、第一の保護膜３０Ａを、ヒューズとして機能する最上層配線層２０上に高密度プラズマＣＶＤ法で成膜したＮＳＧ膜３３と、このＮＳＧ膜３３上に形成したＳＯＧ膜３４とから構成し、このＳＯＧ膜３４をエッチバックすることで第一の保護膜３０Ａを平坦化するようにしたことによって、第一実施形態と同様の効果を得ることが可能となる。
【００２９】
なお、本実施形態においては、第一の保護膜３０Ａを、高密度プラズマＣＶＤ法で成膜したＮＳＧ膜３３とＳＯＧ膜３４とから構成し、ＳＯＧ膜３４をエッチバックすることで最上層配線層２０上の第一の保護膜３０Ａを平坦化するようにしたが、ＮＳＧ膜３３上に成膜した後エッチバックによって平坦化が可能な材料であればこれに限らず、ＳＯＧ膜３４の代わりに、例えば公知のＣＶＤ法によるレジスト膜を適用するようにしても構わない。
＜第三実施形態＞
図５は、本発明の半導体装置の他の構成例を示す断面図である。
【００３０】
本実施形態における半導体装置は、第一実施形態で示す半導体装置において、第一の保護膜３０Ｂが、プラズマＣＶＤ法を用いて成膜された一層のＮＳＧ膜（絶縁膜）３５から構成されている。
つまり、本実施形態における半導体装置の製造方法は、第一実施形態と同様の工程を経て、半導体基板上の層間絶縁層１０上に形成された最上層配線層２０の全上面に、公知のプラズマＣＶＤ法を用いて、ＮＳＧ膜３５を成膜する。
【００３１】
次いで、最上層配線層２０上に形成されたＮＳＧ膜３５の上面を、公知のＣＭＰ法を用いて平坦化する。
次いで、第一実施形態と同様の工程を経て、図５に示すように、ヒューズとして機能する最上層配線層２０上に、平坦化された一層のＮＳＧ膜３５からなる第一の保護膜３０Ｂと、ＳｉＮ膜からなる第二の保護膜４０とが形成され、且つ、最上層配線層２０上に第一の保護膜３０Ｂの一部が露出した開口部Ｈを有する半導体装置を完成させる。
【００３２】
このように、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜３０Ｂを、十分な厚さで成膜した一層のＮＳＧ膜３５を平坦化処理することで形成したことによって、第一の保護膜３０Ｂの製造コストを大幅に削減させることが可能となる。但し、本実施形態でにおいて、第一の保護膜３０Ｂを形成するＮＳＧ膜３５をプラズマＣＶＤ法を用いて成膜したが、このプラズマＣＶＤ法による成膜は上述した高密度プラズマＣＶＤ法による成膜に比べて高精密化が困難であるため、高集積化及び高微細化された半導体装置において実現するためには、やはり、第一実施形態及び第二実施形態で示したように、下地として高密度プラズマＣＶＤ法によって成膜したＮＳＧ膜３１、３３を用いて第一の保護膜３０、３０Ａを形成することが好ましい。
【００３３】
なお、第一乃至第三実施形態における半導体装置においては、ヒューズとして機能する最上層配線層２０にレーザ照射を行うことでヒューズの溶断を行うレーザ溶断式ヒューズ切断方法について説明した。しかし、本発明は、ヒューズとして機能する最上層配線層２０に電流を流してヒューズを溶断する方法（電流溶断式ヒューズ切断方法）を行う半導体装置に適用するようにしても構わない。
【００３４】
また、第一乃至第三実施形態における半導体装置においては、層間絶縁膜１０上に形成された第一の保護膜３０、３０Ａ、３０Ｂの全上面に平坦化処理を施す場合について説明したが、少なくとも第一の保護膜３０、３０Ａ、３０Ｂの表面が露出する部分が平坦化処理されているのであればこれに限定されない。例えば、第二の保護膜４０の開口部Ｈ内に形成される第一の保護膜３０、３０Ａ、３０Ｂのみを平坦化処理するようにしても構わない。
【図面の簡単な説明】
【図１】本発明の半導体装置の一構成例を示し、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【図２】図１に示す半導体装置の一製造工程を示す断面図である。
【図３】本発明の半導体装置の他の構成例を示す断面図である。
【図４】図３に示す半導体装置の一製造工程を示す断面図である。
【図５】本発明の半導体装置の他の構成例を示す断面図である。
【図６】従来の半導体装置の一構成例を示す断面図である。
【符号の説明】１０、１１０…層間絶縁層。２０、１２０…最上層配線層（ヒューズ）。３０、３０Ａ、３０Ｂ、１３０…第一の保護膜。３１、３２、３３、…ＮＳＧ膜。３４…ＳＯＧ膜。４０、１４０…第二の保護膜。Ｈ…開口部。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、冗長回路を構成するヒューズの信頼性を向上させるために有効な技術に関するものである。
【０００２】
【従来の技術】
従来の半導体装置では、最上層の配線層をヒューズとして適用する手段が提案されており、ヒューズは、その信頼性を確保するために保護膜で覆われているのが一般的である。
図６は、従来の半導体装置の一構成例を示す断面図である。
【０００３】
図６から分かるように、層間絶縁層１１０上に形成され、ヒューズとして機能する最上層配線層１２０上には、その最上層配線層１２０の形状を反映して山形状或いは台形状のＮＳＧ膜（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：不純物を含まない酸化膜）からなる第一の保護膜１３０が形成されている。そして、この第一の保護膜１３０上にさらに形成される窒化膜からなる第二の保護膜１４０には、第一の保護膜１３０の一部が露出する開口部Ｈが形成されており、この開口部Ｈよりレーザーを照射することで、第一の保護膜１３０を破壊し、ヒューズの溶断を行うようになっている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００３−３７１６７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ヒューズとして機能する最上層配線層１２０上に形成された第一の保護膜１３０の上面は、その上に別の配線が形成されることはないため、最上層配線層１２０の形状を反映して山形状（図６（ａ）参照）或いは台形状（図６（ｂ）参照）などの凸状のままである。このことは、通常は問題がなかったが、近年の半導体装置の微細化が進むにつれ、本発明者は、この半導体素子のパッケージ工程の段階で上記凸状に応力がかかり、第一の保護膜１３０が損傷しまう不具合があることを発見した。
【０００６】
そして、本発明者は、第一の保護膜１３０の損傷部から大気中の水分などがその下層の最上層配線層１２０まで到達し、この最上層配線層１２０の形成材料であるＡｌなどの金属材料が腐食することで、ヒューズの信頼性が低下してしまうという問題が見出した。
そこで、本発明は、上記事情に鑑みてなされたものであり、ヒューズとして機能する最上層配線層上に形成される保護膜の損傷を抑制し、ヒューズの信頼性を確保できる半導体装置及びその製造方法を提供することを課題としている。
【０００７】
【課題を解決するための手段】
このような課題を解決するために、本発明の半導体装置は、最上層配線層に形成されたヒューズ上に第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜に、前記ヒューズ上に積層された第一の保護膜が露出する開口部が形成されてなる半導体装置において、前記開口部内に形成された第一の保護膜の上面は、平坦となっていることを特徴とするものである。
【０００８】
ここで、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にプラズマＣＶＤ法によって形成された第二の絶縁膜と、から構成されているようにしてもよい。
また、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にＳＯＧ法によって形成された第二の絶縁膜と、から構成されているようにしてもよい。
【０００９】
さらに、本発明の半導体装置において、前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上に形成されたレジスト膜と、から構成されているようにしてもよい。
さらに、本発明の半導体装置において、前記第一の保護膜は、プラズマＣＶＤ法によって形成された絶縁膜から構成されているようにしてもよい。
【００１０】
さらに、本発明の半導体装置において、前記高密度プラズマＣＶＤ法及びプラズマＣＶＤ法によって形成された前記絶縁膜は、ＮＳＧ膜で形成するようにしてもよい。
本発明の半導体装置の製造方法は、最上層配線層に形成されたヒューズ上に第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜に、前記ヒューズ上に積層された第一の保護膜が露出する開口部が形成されてなる半導体装置の製造方法であって、最上層配線層に、ヒューズを形成する工程と、前記ヒューズ上に、第一の保護膜を形成する工程と、少なくとも前記第二の保護膜に形成される開口部形成予定領域となる前記第一の保護膜の上面を、平坦化する工程と、を備えたことを特徴とするものである。
【００１１】
ここで、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、プラズマＣＶＤ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、当該第一の保護膜をＣＭＰ法によって平坦化するようにしてもよい。
また、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、ＳＯＧ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、前記第二の絶縁膜をエッチバックによって平坦化するようにしてもよい。
【００１２】
さらに、本発明の半導体装置の製造方法において、前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、レジスト膜とを順次積層して前記第一の保護膜を形成した後、前記レジスト膜をエッチバックによって平坦化するようにしてもよい。
さらに、本発明の半導体装置の製造方法において、前記ヒューズ上に、プラズマＣＶＤ法による絶縁膜で前記第一の保護膜を形成した後、当該絶縁膜をＣＭＰ法によって平坦化するようにしてもよい。
【００１３】
さらに、本発明の半導体装置の製造方法において、前記高密度プラズマＣＶＤ法及び前記プラズマＣＶＤ法による前記絶縁膜は、ＮＳＧ膜で形成するようにしてもよい。
このように、本発明の半導体装置によれば、第二の保護膜の開口部内に形成され、表面が露出した第一の保護膜の上面が平坦となっていることによって、半導体素子のパッケージ工程での応力による保護膜への損傷を抑制することができるようになる。よって、保護膜の損傷部に起因するヒューズの腐食を抑制することができるため、ヒューズの信頼性を向上させることが可能となる。
【００１４】
特に、第一の保護膜を、ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一のＮＳＧ膜を形成した後、さらにプラズマＣＶＤ法によって形成された第二のＮＳＧ膜、ＳＯＧ法によって形成された絶縁膜、或いはレジスト膜のいずれか一つを積層した構成とすることによって、高集積化及び高微細化された半導体装置であっても、平坦化された保護膜を容易に形成することが可能となる。
【００１５】
また、第一の保護膜を、プラズマＣＶＤ法によって形成された一層のＮＳＧ膜とすることで、平坦化された保護膜を低コストで容易に形成することが可能となる。
本発明の半導体装置の製造方法によれば、本発明の半導体装置を容易に実現することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態は本発明の一例を示すものであって、本発明は本実施形態に限定されるものではない。
＜第一実施形態＞
図１は、本発明の半導体装置の一構成例を示し、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００１７】
本実施形態における半導体装置は、図１に示すように、半導体基板（図示せず）上に、所定の半導体素子（図示せず）や下層配線層（図示せず）などが形成され、さらにその上に形成された層間絶縁層１０上に、ヒューズとして機能する最上層配線層２０が形成された構成を有しており、この最上層配線層２０は、第一の保護膜３０及び第二の保護膜４０で覆われている。そして、第二の保護膜４０には、最上層配線層２０上の第一の保護膜３０の一部が露出するヒューズ溶断用の開口部Ｈが形成されている。
【００１８】
ヒューズとして機能する最上層配線層２０は、層間絶縁層１０上に、窒化チタンなどで形成された高融点金属窒化物層２１と、ＡｌやＣｕなどの金属材料や多結晶シリコン材料などの電極形成材料で形成された配線層２２と、窒化チタンなどで形成された高融点金属窒化物層２３が順次積層された構成をしている。
第一の保護膜３０は、高密度プラズマＣＶＤ法によって最上層配線層２０上に成膜された第一のＮＳＧ膜３１（第一の絶縁膜）と、この第一のＮＳＧ膜３１上にプラズマＣＶＤ法によって成膜された第二のＮＳＧ膜（第二の絶縁膜）３２と、から構成されており、最上層配線層２０上に形成された第一の保護膜３０の上面は平坦となっている。
【００１９】
第二の保護膜４０は、例えば、プラズマＣＶＤ法によって成膜されたＳｉＮ膜から構成されている。
そして、ヒューズとして機能する最上層配線層２０は、その上に形成された開口部Ｈからレーザ光を照射し、開口部Ｈ内の底部で露出した第一の保護膜３０を破裂させることで溶断可能となっている。
【００２０】
次に、本実施形態における半導体装置の一製造方法について説明する。図２は、本発明の半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、半導体基板上に形成された層間絶縁層１０上に、公知のスパッタリング法を用いて、窒化チタンなどの高融点金属窒化物層２１用膜と、Ａｌなどの配線層２２用金属膜と、窒化チタンなどの高融点金属窒化物層２３用膜とを順次成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用いて、最上層配線層２０を形成する。
【００２１】
次いで、図２（ｂ）に示すように、最上層配線層２０が形成された層間絶縁層１０の全上面に、公知の高密度プラズマＣＶＤ法を用いて、第一のＮＳＧ膜３１を成膜する。
次いで、図２（ｃ）に示すように、この第一のＮＳＧ膜３１の全上面に、公知のプラズマＣＶＤ法を用いて、第二のＮＳＧ膜３２を成膜する。このとき、凸状の最上層配線層２０上に順次形成された第一のＮＳＧ膜３１及び第二のＮＳＧ膜３２からなる第一の保護膜３０は、最上層配線層２０の形状を反映して、最上層配線層２０上に山形状に形成される。
【００２２】
次いで、図２（ｄ）に示すように、公知のＣＭＰ法を用いて、最上層配線層２０上に山形状に形成された第一の保護膜２０に対して平坦化処理を行う。このとき、最上層配線層２０上に山形状に形成された第一の保護膜３０は、その突起部が削れ、最上層配線層２０上には平坦化された第一の保護膜３０が形成される。
次いで、図１（ｂ）に示すように、最上層配線層２０上の平坦化された第一の保護膜３０上に、公知のプラズマＣＶＤ法を用いて、第二の保護膜４０となるＳｉＮ膜を成膜する。
【００２３】
次いで、最上層配線層２０上に形成された第二の保護膜４０のうち、ヒューズ溶断用の開口部形成予定領域は露出し、それ以外は覆うようなパターン（図示せず）を成膜した状態で公知のエッチングを行い、最上層配線層２０上の一部に、第一の保護膜３０の上面が露出した開口部Ｈを形成する。
このように、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜３０を平坦化したことによって、半導体装置のパッケージ工程で、最上層配線層２０上の第一の保護膜３０にかかる応力を緩和することができるため、最上層配線層２０上に形成される第一の保護膜３０への損傷を抑制することが可能となる。このため、第一の保護膜３０に形成される損傷に起因するヒューズ腐食を抑制でき、半導体装置の信頼性を向上させることが可能となる。
【００２４】
また、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜を平坦化をＣＭＰ法によって行うことによって、ヒューズ溶断用開口部Ｈの底部に残存する第一の保護膜３０の膜厚を容易に制御することができるため、ヒューズの溶断を確実に行うことが可能となる。
＜第二実施形態＞
図３は、本発明の半導体装置の他の構成例を示す断面図である。
【００２５】
本実施形態における半導体装置は、図３に示すように、第一の保護膜３０Ａが、ヒューズの全上面に公知の高密度プラズマＣＶＤ法を用いて成膜されたＮＳＧ膜（第一の絶縁膜）３３と、このＮＳＧ膜３３の全上面に形成された公知のＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ、第二の絶縁膜）３４と、から構成されている。
【００２６】
次に、本実施形態における半導体装置の一製造方法について説明する。図４は、図３に示す半導体装置の一製造工程を示す断面図である。
まず、図４（ａ）及び図４（ｂ）に示すように、第一実施形態と同様の工程を経て、半導体基板上の層間絶縁層１０上に形成された最上層配線層２０の全上面に、公知の高密度プラズマＣＶＤ法を用いて、ＮＳＧ膜３３を成膜する。
【００２７】
次いで、図４（ｃ）に示すように、最上層配線層２０上に形成されたＮＳＧ膜３３の全上面に、公知の方法を用いてＳＯＧ膜３４を成膜する。このとき、ＮＳＧ膜３３の上面にＳＯＧ膜３４を成膜した段階で、ＮＳＧ膜３３膜の突起部は略平坦化される。
次いで、ＳＯＧ膜３４の上面に、公知のエッチバックを行うことで、最上層配線層２０上に山形状に形成された第一の保護膜３０Ａに対して平坦化処理を行い、第一の保護膜３０Ａの厚みを調節する。このとき、最上層配線層２０上に山形状に形成された第一の保護膜３０Ａは、その突起部が削れ、最上層配線層２０上には、第一の保護膜３０Ａが形成される。
【００２８】
次いで、最上層配線層２０上の平坦化された第一の保護膜３０Ａ上に、第一実施形態と同様の工程を経て、図３に示すように、最上層配線層２０の一部開口部Ｈを除いて第二の保護膜４０を形成し、半導体装置を完成させる。
このように、本実施形態の半導体装置によれば、第一の保護膜３０Ａを、ヒューズとして機能する最上層配線層２０上に高密度プラズマＣＶＤ法で成膜したＮＳＧ膜３３と、このＮＳＧ膜３３上に形成したＳＯＧ膜３４とから構成し、このＳＯＧ膜３４をエッチバックすることで第一の保護膜３０Ａを平坦化するようにしたことによって、第一実施形態と同様の効果を得ることが可能となる。
【００２９】
なお、本実施形態においては、第一の保護膜３０Ａを、高密度プラズマＣＶＤ法で成膜したＮＳＧ膜３３とＳＯＧ膜３４とから構成し、ＳＯＧ膜３４をエッチバックすることで最上層配線層２０上の第一の保護膜３０Ａを平坦化するようにしたが、ＮＳＧ膜３３上に成膜した後エッチバックによって平坦化が可能な材料であればこれに限らず、ＳＯＧ膜３４の代わりに、例えば公知のＣＶＤ法によるレジスト膜を適用するようにしても構わない。
＜第三実施形態＞
図５は、本発明の半導体装置の他の構成例を示す断面図である。
【００３０】
本実施形態における半導体装置は、第一実施形態で示す半導体装置において、第一の保護膜３０Ｂが、プラズマＣＶＤ法を用いて成膜された一層のＮＳＧ膜（絶縁膜）３５から構成されている。
つまり、本実施形態における半導体装置の製造方法は、第一実施形態と同様の工程を経て、半導体基板上の層間絶縁層１０上に形成された最上層配線層２０の全上面に、公知のプラズマＣＶＤ法を用いて、ＮＳＧ膜３５を成膜する。
【００３１】
次いで、最上層配線層２０上に形成されたＮＳＧ膜３５の上面を、公知のＣＭＰ法を用いて平坦化する。
次いで、第一実施形態と同様の工程を経て、図５に示すように、ヒューズとして機能する最上層配線層２０上に、平坦化された一層のＮＳＧ膜３５からなる第一の保護膜３０Ｂと、ＳｉＮ膜からなる第二の保護膜４０とが形成され、且つ、最上層配線層２０上に第一の保護膜３０Ｂの一部が露出した開口部Ｈを有する半導体装置を完成させる。
【００３２】
このように、本実施形態における半導体装置によれば、ヒューズとして機能する最上層配線層２０上に形成される第一の保護膜３０Ｂを、十分な厚さで成膜した一層のＮＳＧ膜３５を平坦化処理することで形成したことによって、第一の保護膜３０Ｂの製造コストを大幅に削減させることが可能となる。但し、本実施形態でにおいて、第一の保護膜３０Ｂを形成するＮＳＧ膜３５をプラズマＣＶＤ法を用いて成膜したが、このプラズマＣＶＤ法による成膜は上述した高密度プラズマＣＶＤ法による成膜に比べて高精密化が困難であるため、高集積化及び高微細化された半導体装置において実現するためには、やはり、第一実施形態及び第二実施形態で示したように、下地として高密度プラズマＣＶＤ法によって成膜したＮＳＧ膜３１、３３を用いて第一の保護膜３０、３０Ａを形成することが好ましい。
【００３３】
なお、第一乃至第三実施形態における半導体装置においては、ヒューズとして機能する最上層配線層２０にレーザ照射を行うことでヒューズの溶断を行うレーザ溶断式ヒューズ切断方法について説明した。しかし、本発明は、ヒューズとして機能する最上層配線層２０に電流を流してヒューズを溶断する方法（電流溶断式ヒューズ切断方法）を行う半導体装置に適用するようにしても構わない。
【００３４】
また、第一乃至第三実施形態における半導体装置においては、層間絶縁膜１０上に形成された第一の保護膜３０、３０Ａ、３０Ｂの全上面に平坦化処理を施す場合について説明したが、少なくとも第一の保護膜３０、３０Ａ、３０Ｂの表面が露出する部分が平坦化処理されているのであればこれに限定されない。例えば、第二の保護膜４０の開口部Ｈ内に形成される第一の保護膜３０、３０Ａ、３０Ｂのみを平坦化処理するようにしても構わない。
【図面の簡単な説明】
【図１】本発明の半導体装置の一構成例を示し、（ａ）は平面図、（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【図２】図１に示す半導体装置の一製造工程を示す断面図である。
【図３】本発明の半導体装置の他の構成例を示す断面図である。
【図４】図３に示す半導体装置の一製造工程を示す断面図である。
【図５】本発明の半導体装置の他の構成例を示す断面図である。
【図６】従来の半導体装置の一構成例を示す断面図である。
【符号の説明】１０、１１０…層間絶縁層。２０、１２０…最上層配線層（ヒューズ）。３０、３０Ａ、３０Ｂ、１３０…第一の保護膜。３１、３２、３３、…ＮＳＧ膜。３４…ＳＯＧ膜。４０、１４０…第二の保護膜。Ｈ…開口部。
Claims (12)
- 最上層配線層に形成されたヒューズ上に、第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜には、前記ヒューズ上に積層された前記第一の保護膜の一部が露出する開口部が形成されてなる半導体装置において、
前記開口部内に形成された前記第一の保護膜の上面は、平坦となっていることを特徴とする半導体装置。 - 前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にプラズマＣＶＤ法によって形成された第二の絶縁膜と、から構成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上にＳＯＧ法によって形成された第二の絶縁膜と、から構成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第一の保護膜は、前記ヒューズ上に高密度プラズマＣＶＤ法によって形成された第一の絶縁膜と、当該第一の絶縁膜上に形成されたレジスト膜と、から構成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第一の保護膜は、プラズマＣＶＤ法によって形成された絶縁膜で構成されていることを特徴とする請求項１に記載の半導体装置。
- 前記高密度プラズマＣＶＤ法及び前記プラズマＣＶＤ法によって形成された前記絶縁膜は、ＮＳＧ膜であることを特徴とする請求項２乃至５のいずれか一項に記載の半導体装置。
- 最上層配線層に形成されたヒューズ上に第一の保護膜と第二の保護膜とが順次積層されており、前記第二の保護膜に、前記ヒューズ上に積層された第一の保護膜が露出する開口部が形成されてなる半導体装置の製造方法であって、
最上層配線層に、ヒューズを形成する工程と、
前記ヒューズ上に、第一の保護膜を形成する工程と、
少なくとも前記第二の保護膜に形成される開口部形成予定領域となる前記第一の保護膜の上面を平坦化する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、プラズマＣＶＤ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、当該第一の保護膜をＣＭＰ法によって平坦化することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、ＳＯＧ法による第二の絶縁膜とを順次積層して前記第一の保護膜を形成した後、前記第二の絶縁膜をエッチバックによって平坦化することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記ヒューズ上に、高密度プラズマＣＶＤ法による第一の絶縁膜と、レジスト膜とを順次積層して前記第一の保護膜を形成した後、前記レジスト膜をエッチバックによって平坦化することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記ヒューズ上に、プラズマＣＶＤ法による絶縁膜で前記第一の保護膜を形成した後、当該絶縁膜をＣＭＰ法によって平坦化することを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記高密度プラズマＣＶＤ法及び前記プラズマＣＶＤ法による絶縁膜は、ＮＳＧ膜であることを特徴とする請求項８乃至１１のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127316A JP4400087B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127316A JP4400087B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335612A true JP2004335612A (ja) | 2004-11-25 |
| JP4400087B2 JP4400087B2 (ja) | 2010-01-20 |
Family
ID=33503913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127316A Expired - Fee Related JP4400087B2 (ja) | 2003-05-02 | 2003-05-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4400087B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317882A (ja) * | 2006-05-25 | 2007-12-06 | Renesas Technology Corp | 半導体装置 |
| JP2008108956A (ja) * | 2006-10-26 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2010507256A (ja) * | 2006-10-19 | 2010-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気ヒューズ及びその作成方法 |
-
2003
- 2003-05-02 JP JP2003127316A patent/JP4400087B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317882A (ja) * | 2006-05-25 | 2007-12-06 | Renesas Technology Corp | 半導体装置 |
| US8331185B2 (en) | 2006-05-25 | 2012-12-11 | Renesas Electronics Corporation | Semiconductor device having electrical fuses with less power consumption and interconnection arrangement |
| JP2010507256A (ja) * | 2006-10-19 | 2010-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気ヒューズ及びその作成方法 |
| US8492871B2 (en) | 2006-10-19 | 2013-07-23 | International Business Machines Corporation | Electrical fuse and method of making |
| US9059171B2 (en) | 2006-10-19 | 2015-06-16 | International Business Machines Corporation | Electrical fuse and method of making |
| JP2008108956A (ja) * | 2006-10-26 | 2008-05-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4400087B2 (ja) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| US6566735B1 (en) | Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film | |
| JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
| JP3485110B2 (ja) | 半導体装置 | |
| US8604585B2 (en) | Fuse of semiconductor device and method for fabricating the same | |
| JP2008140829A (ja) | 半導体装置およびその製造方法 | |
| US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
| US6787878B1 (en) | Semiconductor device having a potential fuse, and method of manufacturing the same | |
| JP4400087B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007036181A (ja) | 半導体素子の形成方法 | |
| US20070013025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JPH11340434A (ja) | 半導体装置及びその製造方法 | |
| JP2004303991A (ja) | 半導体装置及びその製造方法 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| US20110147886A1 (en) | Semiconductor device with fuse and method for fabricating the same | |
| KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
| JP2007214433A (ja) | 半導体装置およびその製造方法 | |
| US6372555B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP4348355B2 (ja) | 半導体装置の製造方法 | |
| KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| JP2004111420A (ja) | 半導体装置の製造方法 | |
| JP2003037164A (ja) | 半導体装置 | |
| JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
| JP2006040916A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060418 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090421 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A977 | Report on retrieval |
Effective date: 20090423 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091006 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091019 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121106 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |