JP2003037164A

JP2003037164A - 半導体装置

Info

Publication number: JP2003037164A
Application number: JP2001224690A
Authority: JP
Inventors: Katsumi Mori; 克己森
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-07-25
Filing date: 2001-07-25
Publication date: 2003-02-07
Also published as: CN1399327A; US6876015B2; US20030038304A1; CN1295788C

Abstract

(57)【要約】【課題】ヒューズを含み、歩留まりが良好な半導体装
置を提供する。【解決手段】本発明の半導体装置は、レーザ光照射に
より溶断されるヒューズ２０が複数個形成されたヒュー
ズ部１１０を含む。ヒューズ２０はピッチＸで配列し、
かつヒューズ２０の上面は所定の膜厚を有する絶縁層３
６で覆われている。ヒューズ２０の幅Ｗとヒューズ２０
の膜厚Ｔとは、以下の式（１）に示す関係を有する。さ
らに、ヒューズ２０の幅Ｗは３μｍ以下であり、かつ、
ヒューズ２０のピッチＸの１／２未満である。また、ヒ
ューズ２０の膜厚Ｔは０．７μｍ以下である。Ｔ≧０．４／Ｗ
式（１）

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヒューズを含む半
導体装置に関し、特に、レーザ光照射により溶断される
ヒューズを含む半導体装置に関する。

【０００２】

【背景技術】現在、半導体装置においては、製造工程で
発生する欠陥によって不良となった回路を代替するため
に、代用回路があらかじめ組み込まれている。例えば、
半導体記憶装置においては、製造工程で発生する不良の
多くがメモリセル部で発生するため、一般に、ワード線
またはビット線を単位とした冗長メモリセルが複数個設
置される。この冗長メモリセルを制御する回路を冗長回
路という。この冗長回路は、半導体装置を構成する１チ
ップ内に不良素子が発生した場合、この不良素子に対応
するアドレスを有するヒューズ素子にレーザ光を照射し
て、このヒューズ素子を溶断することで、不良素子を正
常な素子に切り替える機能を有する。

【０００３】ところで、近年の半導体装置の高集積化の
要請によりメモリが微細化され、これに伴い、ヒューズ
素子自体も微細化されている。ヒューズ素子の信頼性
は、半導体記憶装置の歩留まりに影響を与えるため、信
頼性の高いヒューズ素子の溶断が望まれている。ヒュー
ズ溶断の信頼性を向上することができれば、半導体装置
の歩留まりを高めることができる。

【０００４】

【発明が解決しようとする課題】本発明の目的は、歩留
まりが良好な半導体装置を提供することにある。

【０００５】

【課題を解決するための手段】本発明の半導体装置は、
所定のピッチＸで配列された複数のヒューズであって、
レーザ光照射により溶断されるヒューズと、前記複数の
ヒューズを覆うように形成された絶縁層と、を含む半導
体装置であって、前記ヒューズの幅Ｗは、３μｍ以下で
あり、前記ヒューズの膜厚Ｔは、０．７μｍ以下であ
り、さらに前記ヒューズの幅Ｗと前記ヒューズの膜厚Ｔ
とが、以下の式（１）を満たすことを特徴とする。Ｔ≧０．４／Ｗ式（１）本発明において、前記ヒューズの幅Ｗおよび膜厚Ｔは、
前記ヒューズの長手方向と垂直な面で該ヒューズを切断
した場合の断面における該ヒューズの幅および膜厚をい
う。

【０００６】本発明によれば、式（１）に示す関係を満
たす場合、ヒューズを的確に溶断することができ、歩留
まりを向上させることができる。詳しくは、本実施の形
態の欄で述べる。

【０００７】本発明の半導体装置の好ましい態様として
は、次の（１）〜（９）が例示できる。

【０００８】（１）前記ヒューズの幅Ｗが前記ヒューズ
のピッチＸの１／２未満であることが望ましい。この構
成によれば、前記ヒューズのライン：スペース比（ライ
ン／スペース）が１より小さくなる。すなわち、スペー
スの比率の方が大きくなるため、フォトリソグラフィ工
程におけるマージンを確保できる。このため、微細化さ
れ、かつ精度良く形成されたヒューズが得られる。

【０００９】（２）前記ヒューズの幅Ｗは、前記ヒュー
ズの膜厚Ｔの２倍以上であることが望ましい。この構成
によれば、例えば、幅と膜厚とがほぼ等しいヒューズと
比較して、溶断時にヒューズの構成材料が蒸発しやすく
なるため、安定したヒューズの溶断が可能となる。

【００１０】（３）前記ヒューズの膜厚Ｔが、０．２５
〜０．７μｍであることが望ましい。また、前記ヒュー
ズの幅Ｗが、１．０〜３．０μｍであることが望まし
い。さらに、前記ヒューズのピッチＸが、２．０〜１
０．０μｍであることが望ましい。

【００１１】（４）前記絶縁層の膜厚が、０．２〜１μ
ｍであることが望ましい。この構成によれば、半導体装
置の信頼性を損なうことなく、レーザ光の照射により前
記ヒューズを的確に溶断することができる。（５）前
記ヒューズは、半導体領域を含む基板上に形成された開
口部の底部に形成することができる。

【００１２】（６）さらに、多層配線構造を有する回路
部を含み、前記ヒューズを、前記回路部を構成する配線
層の一つと同じレベルの層に形成させることができる。

【００１３】この場合、前記ヒューズは、前記回路部を
構成する配線層のうち、最上の配線層より下の配線層と
同じレベルの層に形成されていることが望ましい。この
構成によれば、最上の配線層と同じレベルの層にヒュー
ズを形成する場合に比べ、回路設計上の自由度を大きく
することができる。さらにこの構成によれば、通常パッ
ド配線層は最上の配線層と同じレベルの層に形成される
ため、該パッド配線層上に形成された絶縁層を除去する
工程と、該ヒューズ上の絶縁層を除去する工程とを同時
に制御することができるため、製造プロセスの効率化を
図ることができる。

【００１４】また、この場合、前記ヒューズの膜厚Ｔ
は、前記回路部を構成する配線層の一つの膜厚とほぼ等
しく形成することができる。

【００１５】（７）前記ヒューズは、アルミニウム、
銅、ポリシリコン、タングステン、およびチタンのうち
のいずれかを主成分とする材料からなることが望まし
い。

【００１６】（８）前記ヒューズの幅Ｗと前記ヒューズ
の膜厚Ｔとが以下の式（２）に示す関係を有することが
望ましい。

【００１７】Ｔ＝Ａ／Ｗ（ここで、Ａ；０．４≦Ａ≦０．６）式（２）この場合、前記ヒューズは、アルミニウムからなり、前
記式（２）において、Ａが０．４５以上０．５以下であ
ることが望ましい。

【００１８】（９）前記ヒューズのうち少なくとも一部
を溶断させることができる。

【００１９】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。

【００２０】（半導体装置の構造）図１は、本発明の一
実施の形態にかかる半導体装置を模式的に示す断面図で
ある。図２は、図１に示す半導体装置に形成されたヒュ
ーズ２０を模式的に示す平面図である。図３は、図１に
示す半導体装置に形成されたヒューズ２０に対して溶断
実験を行なった結果であり、ヒューズ２０の幅Ｗと膜厚
Ｔとの関係を示す図である。

【００２１】本実施の形態にかかる半導体装置は、図１
に示すように、多層配線構造を有する回路部１２０と、
レーザ光の照射により溶断されるヒューズ２０を複数個
含むヒューズ部１１０とを含む。なお、図１は、溶断前
のヒューズ２０の構造を示す。

【００２２】回路部１２０およびヒューズ部１１０はと
もに、シリコン基板１０上に形成されている。尚、基板
はシリコン基板に限らず半導体領域を含む基板であれば
良く、例えば、ＧａＡｓ基板、ＳｉＧｅ基板、絶縁体上
に薄膜のシリコン層を有するＳＯＩ基板などが挙げられ
る。シリコン基板１０の上には、シリコン基板１０側か
ら順に第１層目〜第４層目の層間絶縁層３２，３４，３
６，３８が積層されている。第１層目〜第４層目の層間
絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳ
Ｇ（フッ素ドープされた酸化シリコン；fluorine doped
silicon oxide）、またはこれらを積層したものから形
成されるのが好ましい。第１層目〜第４層目の層間絶縁
層３２，３４，３６，３８にはそれぞれ、所定の位置に
スルーホール（図示せず）が形成されている。このスル
ーホール内には導電性材料が埋め込まれてコンタクト部
（図示せず）が形成されている。このコンタクト部によ
って、各層間絶縁層の上下に形成された配線層同士が電
気的に接続されている。さらに、第４層目の層間絶縁層
３８の上には、たとえば窒化シリコン層からなるパッシ
ベーション層４０が形成されている。

【００２３】回路部１２０は、トランジスタ等の素子を
含む回路を含む。かかる回路としては、記憶回路、液晶
駆動回路、またはキャパシタや抵抗素子が形成されたア
ナログ回路等が挙げられる。また、前記記憶回路として
は、たとえば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ
等が挙げられる。

【００２４】回路部１２０には、回路部１２０に含まれ
るメモリ等を構成するトランジスタや他の素子（図示せ
ず）と電気的に接続する複数の配線層（図１では配線層
５０，６０のみを示す）が形成されている。図１に示す
半導体装置においては、配線層５０は第２層目の層間絶
縁層３４上に形成されており、配線層６０は第３層目の
層間絶縁層３６上に形成されている。

【００２５】ヒューズ部１１０は、図１に示すように、
シリコン基板１０上に形成された開口部１６を含む領域
である。開口部１６は、半導体装置の所定の領域を、パ
ッシベーション層４０側から第３層目の層間絶縁層３６
の途中までエッチングすることにより形成される。ヒュ
ーズ２０はこの開口部１６の底部１６ａに形成され、か
つ、ヒューズ２０の周囲は第３層目の層間絶縁層３６に
覆われている。すなわち、ヒューズ２０は、第３層目の
層間絶縁層３６によって埋め込まれており、隣接するヒ
ューズ２０同士は第３層目の層間絶縁層３６によって絶
縁されている。

【００２６】図１に示す半導体装置においては、ヒュー
ズ２０は、回路部１２０に形成された配線層５０と同じ
レベルの層に形成されている。配線層５０およびヒュー
ズ２０は同一のパターニング工程により形成することが
できる。したがって、配線層５０およびヒューズ２０は
ともに第２層目の層間絶縁層３４上に形成され、ほぼ等
しい膜厚を有し、かつ、同一の材料によって形成され
る。たとえば、配線層５０およびヒューズ２０はアルミ
ニウム、銅、ポリシリコン、タングステン、およびチタ
ンから形成することができる。

【００２７】なお、本実施の形態の半導体装置において
は、回路部１２０を構成する配線層のうち、最上の配線
層６０より下の配線層（配線層５０）と同じレベルの層
にヒューズ２０が形成されている場合を示したが、ヒュ
ーズ２０を形成する位置はこの層に限定されるわけでは
なく、他の配線層と同じレベルの層に形成することもで
きる。

【００２８】但し、前記ヒューズは、前記回路部を構成
する配線層のうち、最上の配線層６０より下の配線層と
同じレベルの層に形成されていることが望ましい。この
理由を以下に説明する。仮に最上の配線層６０と同じレ
ベルの層にヒューズ２０を形成した場合を想定する。こ
の場合、ヒューズ２０にまで引き上げる配線は、デザイ
ンルール上の制約を受けて配線を引き回す必要が生じ、
回路設計上の自由度が損なわれることになる。また、通
常パッド配線層は最上の配線層と同じレベルの層に形成
されるため、ヒューズ上に形成された絶縁層の膜厚と、
パッド配線層上に形成された絶縁層の膜厚は、ほぼ等し
い。従って、パッド配線層上に形成された絶縁層を除去
する工程と、ヒューズ上の絶縁層を除去する工程とを同
時に行うと、ヒューズ２０上に絶縁層を残すことができ
なくなる。

【００２９】一方、最上の配線層６０より下の配線層と
同じレベルの層にヒューズ２０を形成すれば、配線を引
き回す必要は少なくなり、回路設計上の自由度を上げる
ことができる。さらに、ヒューズ上の絶縁層の除去と、
パッド配線層上の絶縁層の除去とを同時に行うことがで
きるため、製造プロセスの効率化を図ることができる。

【００３０】また、図１に示す半導体装置においては、
ヒューズ２０の上面および底面にはそれぞれ、高融点金
属の窒化物層２２，２４が形成されている。高融点金属
の窒化物層２２，２４は、高融点金属の窒化物層、ある
いは高融点金属層と高融点金属の窒化物層との積層から
なる。尚、高融点金属層と高融点金属の窒化物層との積
層構造は、高融点金属層が下層となる。高融点金属の窒
化物層２２，２４としては、たとえば、窒化チタン、あ
るいはチタンと窒化チタンとの積層が例示できる。同様
に、回路部１２０を構成する配線層５０の上面および底
面にもそれぞれ高融点金属の窒化物層５２，５４が形成
されている。高融点金属の窒化物層５２，５４も、ヒュ
ーズ２０の上面および底面にそれぞれ形成される高融点
金属の窒化物層２２，２４と同じ工程で形成することが
できる。

【００３１】高融点金属の窒化物層５２，５４は、配線
層５０の信頼性（ストレスマイグレーション耐性および
エレクトロマイグレーション耐性など）を向上させるた
めに形成される。さらに、窒化物層５４は、配線層５０
を加工する際のフォトリソグラフィ工程において反射防
止膜として使用される。

【００３２】ヒューズ２０は、図１および図２で示すよ
うに、所定の幅Ｗおよび膜厚Ｔを有し、所定のピッチＸ
で配列している。ここで、ヒューズ２０の幅Ｗおよび膜
厚Ｔは、ヒューズ２０の長手方向と垂直な面でヒューズ
２０を切断した場合の断面におけるヒューズ２０の幅お
よび膜厚をいう。

【００３３】ヒューズ２０を的確に溶断するためには、
ヒューズ２０の幅Ｗとヒューズ２０の膜厚Ｔとは、以下
の式（１）に示す関係を有し、さらに、ヒューズ２０の
幅Ｗが３μｍ以下であり、かつ、ヒューズ２０の膜厚Ｔ
が０．７μｍ以下であることが望ましい。

【００３４】Ｔ≧０．４／Ｗ式（１）ヒューズ２０の幅Ｗおよび膜厚Ｔを変えてヒューズ２０
の溶断試験を行なった結果を図３に示す。図３におい
て、的確に溶断されたヒューズを○、的確に溶断されな
かったヒューズを△で示す。ここで、的確に溶断されな
かったヒューズには、ヒューズが溶断されなかった場合
や、たとえば、ヒューズ溶断の際にヒューズ周辺の絶縁
層にクラックが生じた場合等のように、ヒューズが溶断
されているものの溶断後の装置に機能的な欠陥が生じて
しまった場合を含む。この溶断試験においては、アルミ
ニウムからなるヒューズであって、膜厚Ｔがそれぞれ
０．２５μｍ，０．３５μｍ，０．５０μｍで、かつ、
幅Ｗがそれぞれ１．０μｍ，１．５μｍ，２．０μｍで
ある９種類のヒューズに対して、波長１．３μｍのレー
ザ光を用いて溶断試験を行なった。その結果、図３に示
すように、斜線で示す領域内にある幅Ｗおよび膜厚Ｔを
有するヒューズが溶断可能であった。ここで、図３にお
いて斜線で示す領域は、式（１）を満たし、かつ、ヒュ
ーズ２０の幅Ｗが３μｍ以下であって、ヒューズ２０の
膜厚Ｔが０．７μｍ以下である領域である。図３に示す
実験結果により、ヒューズ２０の幅Ｗおよび膜厚Ｔがこ
の斜線で示した領域内にある場合、ヒューズを的確に溶
断することができる。

【００３５】ヒューズの幅Ｗおよび膜厚Ｔが図３に示す
領域外にあるヒューズの場合、ヒューズの溶断の際、ヒ
ューズが溶断されなかったり、ヒューズ周辺の絶縁層に
クラックが生じたりしてヒューズを正確かつ的確に溶断
することができない。その原因として、レーザ光照射に
より溶融し蒸発するヒューズの構成成分（この場合アル
ミニウム）の量が十分でないため、ヒューズを的確に溶
断することができないと考えられる。これに対し、ヒュ
ーズの幅Ｗおよび膜厚Ｔが、上記式（１）に示す関係を
満たし、さらに、ヒューズ２０の幅Ｗが３μｍ以下であ
り、かつ、ヒューズ２０の膜厚Ｔが０．７μｍ以下であ
ることにより、ヒューズを的確に溶断することができ
る。これにより、半導体装置の歩留まりを高めることが
できる。

【００３６】さらに、ヒューズ２０の幅Ｗと膜厚Ｔとが
以下の式（２）に示す関係を有することがより望まし
い。ヒューズ２０の幅Ｗと膜厚Ｔとが以下の式（２）に
示す関係を有することにより、ヒューズ２０の微細化を
図りつつ、より安定かつ確実なヒューズ２０の溶断が可
能となる。

【００３７】Ｔ＝Ａ／Ｗ（ここで、０．４≦Ａ≦０．６）式（２）特に、ヒューズ２０がアルミニウムからなる場合、式
（２）において、Ａが０．４５≦Ａ≦０．５の範囲内と
なる幅Ｗおよび膜厚Ｔにすることにより、ヒューズ２０
を安定かつ確実に溶断することができる。

【００３８】また、ヒューズ２０の幅Ｗは、ヒューズ２
０のピッチＸの１／２未満であることが望ましく、さら
に、ピッチＸの２／５未満であることがより望ましい。
ヒューズ２０の幅Ｗがヒューズ２０のピッチＸの１／２
以上であると、ヒューズ２０部分のライン：スペース比
（ライン／スペース）が１を超え、ラインの比率の方が
大きくなり、フォトリソグラフィ工程におけるマージン
が減る。フォトリソグラフィ工程におけるマージンが減
ると、同一層内でヒューズ部１１０と回路部１２０とを
形成する際、回路部１２０で設計デザインルールでの加
工ができなくなるという問題が生じることがある。この
ため、ヒューズ２０の幅Ｗが、ヒューズ２０のピッチＸ
の１／２未満であることが望ましい。

【００３９】さらに、溶断後に隣接するヒューズ２０同
士を確実に絶縁するためには、ヒューズ２０の幅Ｗは、
ヒューズ２０のピッチＸの２／５未満であることが望ま
しい。ヒューズ２０の幅Ｗに対してピッチＸが大きすぎ
ると、ヒューズ部１１０の微細化が図れなくなる。した
がって、ヒューズ部１１０の微細化を達成でき、かつ、
隣接するヒューズ２０を確実に絶縁することができるよ
うに、ヒューズ２０の幅ＷおよびピッチＸを規定する必
要がある。

【００４０】さらに、ヒューズ２０の幅Ｗは、ヒューズ
２０の膜厚Ｔの２倍以上であることが望ましく、３倍以
上であることがより望ましく、４倍以上であることがさ
らに望ましい。ヒューズ２０の幅Ｗが少なくともヒュー
ズ２０の膜厚Ｔの２倍より大きいことにより、例えば、
幅と膜厚とがほぼ等しいヒューズと比較して、溶断時に
ヒューズ２０の構成材料が蒸発しやすくなるため、安定
したヒューズの溶断が可能となる。

【００４１】特に、ヒューズ２０の幅Ｗが１．０〜３．
０μｍである場合、ヒューズの膜厚Ｔが０．２５〜０．
７μｍであり、ヒューズのピッチＸが２．０〜１０．０
μｍである場合に、ヒューズ２０の幅Ｗ、膜厚Ｔ、およ
びピッチＸが前述した関係を満たす場合、ヒューズをよ
り的確にかつ正確に溶断することができる。

【００４２】また、前述したように、ヒューズ２０は第
３層目の層間絶縁層３６で覆われている。ヒューズ２０
上に形成される第３層目の層間絶縁層３６の膜厚は、
０．２〜１μｍであることが望ましい。本実施の形態の
半導体装置のように、ヒューズ２０上に高融点金属の窒
化物層２４が形成されている場合、高融点金属の窒化物
層２４上に形成される第３層目の層間絶縁層３６の膜厚
が、０．２〜１μｍであることが望ましい。

【００４３】高融点金属の窒化物層２４上に形成される
第３層目の層間絶縁層３６の膜厚が０．２μｍ未満であ
ると、ヒューズ２０から水分等が半導体装置に侵入する
おそれがある。一方、高融点金属の窒化物層２４上に形
成される第３層目の層間絶縁層３６の膜厚が１μｍを超
えると、波長１．３μｍのレーザ光を用いて、アルミニ
ウムからなるヒューズ２０を溶断する場合、ヒューズ２
０上へレーザ光を到達させるため、レーザ光のパワーを
強くしたり、レーザ光の照射時間を長くしないとヒュー
ズ２０を溶断できない。レーザ光の照射時間が長くなる
と、スループットが低下するという問題が生じる。ま
た、レーザ光のパワーを強くすると、隣接するヒューズ
に影響を与えることがある。これに対し、高融点金属の
窒化物層２４上に形成される第３層目の層間絶縁層３６
の膜厚が０．２〜１μｍであることにより、半導体装置
の信頼性を損なうことなく、レーザ光の照射によりヒュ
ーズ２０を的確に溶断することができる。これにより、
半導体装置の歩留まりをさらに高めることができる。

【００４４】（半導体装置の製造プロセス）次に、図１
に示す本実施の形態の半導体装置の製造方法の一例につ
いて、図４を参照して説明する。図４は、図１に示す半
導体装置の一製造工程を模式的に示す断面図である。

【００４５】まず、シリコン基板１０に素子分離領域１
２を形成した後、所定のパターンのレジスト（図示せ
ず）を基板上に形成してから、イオン注入により所定の
位置にウエル（図示せず）を形成する。続いて、シリコ
ン基板１０上にトランジスタ（図示せず）を形成した
後、公知のサリサイド技術によって、チタンまたはコバ
ルト等の高融点金属を含むシリサイド層１１を形成す
る。つづいて、窒化シリコンを主成分とするストッパ層
１４をプラズマＣＶＤ法等により形成する。

【００４６】次いで、ヒューズ部１１０においてヒュー
ズ２０、および回路部１２０において配線層５０，６０
を含む配線層（配線層５０，６０のみ図示する）をそれ
ぞれ形成するとともに、第１層目〜第４層目の層間絶縁
層３２、３４、３６、３８を順次積層する。第１層目〜
第４層目の層間絶縁層３２、３４、３６、３８は、ＨＤ
Ｐ法、オゾンＴＥＯＳ(tetraethylorthosilicate)法、
またはプラズマＣＶＤ法等によって形成し、必要に応じ
てＣＭＰ法で平坦化する。

【００４７】ヒューズ２０は、配線層５０と同一の工程
にて同一レベルの層に形成する。すなわち、ヒューズ２
０および配線層５０はともに、第２層目の層間絶縁層３
４上に形成され、同一の材料にて形成される。

【００４８】以下、ヒューズ２０の形成工程について説
明する。

【００４９】まず、第１層目および第２層目の層間絶縁
層３２，３４を形成した後、第２層目の層間絶縁層３４
上に、窒化チタン等の高融点金属の窒化物層、膜厚Ｔの
アルミニウムからなる金属層、およびチタン等の高融点
金属層と窒化チタン等の高融点金属の窒化物層との積層
（いずれも図示せず）をスパッタリングにより形成し、
続いて、これらの層を所定の形状にパターニングする。
この工程により、前記高融点金属の窒化物層から高融点
金属の窒化物層２２，５２が、アルミニウムからなる金
属層からヒューズ２２および配線層５０が、および高融
点金属の窒化物層と高融点金属層との積層から高融点金
属層の窒化物層２４，５４がそれぞれ形成される。この
パターニング工程にて、ヒューズ２０は、図４に示すよ
うに、ピッチＸおよび幅Ｗに形成し、配線層５０もヒュ
ーズ２０と同様、膜厚Ｔに形成される。ついで、第３層
目の層間絶縁層３６を形成した後、配線層５０と同様
に、スパッタリングおよびパターニングにて、上面およ
び底面にそれぞれ高融点金属層の窒化物層６２，６４が
形成された配線層６０を形成する。また、各層間絶縁層
には、配線層同士を電気的に接続するためにコンタクト
部（図示せず）を形成する。コンタクト部は、各層間絶
縁層を貫通するコンタクトホール（図示せず）を設け、
このコンタクトホールに、たとえばスパッタリング等に
より導電性材料を埋め込むことにより形成される。さら
に、第４層目の層間絶縁層３８を形成した後、第４層目
の層間絶縁層３８の上に、窒化シリコン等からなるパシ
ベーション層４０を形成する。

【００５０】次に、半導体装置の所定の領域を、パッシ
ベーション層４０側から第３層目の層間絶縁層３６の途
中までエッチングすることにより、図５に示すように、
開口部１６を形成する。この工程において、ヒューズ２
０が開口部１６の底部１６ａにくるように、開口部１６
が形成される。また、ヒューズ２０の腐食を防止するた
め、図４に示すように、ヒューズ２０上部が第３層目の
層間絶縁層３６で覆われるように、第３層目の層間絶縁
層３６をエッチングする。すなわち、少なくともヒュー
ズ２０が露出しないように、第３層目の層間絶縁層３６
をエッチングする。

【００５１】（ヒューズの溶断方法）続いて、図１に示
す半導体装置に形成されたヒューズ２０の溶断工程の一
例について、図５および図６を参照して説明する。図５
は、ヒューズ２０の溶断工程を模式的に示す断面図であ
る。図６は、溶断されたヒューズ２８を模式的に示す断
面図である。

【００５２】図５に示すように、図示されない冗長メモ
リセルを使用するために、レーザ光源（図示せず）から
レーザ光１９を対応するヒューズ２０に照射する。これ
により、レーザ光１９が照射されたヒューズ２０が溶断
される。レーザ光の波長や出力等は、ヒューズ２０、ヒ
ューズ２０の上面に形成される高融点金属層の窒化物層
２４、および高融点金属層の窒化物層２４上に形成され
る第３層目の層間絶縁層３６の材質や膜厚によって適宜
決定される。

【００５３】図５に示す工程により溶断されたヒューズ
２８の模式図を図６に示す。図５に示すヒューズ２０が
溶断されると、ヒューズ２０とともに、高融点金属層の
窒化物層２２，２４およびヒューズ２０上に形成された
第３層目の層間絶縁層３６のが除去され、図６に示すよ
うに、ヒューズ部１１０には溝１７が形成される。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかる半導体装置を模
式的に示す断面図である。

【図２】図１に示す半導体装置において、ヒューズを模
式的に示す平面図である。

【図３】図１に示す半導体装置において、ヒューズに対
して溶断実験を行なった際における、ヒューズの幅と厚
さとの関係を示す図である。

【図４】図１に示す半導体装置の一製造工程を模式的に
示す断面図である。

【図５】図１に示す半導体装置に対するヒューズの溶断
工程を模式的に示す断面図である。

【図６】図５に示す工程によって溶断されたヒューズを
模式的に示す断面図である。

【符号の説明】

１０シリコン基板１１シリサイド層１２素子分離領域１４ストッパ層１６開口部１６ａ開口部１６の底部１７溝１９レーザ光２０ヒューズ２２，２４高融点金属層の窒化物層２８溶断されたヒューズ３２第１層目の層間絶縁層３４第２層目の層間絶縁層３６第３層目の層間絶縁層３８第４層目の層間絶縁層４０パッシベーション層５０，６０配線層５２，５４，６２，６４高融点金属層の窒化物層１１０ヒューズ部１２０回路部

Claims

【特許請求の範囲】

【請求項１】所定のピッチＸで配列された複数のヒュ
ーズであって、レーザ光照射により溶断されるヒューズ
と、前記複数のヒューズを覆うように形成された絶縁層
と、を含む半導体装置であって、前記ヒューズの幅Ｗ
は、３μｍ以下であり、前記ヒューズの膜厚Ｔは、０．
７μｍ以下であり、さらに前記ヒューズの幅Ｗと前記ヒ
ューズの膜厚Ｔとが、以下の式（１）を満たすことを特
徴とする半導体装置。Ｔ≧０．４／Ｗ式（１）
【請求項２】請求項１において、前記ヒューズの幅Ｗが前記ヒューズのピッチＸの１／２
未満である、半導体装置。
【請求項３】請求項１または２において、前記ヒューズの幅Ｗは、前記ヒューズの膜厚Ｔの２倍以
上である、半導体装置。
【請求項４】請求項１〜３のいずれかにおいて、前記ヒューズの膜厚Ｔが、０．２５〜０．７μｍであ
る、半導体装置。
【請求項５】請求項１〜４のいずれかにおいて、前記ヒューズの幅Ｗが、１．０〜３．０μｍである、半
導体装置。
【請求項６】請求項１〜５のいずれかにおいて、前記ヒューズのピッチＸが、２．０〜１０．０μｍであ
る、半導体装置。
【請求項７】請求項１〜６のいずれかにおいて、前記絶縁層の膜厚が、０．２〜１μｍである、半導体装
置。
【請求項８】請求項１〜７のいずれかにおいて、前記ヒューズは、半導体領域を含む基板上に形成された
開口部の底部に形成される、半導体装置。
【請求項９】請求項１〜８のいずれかにおいて、さらに、多層配線構造を有する回路部を含み、前記ヒューズは、前記回路部を構成する配線層の一つと
同じレベルの層に形成されている、半導体装置。
【請求項１０】請求項９において、前記ヒューズは、前記回路部を構成する配線層のうち、
最上の配線層より下の配線層と同じレベルの層に形成さ
れている、半導体装置。
【請求項１１】請求項９において、前記ヒューズの膜厚Ｔは、前記回路部を構成する配線層
の一つの膜厚とほぼ等しい、半導体装置。
【請求項１２】請求項１〜１１のいずれかにおいて、前記ヒューズは、アルミニウム、銅、ポリシリコン、タ
ングステン、およびチタンのうちのいずれかを主成分と
する材料からなる、半導体装置。
【請求項１３】請求項１〜１２のいずれかにおいて、前記ヒューズの幅Ｗと前記ヒューズの膜厚Ｔとが以下の
式（２）に示す関係を有する、半導体装置。Ｔ＝Ａ／Ｗ（ここで、Ａ；０．４≦Ａ≦０．６）式（２）
【請求項１４】請求項１３において、前記ヒューズは、アルミニウムからなり、前記式（２）において、Ａが０．４５以上０．５以下で
ある、半導体装置。
【請求項１５】請求項１〜１４のいずれかにおいて、前記ヒューズのうち少なくとも一部が溶断されている、
半導体装置。