CN1295788C

CN1295788C - 半导体器件

Info

Publication number: CN1295788C
Application number: CN02126949.1A
Authority: CN
Inventors: 森克己
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-07-25
Filing date: 2002-07-24
Publication date: 2007-01-17
Anticipated expiration: 2022-07-24
Also published as: US20030038304A1; US6876015B2; JP2003037164A; CN1399327A

Abstract

本发明的课题是，提供一种包括了熔丝、合格率优异的半导体器件。本发明的半导体器件包括形成了多个通过激光照射能熔断的熔丝20的熔丝部110。熔丝20以间距X排列，而且用具有规定的膜厚的绝缘层36覆盖熔丝20的上表面。熔丝20的宽度W和熔丝20的膜厚T有下式(1)所示的关系。另外，熔丝20的宽度W为3微米以下，而且，小于熔丝20的间距X的1/2。另外，熔丝20的膜厚T为0.7微米以下。T≥0.4/W 式(1)

Description

半导体器件

[发明所属的技术领域]

本发明涉及包括熔丝的半导体器件，特别是涉及包括通过激光照射能熔断的熔丝的半导体器件。

[背景技术]

现在，在半导体器件中，为了代替在制造过程中发生的缺陷而导致的不良的电路，预先装入代用电路。例如，在半导体存储器中，由于在制造过程中发生的不良现象多半在存储单元部发生，所以一般说来，设置多个以字线或位线为单元的冗余存储单元。将控制该冗余存储单元的电路称为冗余电路。该冗余电路具有这样的功能：在构成半导体器件的一个芯片内出现了不良元件的情况下，通过用激光照射有对应于该不良元件的地址的熔丝元件，使该熔丝元件熔断，将该不良元件替换成正常的元件。

可是，近年来由于要求半导体器件高集成化而使得存储器精细化，与此相伴随，熔丝元件本身也被精细化。由于熔丝元件的可靠性影响到半导体存储器的合格率，所以希望熔丝元件的熔断的可靠性高。如果能提高熔丝熔断的可靠性，则能提高半导体器件的合格率。

[发明要解决的课题]

本发明的目的在于提供一种合格率优异的半导体器件。

[解决课题用的方法]

本发明的半导体器件是一种包括按照规定的间距X配置的多个熔丝、通过激光照射能熔断的熔丝；以及覆盖着上述多个熔丝形成的绝缘层的半导体器件，其特征在于：

上述熔丝的宽度W为3微米以下，

上述熔丝的膜厚T为0.7微米以下，

另外，上述熔丝的宽度W和上述熔丝的膜厚T满足下式(1)。

T≥0.4/W 式(1)

在本发明中，上述熔丝的宽度W及膜厚T是指在与上述熔丝的长度方向垂直的面上切断了该熔丝时的截面中的该熔丝的宽度及膜厚而言。

如果采用本发明，则在满足式(1)所示的关系的情况下，能可靠地熔断熔丝，能提高合格率。详细情况将在本实施的形态栏中说明。

作为本发明的半导体器件的优选形态，能举例给出以下的(1)～(9)。

(1)上述熔丝的宽度W最好小于上述熔丝的间距X的1/2。如果采用该结构，则上述熔丝的行：间隔比(行/间隔)小于1。即，由于间隔在比率中增大，所以能确保光刻工序中的裕量。因此，能获得微细的、且精度良好地形成的熔丝。

(2)上述熔丝的宽度W最好为上述熔丝的膜厚T的两倍以上。如果采用该结构，则例如与宽度和膜厚大致相等的熔丝相比，熔断时构成熔丝的材料容易蒸发，所以熔丝能稳定地熔断。

(3)上述熔丝的膜厚T最好为0.25～0.7微米。另外，上述熔丝的宽度W最好为1.0～3.0微米。另外，上述熔丝的间距X最好为2.0～10.0微米。

(4)上述绝缘层的膜厚最好为0.2～1微米。如果采用该结构，则无损于半导体器件的可靠性，而能通过激光的照射，可靠地熔断上述熔丝。

(5)能在包含半导体区域的衬底上形成了开口部的底部上形成上述熔丝。

(6)另外，包含有多层布线结构的电路部，能在与构成上述电路部的一个布线层为同一水平面的层上形成上述熔丝。

在此情况下，最好在构成上述电路部的布线层中与最上布线层下面的布线层为同一水平面的层上形成上述熔丝。如果采用该结构，则与在与最上布线层为同一水平面的层上形成熔丝的情况相比，能提高电路设计上的自由度。另外，如果采用该结构，则由于在与最上布线层为同一水平面的层上形成通常的焊接区布线层，所以能同时控制将在该焊接区布线层上形成的绝缘层除去的工序、以及将该熔丝上的绝缘层除去的工序，所以能谋求制造工艺的高效率化。

另外，在此情况下，上述熔丝的膜厚T能形成为与构成上述电路部的一个布线层的膜厚大致相等。

(7)最好用以铝、铜、多晶硅、钨、以及钛中的某一种为主成分的材料构成上述熔丝。

(8)上述熔丝的宽度W和上述熔丝的膜厚T最好有下式(2)所示的关系。

T＝A/W (式中，A值为0.4≤A≤0.6) 式(2)

在此情况下，上述熔丝由铝构成，

在上述式(2)中，A最好在0.45以上、0.5以下。

(9)能使上述熔丝中的至少一部分熔断。

[附图的简单说明]

图1是原理性地表示本发明的一个实施例的半导体器件的剖面图。

图2是原理性地表示图1所示的半导体器件中的熔丝的平面图。

图3是表示在图1所示的半导体器件中对熔丝进行了熔断实验时的熔丝的宽度和厚度的关系的图。

图4是原理性地表示图1所示的半导体器件的一道制造工序的剖面图。

图5是原理性地表示图1所示的半导体器件的熔丝的熔断工序的剖面图。

图6是原理性地表示通过图5所示的工序被熔断的熔丝的剖面图。

[发明的实施例]

以下，参照附图说明本发明的优选实施例。

(半导体器件的结构)

图1是原理性地表示本发明的一个实施例的半导体器件的剖面图。图2是原理性地表示图1所示的半导体器件中形成的熔丝20的平面图。图3是表示对图1所示的半导体器件中形成的熔丝20进行了熔断实验的结果、熔丝的宽度和膜厚的关系的图。

如图1所示，本实施例的半导体器件包括：有多层布线结构的电路部120、以及包括多个通过激光的照射能熔断的熔丝20的熔丝部110。另外，图1表示熔断前的熔丝20的结构。

电路部120及熔丝部110都在硅衬底10上形成。另外，衬底不限于硅衬底，也可以是包括半导体区域的衬底，例如，能举出GaAs衬底、SiGe衬底、在绝缘体上有薄膜硅层的SOI衬底等。在硅衬底10上从硅衬底10一侧开始依次层叠第一层至第四层的层间绝缘层32、34、36、38。第一层至第四层的层间绝缘层32、34、36、38最好由氧化硅、FSG(掺氟的氧化硅)、或者它们的层叠结构形成。在第一层至第四层的层间绝缘层32、34、36、38上，分别在规定的位置形成通孔(图中未示出)。在该通孔内埋入导电性材料，形成接触部(图中未示出)。在各层间绝缘层的上下形成的布线层之间利用该接触部而被导电性地连接起来。另外，在第四层的层间绝缘层38上形成例如由氮化硅层构成的钝化层40。

电路部120包括含有晶体管等元件的电路。作为这样的电路能举出：存储电路、液晶驱动电路、或形成了电容或电阻元件的模拟电路等。另外，作为上述存储电路，例如能举出DRAM、SRAM、闪速存储器等。

在电路部120上形成与构成电路部120中包含的存储器等的晶体管或其他元件(图中未示出)导电性连接的多个布线层(在图1中只示出了布线层50、60)。在图1所示的半导体器件中，在第二层的层间绝缘层34上形成布线层50，在第三层的层间绝缘层36上形成布线层60。

如图1所示，熔丝部110是包括在硅衬底10上形成的开口部16的区域。通过从钝化层40一侧到第三层的层间绝缘层36的途中对半导体器件的规定的区域进行刻蚀，形成开口部16。在该开口部16的底部16a上形成熔丝20，而且，熔丝20的周围被第三层层间绝缘层36覆盖。即，熔丝20被第三层层间绝缘层36埋入，相邻的熔丝20之间利用第三层层间绝缘层36进行绝缘。

在图1所示的半导体器件中，在与电路部120上形成的布线层50为同一水平面的层上形成熔丝20。能利用同一构图工序形成布线层50及熔丝20。因此，布线层50及熔丝20都在第二层的层间绝缘层34上形成，具有大致相等的膜厚，而且由相同的材料形成。例如，布线层50及熔丝20能由铝、铜、多晶硅、钨、以及钛形成。

另外，在本实施例的半导体器件中，虽然给出了在构成电路部120的布线层中、在与最上布线层60下面的布线层(布线层50)为同一水平面的层上形成熔丝20的情况，但形成熔丝20的位置并不限定于该层，也能在与其他布线层为同一水平面的层上形成。

但是，最好在构成上述电路部的布线层中、在与最上布线层60下面的布线层为同一水平面的层上形成上述熔丝。现说明其理由如下。假定设想在与最上布线层60为同一水平面的层上形成了熔丝20的情况。此时，提升到熔丝20上的布线受设计规则的制约，需要使布线迂回，有损于电路设计上的自由度。另外，由于在与最上布线层为同一水平面的层上形成通常的焊接区布线层，所以在熔丝上形成的绝缘层的膜厚和在焊接区布线层上形成的绝缘层的膜厚大致相等。因此，如果同时进行除去在焊接区布线层上形成的绝缘层的工序和除去熔丝上的绝缘层的工序，则不能在熔丝20上保留绝缘层。

另一方面，如果在与最上布线层60下面的布线层为同一水平面的层上形成熔丝20，则使布线迂回的必要性减少，能提高电路设计上的自由度。另外，由于能同时除去熔丝上的绝缘层和焊接区布线层上的绝缘层，所以能谋求制造工艺的高效率化。

另外，在图1所示的半导体器件中，在熔丝20的上表面及底面上分别形成高熔点金属的氮化物层22、24。高熔点金属的氮化物层22、24由高熔点金属的氮化物层、或高熔点金属层与高熔点金属的氮化物层的叠层构成。另外，高熔点金属层与高熔点金属的氮化物层的叠层结构中，高熔点金属层为下层。作为高熔点金属的氮化物层22、24，例如能给出氮化钛、或钛和氮化钛的叠层的例子。同样，在构成电路部120的布线层50的上表面及底面上也分别形成高熔点金属的氮化物层52、54。能在与在熔丝20的上表面及底面上分别形成的高熔点金属的氮化物层22、24为同一工序中形成高熔点金属的氮化物层52、54。

为了提高布线层50的可靠性(耐应力迁徙性及耐电迁徙性等)而形成高熔点金属的氮化物层52、54。另外，在加工布线层50时的光刻工序中，氮化物层54被作为反射防止膜使用。

如图1及图2所示，熔丝20有规定的宽度W及膜厚T，按照规定的间距X排列。这里，熔丝20的宽度W及膜厚T是指在与熔丝20的长度方向垂直的面上切断了该熔丝20时的截面中的该熔丝20的宽度及膜厚而言。

为了可靠地熔断熔丝20，熔丝20的宽度W和熔丝20的膜厚T有下式(1)所示的关系，另外，熔丝20的宽度W最好在3微米以下，而且熔丝20的膜厚T最好在0.7微米以下。

T≥0.4/W 式(1)

图3中示出了改变熔丝20的宽度W及膜厚T，进行了熔丝20的熔断试验的结果。在图3中，用○表示的确熔断了的熔丝，用△表示的确未熔断的熔丝。这里，在的确未熔断的熔丝中，包括熔丝未被熔断的情况、以及例如熔丝熔断时在熔丝周边的绝缘层中发生了裂痕的情况等之类的在熔丝熔断后装置中发生功能性的缺陷的情况。在该熔断试验中，熔丝是由铝构成的，用波长为1.3微米的激光，对膜厚T分别为0.25微米、0.35微米、0.50微米、而且宽度分别为1.0微米、1.5微米、2.0微米的9种熔丝进行了熔断试验。其结果如图3所示，有位于用斜线表示的区域内的宽度W及膜厚T的熔丝能熔断。这里，图3中用斜线表示的区域是满足式(1)、而且熔丝20的宽度W在3微米以下、熔丝20的膜厚T在0.7微米以下的区域。由图3所示的实验结果可知，熔丝20的宽度W及膜厚T在该斜线所示的区域内的情况下，能可靠地将熔丝熔断。

在熔丝20的宽度W及膜厚T位于图3所示的区域以外的熔丝的情况下，进行熔丝熔断时，熔丝未被熔断，或熔丝周边的绝缘层中发生了裂痕，致使不能正确地而且可靠地将熔丝熔断。作为其原因，可以认为由于用激光照射进行熔融蒸发的熔丝的构成成分(在该情况下为铝)的量不充分，所以不能可靠地将熔丝熔断。与此不同，由于熔丝的宽度W及膜厚T满足上式(1)所示的关系、另外，熔丝20的宽度W在3微米以下、而且熔丝20的膜厚T在0.7微米以下，所以能可靠地将熔丝熔断。因此，能提高半导体器件的合格率。

另外，熔丝20的宽度W和膜厚T最好有下式(2)所示的关系。由于熔丝20的宽度W和膜厚T有下式(2)所示的关系，所以能谋求熔丝20的微细化，能更稳定而且可靠地进行熔丝20的熔断。

T＝A/W (式中，0.4≤A≤0.6) 式(2)

特别是在熔丝20由铝构成的情况下，通过采用在式(2)中使A值在0.45≤A≤0.5范围内的宽度W和膜厚T，能稳定而且可靠地将熔丝20熔断。

另外，熔丝20的宽度W最好小于熔丝20的间距X的1/2，另外，小于间距X的2/5就更好。熔丝20的宽度W如果在熔丝20的间距X的1/2以上，则熔丝20部分的行：间隔比(行/间隔)大于1，行在比率中增大，光刻工序中的裕量减少。如果光刻工序中的裕量减少，则在同一层内形成熔丝部110和电路部120时，往往会发生在电路部120上不能按照设计规则进行加工的问题。因此，熔丝20的宽度W最好小于熔丝20的间距X的1/2。

另外，为了使熔断后相邻的熔丝20之间可靠地绝缘，熔丝20的宽度W最好小于熔丝20的间距X的2/5。如果间距X相对于熔丝20的宽度W过大，则不能谋求熔丝部110的微细化。因此，有必要规定熔丝20的宽度W及间距X，以便能实现熔丝部110的微细化，而且能使相邻的熔丝20可靠地绝缘。

另外，希望熔丝20的宽度W为熔丝20的膜厚T的两倍以上，3倍以上更好，最好为4倍以上。由于熔丝20的宽度W至少比熔丝20的膜厚T大两倍，所以例如与宽度和膜厚大致相等的熔丝相比，熔断时构成熔丝20的材料容易蒸发，所以熔丝能稳定地熔断。

特别是熔丝20的宽度W为1.0～3.0微米时，熔丝的膜厚为0.25～0.7微米，熔丝的间距X为2.0～10.0微米时，在熔丝20的宽度W、膜厚T、以及间距X满足上述的关系的情况下，能更可靠地而且准确地将熔丝熔断。

另外，如上所述，用第三层的层间绝缘层36覆盖熔丝20。在熔丝20上形成的第三层的层间绝缘层36的膜厚最好为0.2～1微米。如本实施例的半导体器件所示，在熔丝20上形成高熔点金属的氮化物层24的情况下，在高熔点金属的氮化物层24上形成的第三层的层间绝缘层36的膜厚最好为0.2～1微米。

如果在高熔点金属的氮化物层24上形成的第三层的层间绝缘层36的膜厚小于0.2微米，则水分等有可能从熔丝20侵入半导体器件。另一方面，如果在高熔点金属的氮化物层24上形成的第三层的层间绝缘层36的膜厚超过1微米，则用波长为1.3微米的激光熔断由铝构成的熔丝20时，为了使激光到达熔丝20上，如果不增大激光的功率、或不加长激光的照射时间，则不能将熔丝熔断。如果加长激光的照射时间，则会发生生产率下降的问题。另外，如果增大激光的功率、则会影响相邻的熔丝。与此不同，由于在高熔点金属的氮化物层24上形成的第三层的层间绝缘层36的膜厚为0.2～1微米，所以不会损害半导体器件的可靠性，通过激光的照射，能可靠地熔断熔丝20。因此，能进一步提高半导体器件的合格率。

(半导体器件的制造工艺)

其次，参照图4说明图1所示的本实施例的半导体器件的制造方法的一例。图4是原理性地表示图1所示的半导体器件的一道制造工序的剖面图。

首先，在硅衬底10上形成了元件隔离区域12后，在衬底上形成规定的图形的抗蚀剂(图中未示出)，其后通过离子注入，在规定的位置形成阱(图中未示出)。接着，在硅衬底10上形成晶体管(图中未示出)后，采用众所周知的硅化物技术，形成包括钛或钴等高熔点金属的硅化物层11。接着，采用等离子体CVD法等形成以氮化硅为主要成分的抑止层14。

其次，在熔丝部110中形成熔丝20，以及在电路部120中形成包括布线层50、60的布线层(图中只示出了布线层50、60)，同时依次层叠第一层至第四层的层间绝缘层32、34、36、38。采用HDP法、臭氧TEOS(四乙基正硅酸酯)法、或等离子体CVD法等，形成第一层至第四层的层间绝缘层32、34、36、38，根据需要，用CMP法进行平坦化。

在与布线层50为同一工序中，在同一水平面的层上形成熔丝20。即，熔丝20及布线层50都在第二层的层间绝缘层34上形成，且用同一种材料形成。

以下，说明熔丝20的形成工序。

首先，形成了第一层至第二层的层间绝缘层32、34后，采用溅射法在第二层的层间绝缘层34上形成由氮化钛等高熔点金属的氮化物层、膜厚为T的由铝构成的金属层、以及钛等高熔点金属层和氮化钛等高熔点金属的氮化物层的叠层(图中都未示出)，接着，按照规定的形状对这些层构图。利用该工序，从上述高熔点金属的氮化物层形成高熔点金属的氮化物层22、52，从由铝构成的金属层形成熔丝20及布线层50，以及从高熔点金属的氮化物层和高熔点金属层的叠层形成高熔点金属层的氮化物层24、54。在该构图工序中，如图4所示，按照间距X及宽度W形成熔丝20，与熔丝20相同，按照膜厚T形成布线层50。其次，在形成了第三层的层间绝缘层36后，与布线层50相同，通过溅射及构图，在上表面及底面上分别形成由高熔点金属层的氮化物层62、64形成的布线层60。另外，在各层间绝缘层上形成使布线层之间导电性地连接用的接触部(图中未示出)。通过设置贯通各层间绝缘层的接触孔(图中未示出)，采用例如溅射法等将导电性材料埋入该接触孔中，形成接触部。另外，在形成了第四层的层间绝缘层38后，在第四层的层间绝缘层38上形成由氮化硅等构成的钝化层40。

其次，通过从钝化层40一侧到第三层的层间绝缘层36的途中，对半导体器件的规定的区域进行刻蚀，如图5所示，形成开口部16。在该工序中，形成开口部16，以使熔丝20到达开口部16的底部16a。另外，为了防止熔丝20的腐蚀，如图4所示，对第三层的层间绝缘层36进行刻蚀，以便用第三层的层间绝缘层36覆盖熔丝20的上部。即，对第三层的层间绝缘层36进行刻蚀，使其至少不露出熔丝20。

(熔丝的熔断方法)

接着，参照图5及图6说明在图1所示的半导体器件中形成的熔丝20的熔断工序的一例。图5是原理性地表示熔丝20的熔断工序的剖面图。图6是原理性地表示熔断了的熔丝28的剖面图。

如图5所示，由于使用图中未示出的冗余存储单元，所以从激光光源(图中未示出)使激光19照射对应的熔丝20。因此，被激光19照射的熔丝20被熔断。激光的波长和输出功率等根据熔丝20、在熔丝20的上表面上形成的高熔点金属层的氮化物层24、以及在高熔点金属层的氮化物层24上形成的第三层的层间绝缘层36的材质和膜厚适当地决定。

图6中示出了通过图5所示的工序熔断了的熔丝28的原理图。图5所示的熔丝20一旦熔断，高熔点金属层的氮化物层22、24、以及在熔丝20上形成的第三层的层间绝缘层36与熔丝20一起被除去，如图6所示，在熔丝部110上形成沟槽17。

Claims

1.一种半导体器件，它包括按照规定的间距X排列的多个熔丝、是通过激光照射被熔断的熔丝；以及

覆盖着上述多个熔丝形成的绝缘层，该半导体器件的特征在于：

上述熔丝的宽度W为3微米以下，

上述熔丝的膜厚T为0.7微米以下；

另外，上述熔丝的宽度W和上述熔丝的膜厚T满足下式(1)，

T≥0.4/W 式(1)；

上述熔丝的宽度W小于上述熔丝的间距X的1/2。

2.如权利要求1所述的半导体器件，其特征在于：

上述熔丝的宽度W为上述熔丝的膜厚T的二倍以上。

3.如权利要求1或2所述的半导体器件，其特征在于：

上述熔丝的膜厚T为0.25～0.7微米。

4.如权利要求1或者2所述的半导体器件，其特征在于：

上述熔丝的宽度W为1.0～3.0微米。

5.如权利要求1或者2所述的半导体器件，其特征在于：

上述熔丝的间距X为2.0～10.0微米。

6.如权利要求1或者2所述的半导体器件，其特征在于：

上述绝缘层的膜厚为0.2～1微米。

7.如权利要求1或者2所述的半导体器件，其特征在于：

在包含半导体区域的衬底上形成了开口部的底部上形成上述熔丝。

8.如权利要求1或者2所述的半导体器件，其特征在于：

还包含有多层布线结构的电路部，

在与构成上述电路部的一个布线层为同一水平面的层上形成上述熔丝。

9.如权利要求8所述的半导体器件，其特征在于：

在构成上述电路部的布线层中与最上布线层下面的布线层为同一水平面的层上形成上述熔丝。

10.如权利要求8所述的半导体器件，其特征在于：

上述熔丝的膜厚T与构成上述电路部的一个布线层的膜厚大致相等。

11.如权利要求1或者2所述的半导体器件，其特征在于：

由以铝、铜、多晶硅、钨、以及钛中的某一种为主成分的材料构成上述熔丝。

12.如权利要求1或者2所述的半导体器件，其特征在于：

上述熔丝的宽度W和上述熔丝的膜厚T有下式(2)所示的关系，

T＝A/W (式中，A值为0.4≤A≤0.6) 式(2)。

13.如权利要求12所述的半导体器件，其特征在于：

上述熔丝由铝构成，

在上述式(2)中，A值在0.45以上、0.5以下。

14.如权利要求1或者2所述的半导体器件，其特征在于：

上述熔丝中至少一部分被熔断。