JPH1187521A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1187521A
JPH1187521A JP9249225A JP24922597A JPH1187521A JP H1187521 A JPH1187521 A JP H1187521A JP 9249225 A JP9249225 A JP 9249225A JP 24922597 A JP24922597 A JP 24922597A JP H1187521 A JPH1187521 A JP H1187521A
Authority
JP
Japan
Prior art keywords
fuse
fuses
insulating film
laser beam
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9249225A
Other languages
English (en)
Inventor
Miki Sasaki
美姫 佐々木
Hitoshi Ikei
斉 伊計
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP9249225A priority Critical patent/JPH1187521A/ja
Publication of JPH1187521A publication Critical patent/JPH1187521A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ヒューズピッチを広げることなく、レーザー
光線で目的のヒューズのみを高効率で溶断すること。 【解決手段】 ヒューズ開口部の底面の層間絶縁膜に埋
没して複数のヒューズを形成しておき、その後、前記層
間絶縁膜をエッチングしてヒューズの上部を露出する。
次に、適当な方法で絶縁膜をヒューズ上でレンズ状にな
るように堆積して、ヒューズの上面に絶縁膜によりレン
ズ部を形成する。ヒューズをレーザートリミングする
際、レーザー光線が目的のヒューズの上部にあるレンズ
部に照射されるようにすると、このレンズ部によりレー
ザー光線がヒューズ上に集光してそのエネルギーがヒュ
ーズに集中される。これによりヒューズピッチを狭くす
るためにヒューズが細かくなっていても、目的のヒュー
ズのみを隣接するヒューズに影響を与えることなく、容
易に溶断することができると共にレーザー光線をレンズ
で集光するため、高い溶断率を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は冗長メモリセルなど
のリダンダンシー回路を有する半導体装置及びその製造
方法に係り、特に前記冗長メモリセルを使用するために
レーザートリミングで溶断されるヒューズに関する。
【0002】
【従来の技術】従来この種の半導体装置は、図5示すよ
うにメモリセルをマトリックス状に並べた正規メモリセ
ルアレイ11と、この正規メモリセルアレイ11のメモ
リセルをアクセスするためのデコーダ12と、正規メモ
リセルアレイ11の不良メモリセルに代わって、冗長メ
モリセルアレイ13のメモリセルを使用するための冗長
デコーダ14を有している。冗長デコーダ14はプログ
ラム手段を有し、このプログラム手段は、正規メモリセ
ルアレイ11中の不良メモリセルを冗長メモリセルアレ
イ13の冗長メモリセルと置換する動作を行う。
【0003】上記のような置換は、通常、プログラム素
子である複数のヒューズを有するヒューズ回路41の特
定のヒューズをレーザートリミングで溶断して、不良メ
モリセルのアドレスが外部より入力された時に、当該不
良メモリセルへのアクセスを禁止する信号101を発生
することにより、デコーダ12の出力102を非活性化
し、同時に冗長デコーダ14の出力103を活性化して
冗長メモリセルへのアクセスを行うことによりなされ
る。
【0004】図6は上記したヒューズ回路41を半導体
チップ上に形成した半導体装置の従来例を示した平面図
で、図7は図6のA−A断面図である。1は半導体チッ
プ表面の層間絶縁膜4に形成された凹部状のヒューズ開
口部で、この開口部1の底面のほぼ平らな絶縁膜2の下
に複数本のヒューズ3が埋まっている。
【0005】ところで、近年のメモリ素子の高集積化に
よりメモリが微細化し、これに伴いヒューズ3自体も微
細化して細くなっている。このため、上記したレーザー
トリミングでヒューズ3を溶断する際、レーザー光線の
エネルギーを目的のヒューズ3に集中し難くなって、目
的のヒューズ3が切れなかったり、或いは目的のヒュー
ズ3は切れるが、隣接するヒューズ3も切れてしまった
り、あるいは損傷を受けてしまうことがあった。
【0006】その対策のため、図8に示すようにヒュー
ズ3の溶断ポイント31のみ、その幅を広げた構成と
し、この溶断ポイント31にレーザー光線のエネルギー
を集中して溶断するものもあるが、これでは幅の広い溶
断ポイント31がじゃまとなり、ヒューズピッチを狭く
できなくなって、集積度が悪化してしまうという不具合
が生じる。
【0007】そこで、これを回避するために、図9に示
すように溶断ポイント31を隣合うヒューズ3同志でず
らす配置としたが、このように溶断ポイント31がずれ
ていると、上記したレーザー光線によるヒューズの溶断
効率が30%程下がってしまう結果となった。
【0008】
【発明が解決しようとする課題】上記のように冗長メモ
リセルなどのリダンダンシー回路を使用するためのプロ
グラミング素子として用いられる従来のヒューズ3は、
メモリの微細化に伴いヒューズ3自体も微細化している
ため、目的のヒューズ3上にレーザー光線のエネルギー
を集中することが難くなって、目的のヒューズ3が所定
どおりに切れなかったり、或いは目的のヒューズ3は切
れるが、隣接するヒューズ3も切れてしまったり、或い
は損傷を受けてしまうという問題が出てきた。
【0009】その対策のため、溶断ポイント31のみ、
その幅を広げたヒューズ3もあるが、これではヒューズ
ピッチを狭くできなくなって、ヒューズ回路部の集積度
が低下してしまうという問題が生じる。そこで、この問
題を回避するために、溶断ポイント31を隣合うヒュー
ズ3同志でずらす配置としたが、溶断ポイント31がず
れていると、上記したレーザー光線によるヒューズの溶
断効率が30%程下がってしまうという問題が出て来
た。
【0010】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、ヒューズピッチ
を広げることなく、レーザー光線で目的のヒューズのみ
を高効率で溶断することができる半導体装置及びその製
造方法を提供することである。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、半導体チップの表面に形成さ
れた層間絶縁膜に設けられた凹部状の開口部と、この開
口部の底部の層間絶縁膜に上部が露出するように埋設さ
れた少なくとも1本以上のヒューズと、このヒューズの
露出面及びその周囲に堆積され、特に前記ヒューズの露
出面上にレンズ状に盛り上がって堆積される絶縁膜によ
り形成されるレンズ部とを備えたことにある。
【0012】この第1の発明によれば、前記ヒューズを
レーザー光線で溶断して、冗長回路を使用するためのプ
ログラミングを行う際に、レーザー光線は前記ヒューズ
の上部に形成されたレンズ部で集光されて、そのエネル
ギーが前記ヒューズに集中されるため、目的のヒューズ
のみを効率よく溶断する。又、ヒューズピッチを狭める
ために前記ヒューズが細くなっている場合でも、前記レ
ンズ部で集光するためレーザー光線の幅を狭めることが
でき、隣接するヒューズを間違って溶断したり、損傷す
ることなく、目的のヒューズのみを効率よく溶断する。
【0013】第2の発明の特徴の前記レンズ部は前記ヒ
ューズの長手方向の1部分又は全部に形成される。
【0014】この第2の発明によれば、前記レーザー光
線で前記ヒューズを溶断する際は、前記ヒューズの長手
方向の一部にレーザー光線を照射して切断すればよい。
このため、前記レンズ部は前記ヒューズの長手で方向の
一部にあれば、この部分で目的のヒューズが溶断され
る。一方、前記レンズ部が前記ヒューズの長手で方向の
全部にあれば、前記ヒューズの溶断点を選択する際の自
由度が大きくなる。
【0015】第3の発明の特徴は、前記開口部の底部の
層間絶縁膜の下に埋没したヒューズの上部を前記層間絶
縁膜をエッチングして露出させる工程と、前記ヒューズ
の露出面及びその周囲に絶縁膜を堆積し、特に前記ヒュ
ーズの露出面上にレンズ状に盛り上げて前記絶縁膜を堆
積することによりレンズ部を形成する工程とを含む。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明の半導体装置の一実
施の形態を示した断面図である。但し、従来例と同一部
品には同一符号を付けて説明してある。半導体チップの
表面の層間絶縁膜4上に、凹部状のヒューズ開口部1が
設けられており、このヒューズ開口部1の底面には複数
本のヒューズ3が形成されて配列され、その下半分は前
記底面の層間絶縁膜4内に埋もれている。複数本のヒュ
ーズ3の前記層間絶縁膜からの露出面及びヒューズ開口
部1の内側及び外側表面には絶縁膜2が堆積され、特に
ヒューズ3の上面には、絶縁膜2がレンズ状に盛り上が
ってレンズ部20を形成して、ヒューズ回路部を形成し
ている。
【0017】図2は図1に示した半導体装置を製造する
工程を説明する図である。当初、層間絶縁膜4上に、凹
部状のヒューズ開口部1が設けられ、このヒューズ開口
部1の底面を形成する層間絶縁膜4の下に埋没するよう
に複数本のヒューズ3が形成されている。その後、ヒュ
ーズ開口部1の底面を形成する層間絶縁膜4を適当な方
法でヒューズ3の上部がある程度むき出しになるまでエ
ッチングをする。この状態が図2である。
【0018】次に、適当な方法で絶縁膜2をヒューズ3
上でうまく盛り上げてレンズ状になるように堆積させる
こにより、図1に示すようにヒューズ3の上面に絶縁膜
2によりレンズ部20を形成してヒューズ回路部を製造
する。
【0019】次に本実施の形態の動作について図3を参
照して説明する。例えば、図示されない冗長メモリセル
を使用するため、図3に示したヒューズ3をレーザトリ
ミングする場合、図示されないレーザー照射器より照射
されたレーザー光線5がヒューズ3に向かって照射され
る。この時、ヒューズ3の上部に形成された絶縁膜で出
来たレンズ20により、レーザー光線5がレンズ20の
内部のヒューズ3上に集光され、これにより、ヒューズ
3が溶断されて、図示されない不良の正規メモリセルの
代わりに冗長メモリセルが使用されるプログラミングが
なされる。
【0020】本実施の形態によれば、レーザー光線5を
集光する絶縁膜2で出来たレンズ部20がヒューズ3の
上部に形成されているため、ヒューズピッチを狭くする
ためにヒューズ3が微細化されて細くとも、レーザー光
線5を前記レンズ部20により目的のヒューズ3上に集
光してそのエネルギーをヒューズ3上に容易に集中する
ことができる。これにより、ヒューズ3が微細化されて
いても、容易に目的のヒューズのみを溶断することがで
きると共に、レーザー光線5をレンズ20で集光するた
め、高い溶断率を得ることができる。
【0021】また、ヒューズピッチが狭くなった時も、
レンズ20で集光するため、レーザー光線5の幅を縮小
でき、隣接するヒューズ3の方向にレーザー光線5が広
がらないようにできるので、隣接するヒューズ3が溶断
したり、或いは損傷するなど、隣接するヒューズ3に影
響を与えることなく、目的のヒューズ3のみを溶断する
ことができる。このため、ミスプログラミングが防止さ
れて、プログラミング素子としてのヒューズ3の信頼性
を向上させることができる。
【0022】なお、ヒューズ3の上部に形成されるレン
ズ部20はヒューズ3の長手方向の全てに対して形成さ
れていてもよいが、図4に示すようにヒューズ3の長手
方向の一部に形成し、レーザー光線5を前記レンズ部2
0のところに照射すれば、その下のヒューズ3が溶断さ
れて、上記と同様の効果を得ることができる。
【0023】又、本発明は上記したリダンダンシー回路
である冗長メモリセルを用いるレーザートリミング用以
外に、レーザー光線で溶断するヒューズに適用して、同
様の効果を得ることができる。
【0024】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置及びその製造方法によれば、ヒューズピッチを
広げることなく、レーザー光線で目的のヒューズのみを
高効率で溶断することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施の形態を示した断
面図である。
【図2】図1に示した半導体装置のヒューズ回路部を製
造する工程を示した断面図である。
【図3】図1に示した半導体装置のヒューズをレーザ光
線にて溶断する際の説明図である。
【図4】図1に示したヒューズの上部に形成されたレン
ズ部の一実施例を示した断面図である。
【図5】従来の冗長メモリセルなどのリダンダンシー回
路を有する半導体装置の一例を示したブロック図であ
る。
【図6】従来の半導体装置のヒューズ回路部の一例を示
した平面図である。
【図7】図6のA−A断面図である。
【図8】従来の半導体装置のヒューズ回路部の他の例を
示した平面図である。
【図9】従来の半導体装置のヒューズ回路部の他の例を
示した平面図である。
【符号の説明】
1 ヒューズ開口部 2 絶縁膜 3 ヒューズ 4 層間絶縁膜 5 レーザー光線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの表面に形成された層間絶
    縁膜に設けられた凹部状の開口部と、 この開口部の底部の層間絶縁膜に上部が露出するように
    埋設された少なくとも1本以上のヒューズと、 このヒューズの露出面及びその周囲に堆積され、特に前
    記ヒューズの露出面上にレンズ状に盛り上がって堆積さ
    れる絶縁膜により形成されるレンズ部と、 を備えることを特徴とする半導体装置。
  2. 【請求項2】 前記レンズ部は前記ヒューズの長手方向
    の1部分又は全部に形成されることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 前記開口部の底部の層間絶縁膜の下に埋
    没したヒューズの上部を前記層間絶縁膜をエッチングし
    て露出させる工程と、 前記ヒューズの露出面及びその周囲に絶縁膜を堆積し、
    特に前記ヒューズの露出面上にレンズ状に盛り上げて前
    記絶縁膜を堆積することによりレンズ部を形成する工程
    とを含むことを特徴とする請求項1又は2記載の半導体
    装置の製造方法。
JP9249225A 1997-09-12 1997-09-12 半導体装置及びその製造方法 Withdrawn JPH1187521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9249225A JPH1187521A (ja) 1997-09-12 1997-09-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9249225A JPH1187521A (ja) 1997-09-12 1997-09-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1187521A true JPH1187521A (ja) 1999-03-30

Family

ID=17189789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9249225A Withdrawn JPH1187521A (ja) 1997-09-12 1997-09-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1187521A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750529B2 (en) 2001-07-25 2004-06-15 Seiko Epson Corporation Semiconductor devices including fuses and multiple insulation layers
US6876015B2 (en) 2001-07-25 2005-04-05 Seiko Epson Corporation Semiconductor devices
KR100762874B1 (ko) 2005-12-08 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
US7352050B2 (en) 2004-03-25 2008-04-01 Samsung Electronics Co., Ltd. Fuse region of a semiconductor region
CN100420015C (zh) * 2001-07-25 2008-09-17 精工爱普生株式会社 半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750529B2 (en) 2001-07-25 2004-06-15 Seiko Epson Corporation Semiconductor devices including fuses and multiple insulation layers
US6876015B2 (en) 2001-07-25 2005-04-05 Seiko Epson Corporation Semiconductor devices
CN100420015C (zh) * 2001-07-25 2008-09-17 精工爱普生株式会社 半导体器件
US7352050B2 (en) 2004-03-25 2008-04-01 Samsung Electronics Co., Ltd. Fuse region of a semiconductor region
KR100762874B1 (ko) 2005-12-08 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법

Similar Documents

Publication Publication Date Title
KR100317533B1 (ko) 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
JPH01292854A (ja) プログラマブル半導体メモリアレイとプログラマブル化合物半導体メモリアレイ
JP2003086687A (ja) 半導体装置
US4920075A (en) Method for manufacturing a semiconductor device having a lens section
CN101013687A (zh) 具有熔丝元件的半导体器件和切断熔丝元件的方法
JPH1187521A (ja) 半導体装置及びその製造方法
US8133766B2 (en) Fuse of semiconductor device and method of forming the same
US20110121426A1 (en) Electronic device with fuse structure and method for repairing the same
US6274410B2 (en) Method of programming a semiconductor memory
US6861682B2 (en) Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same
KR101024715B1 (ko) 반도체 소자의 형성 방법
JP2002270692A (ja) 半導体装置
JPH06244285A (ja) 半導体装置
JPS6288338A (ja) 半導体記憶装置
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
JP2000223574A (ja) 半導体装置およびその再生方法
KR100355603B1 (ko) 반도체소자의 앤티퓨즈 형성방법
JPH1126589A (ja) 半導体装置の製造方法
KR100939160B1 (ko) 반도체 소자 및 그 형성 방법
US7291902B2 (en) Chip component and method for producing a chip component
KR200205413Y1 (ko) 반도체장치 퓨즈부
JP2002368090A (ja) ヒューズを有する半導体装置
JPH10107146A (ja) メタルヒューズ
JPS63136543A (ja) 半導体装置
JPH1079434A (ja) 半導体集積回路用ヒューズ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207