KR100355603B1 - 반도체소자의 앤티퓨즈 형성방법 - Google Patents

Abstract

본 발명은, 반도체소자의 앤티퓨즈 형성방법에 관한 것으로서, 특히, 반도체기판에 필드산화막과 액티브영역을 형성할 때, 액티브영역의 크기가 작은 경우, 필드산화막의 크기는 매우 크게 형성하고, 액티브영역의 크기가 큰 경우, 필드산화막의 크기는 매우 작게 형성하므로 액티브영역에 형성되는 게이트산화막에 작은 전압만을 가하여도 게이트산화막이 파손되도록 하므로 반도체칩의 구성을 간단하게 하고, 면적을 줄여주므로 소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다. 또한, 낮은 전압에서도 파괴되어 리페어되는 앤티퓨즈를 사용하므로 레이저퓨즈에 비하여 장비가 간단하여지고, 제조단가를 낮출 수 있으며, 패키지 후에도 리페어가 가능하므로 수율을 향상시키도록 하는 매우 유용한 발명이다.

Description

반도체소자의 앤티퓨즈 형성방법 { Method For Forming The Anti-Fuse Of Semiconductor Device }

본 발명은 앤티퓨즈로 사용되는 게이트산화막을 형성하는 방법에 관한 것으로서, 특히, 반도체기판에 필드산화막과 액티브영역을 형성할 때, 액티브영역의 크기가 작은 경우, 필드산화막의 크기는 매우 크게 형성하고, 액티브영역의 크기가 큰 경우, 필드산화막의 크기는 매우 작게 형성하므로 액티브영역에 형성되는 게이트산화막에 작은 전압만을 가하여도 게이트산화막이 파손되도록 하므로 앤티퓨즈의 사용을 효율적으로 하도록 하는 반도체소자의 앤티퓨즈 형성방법에 관한 것이다.

일반적으로, 반도체 메모리 장치는 메모리의 리던던시 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 리던던시 메모리 셀로 치환시킨다.

이 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다.

이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식, 레이저 빔으로 접합부를 단락시키는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃(Lay Out)도 용이하여 자주 사용되고 있다.

그런데, 종래에는 고장난 셀을 리페어 하는 방법으로 앤티퓨즈를 사용하는 경우, 주로 커패시터의 ONO박막을 파괴하는 방법을 주로 사용하고 있으나 이 ONO박막을 파손시켜 신호를 전달하는데에는 보통 8V이상의 높은 전압을 걸어주어야 하는 단점이 있었다.

또한, 반도체소자가 고집적화 돠어감에 따라 단차가 높아지고 여러 종류의 필림이 증착되어져 퓨즈 상단의 리메인 산화막(Remain Oxide)을 일정하게 남기는 타아겟(Target)설정에 어려움이 많았다.

그리고, 앤티퓨즈로 ONO박막을 사용하는 경우, 높은 전압에서 ONO박막이 파손되므로 회로설게시 많은 면적을 차지하고, 회로가 복잡하여지는 문제점을 지닌다. 그리고, 앤티퓨즈를 게이트산화막으로 사용할 때에도 상기 ONO박막을 사용 할 때와 같은 문제점을 지닌다.

본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 필드산화막과 액티브영역을 형성할 때, 액티브영역의 크기가 작은 경우, 필드산화막의 크기는 매우 크게 형성하고, 액티브영역의 크기가 큰 경우, 필드산화막의 크기는 매우 작게 형성하므로 액티브영역에 형성되는 게이트산화막에 작은 전압만을 가하여도 게이트산화막이 파손되도록 하므로 앤티퓨즈의 사용을 효율적으로 하는 것이 목적이다.

도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체소자의 앤티퓨즈 형성방법을 순차적으로 보인 도면 이고,

도 2는 본 발명에 따른 액티브영역을 갖는 반도체기판의 평면 상태를 보인 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 반도체기판 20 : 필드산화막

30 : 액티브영역 40 : 게이트산화막

50 : 폴리게이트층 60 : 감광막

70 : 제1층간절연막 80 : 제1금속배선

90 : 제2층간절연막 100 : 제2금속배선

이러한 목적은 반도체기판 상에 좁은 액티브영역을 갖도록 넓은 필드산화막을 형성하는 단계와; 상기 결과물 상에 게이트산화막 및 폴리게이트층을 적층하는 단계와; 상기 단계 후에 게이트전극이 형성될 부위에 감광막을 적층한 후에 마스킹식각으로 게이트전극을 형성하는 단계와; 상기 결과물 상에 제1층간절연막을 적층하고, 게이트전극에 연결되는 제1금속배선을 형성한 후, 제2층간절연막을 적층하고, 반도체기판의 N-Well에 연결되는 제2금속배선을 형성하는 단계를 포함하는 반도체소자의 앤티퓨즈 형성방법을 제공함으로써 달성된다.

그리고, 상기 넓은 필드산화막의 면적은 3㎛²이상인 것이 바람직 하다.

상기 좁은 액티브영역의 면적은, 0.01 ∼ 1.0㎛²범위로 형성하는 것이 바람직 하다.

상기 액티브영역은 넓고, 필드산화막의 영역은 좁도록 형성할 수도 있다.

상기 넓은 액티브영역의 면적은 3㎛²이상인 것이 바람직 하다.

상기 좁은 필드산화막의 면적은, 0.01 ∼ 1.0㎛²범위로 형성하는 것이 바람직 하다.

이하, 첨부도면에 의거하여 본 발명의 일실시예에 따른 공정을 살펴 보도록 한다.

도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체소자의 앤티퓨즈 형성방법을 순차적으로 보인 도면 이다.

이하 본 발명의 공정을 살펴 보도록 하면, 도 1(a)에 도시된 바와 같이, 반도체기판(10) 상에 좁은 액티브영역(30)을 갖도록 넓은 필드산화막(20)을 형성하도록 한다.

상기 필드산화막(20)의 면적은 3㎛²이상인 것이 바람직 하고, 상기 액티브영역(30)의 면적은, 0.01 ∼ 1.0㎛²범위로 하는 것이 바람직 하다.

도 1(b)에 도시되 바와 같이, 상기 결과물 상에 게이트산화막(40) 및 폴리게이트층(50)을 적층한 후, 상기 게이트전극이 형성될 부위에 감광막(60)을 적층하도록 한다.

그리고, 도 1(c)에 도시된 바와 같이, 상기 감광막(60)으로 상기 폴리게이트층(50)과 게이트산화막(40)을 식각하여 게이트전극(A)을 형성하도록 한다..

도 1(d)에 도시된 바와 같이, 상기 제1층간절연막(70)을 적층하고, 게이트전극(A)에 연결되는 제1금속배선(80)을 형성한 후, 제2층간절연막(90)을 적층하고, 반도체기판(10)의 N-Well에 연결되는 제2금속배선(100)을 형성하도록 한다.

그리고, 도 2는 본 발명에 따른 좁은 액티브영역(30)과 넓은 필드산화막(20)을 갖는 반도체기판(10)의 평면 상태를 보인 도면이다.

한편, 상기 좁은 액티브영역(30)과 넓은 필드산화막(20)을 갖는 반도체기판 (10)에 대하여 반대로, 반도체기판(10)에 넓은 액티브영역과 좁은 필드산화막을 형성하도록 할 수도 있다.

이 때, 상기 넓은 액티브영역의 면적은 3㎛²이상인 것이 바람직 하고, 상기 좁은 필드산화막의 면적은, 0.01 ∼ 1.0㎛²범위로 하는 것이 바람직 하다.

이와 같이 구성된, 상기 좁은 액티브영역(30)과 넓은 필드산화막(20)을 갖는 반도체기판(10)과, 넓은 액티브영역과 좁은 필드산화막을 갖는 반도체기판 모두 게이트산화막(40)이 비교적 취약하여 낮은 전압에도 게이트산화막(40)이 쉽게 파손되므로 앤티퓨즈의 리페어작업을 용이하게 수행할 수 있다.

상기한 바와 같이, 본 발명에 따른 반도체소자의 앤티퓨즈 형성방법을 이용하게 되면, 반도체기판에 필드산화막과 액티브영역을 형성할 때, 액티브영역의 크기가 작은 경우, 필드산화막의 크기는 매우 크게 형성하고, 액티브영역의 크기가 큰 경우, 필드산화막의 크기는 매우 작게 형성하므로 액티브영역에 형성되는 게이트산화막에 작은 전압만을 가하여도 게이트산화막이 파손되도록 하므로 반도체칩의 구성을 간단하게 하고, 면적을 줄여주므로 소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

또한, 낮은 전압에서도 파괴되어 리페어되는 앤티퓨즈를 사용하므로 레이저퓨즈에 비하여 장비가 간단하여지고, 제조단가를 낮출 수 있으며, 패키지 후에도 리페어가 가능하므로 수율을 향상시키도록 하는 매우 유용한 발명이다.

Claims (6)

1. 반도체기판 상에 좁은 액티브영역을 갖도록 넓은 필드산화막을 형성하는 단계와;

   상기 결과물 상에 게이트산화막 및 폴리게이트층을 적층하는 단계와;

   상기 단계 후에 게이트전극이 형성될 부위에 감광막을 적층한 후에 마스킹식각으로 게이트전극을 형성하는 단계와;

   상기 결과물 상에 제1층간절연막을 적층하고, 게이트전극에 연결되는 제1금속배선을 형성한 후, 제2층간절연막을 적층하고, 반도체기판의 N-Well에 연결되는 제2금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.
2. 제 1 항에 있어서, 상기 필드산화막의 면적은 3㎛²이상인 것을 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.
3. 제 1 항에 있어서, 상기 액티브영역의 면적은, 0.01 ∼ 1.0㎛²범위로 형성하는 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.
4. 제 1 항에 있어서, 상기 액티브영역은 넓고, 필드산화막의 영역은 좁은 것을 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.
5. 제 4 항에 있어서, 상기 액티브영역의 면적은 3㎛²이상인 것을 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.
6. 제 1 항에 있어서, 상기 필드산화막의 면적은, 0.01 ∼ 1.0㎛²범위로 형성하는 것을 특징으로 하는 반도체소자의 앤티퓨즈 형성방법.