KR100853460B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR100853460B1
KR100853460B1 KR1020020042260A KR20020042260A KR100853460B1 KR 100853460 B1 KR100853460 B1 KR 100853460B1 KR 1020020042260 A KR1020020042260 A KR 1020020042260A KR 20020042260 A KR20020042260 A KR 20020042260A KR 100853460 B1 KR100853460 B1 KR 100853460B1
Authority
KR
South Korea
Prior art keywords
fuse
interlayer insulating
antifuse
forming
film
Prior art date
Application number
KR1020020042260A
Other languages
English (en)
Other versions
KR20040008595A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042260A priority Critical patent/KR100853460B1/ko
Publication of KR20040008595A publication Critical patent/KR20040008595A/ko
Application granted granted Critical
Publication of KR100853460B1 publication Critical patent/KR100853460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Abstract

본 발명은 결함셀의 리페어를 위한 퓨즈와 안티퓨즈를 하나의 퓨즈박스에 형성하여 제한된 면적에서 효율적인 리페어 공정을 진행할 수 있는 반도체 장치의 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 상기의 목적을 달성하기 위하여 본 발명은 기판상에 퓨즈레이어를 형성하는 단계; 상기 퓨즈레이어 상에 제1 층간절연막을 형성하는 단계; 상기 제1 층간절연막을 선택적으로 식각하여 안티퓨즈용 콘택홀을 형성하는 단계; 상기 안티퓨즈용 콘택홀을 도전성막으로 매립하여 콘택플러그를 형성하는 단계; 상기 콘택플러그 및 상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계; 상기 콘택플러그가 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 안티퓨즈용 홀을 형성하는 단계; 상기 안티퓨즈용 홀내에 하부전극,유전체박막,상부전극이 적층되어 구성되는 안티퓨즈를 형성하는 단계; 상기 안티퓨즈를 포함한 전체구조 상에 제3 층간절연막을 형성하는 단계; 및 상기 안티퓨즈가 형성되지 않은 영역의 제2 및 제3 층간절연막을 선택적으로 제거하여 퓨즈박스를 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
반도체, 퓨즈, 안티퓨즈, 리페어, 층간절연막.

Description

반도체 장치 제조방법{Method for fabricating Semiconductor device}
도1 내지 도8은 본 발명의 바람직한 실시예에 따른 반도체 장치 제조방법을 나타내는 공정단면도.
* 도면의 주요 부분에 대한 부호 설명
10 : 기판
11 : 제1 층간절연막
12 : 퓨즈 레이어
13 : 제2 층간절연막
14 : 안티퓨즈 콘택플러그
15 : 제3 층간절연막
16 : 안티퓨즈용 하부전극
17 : 안티퓨즈용 유전체박막
18 : 안티퓨즈용 상부전극
19 : 제4 층간절연막
20 : 퓨즈박스
본 발명은 반도체 메모리 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리페어 퓨즈(repair fuse)부의 제조공정에 관한 것이다.
메모리 소자 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 소자 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.
따라서, 현재는 메모리 내에 미리 설치해둔 예비 메모리 셀(이하 리던던시(redundancy) 셀이라 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low)와 스페어 칼럼(sparecolumn)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행되는데, 이를 구체적으로 기술하면 다음과 같다.
즉, 웨이퍼 가공 완료후 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되는 것이다. 이 프로그램 방식 중의 하나가 바로 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 이렇게 레이저의 조사에 의해 끊어지는 배선을 퓨즈라인이라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.
한편, 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 비트 라인(Bit Line) 또는 워드 라인(Word line)를 이루는 도전층(예컨대 폴리실리콘)을 이용하여 형성한다. 통상, 리페어 퓨즈 박스 영역 상부의 절연막의 일부를 반도체 소자의 패드(Pad) 식각과 함께 식각하고 있기 때문에 패드/리페어 식각이라 한다. 또한, 최근에는 반도체 메모리 소자의 집적도 및 속도가 증가하면서 퓨즈레이어를 메탈계열을 사용하고 있다.
그러나, 퓨즈를 이용하여 반도체 소자를 리페어 할 시에는 웨이퍼상태에서 리페어를 하기 때문에 패키기까지 된 상태에서 불량셀이 발견될 시에는 사용할 수 없다. 따라서 이를 보완하기 위해서 개발된 것이 안티퓨즈 방식이다.
기본적인 안티퓨즈 소자는 일반적으로 저항성 퓨즈 소자로써, 초기에 프로그램되지 않은 상태에서는 매우 높은 저항(100Mohm)을 가지며, 적절한 프로그램 동작 이후에는 매우 낮은 저항(〈10Kohm)을 지니게 된다. 안티퓨즈 소자는, 일반적으로 이산화규소(SiO2), 실리콘 나이트라이드(silicon nitride), 탄탈륨 옥사이드(tantalum oxide) 또는 ONO(silicondioxide-silicon nitride-silicon dioxide)와 같은 유전체가 두 개의 도전체 사이에 끼여 있는 복합체 등과 같은 매우 얇은 유전체 물질로 구성되어 있다.
안티퓨즈는 충분한 시간 동안 안티퓨즈의 단자들을 통해 고전압을 인가하여 양 도전체사이의 유전체를 파괴하여 단락시킴으로서 프로그래밍 한다. 그러나 안티퓨즈는 퓨즈에 비해 그 특성상 큰 면적을 필요로 하는 단점을 가지고 있다.
결론적으로 살펴보면, 퓨즈를 사용하여 결함셀을 리페어하는 방법을 취하게 되면 패키지 이후의 결함셀을 리페어할 수 없는 취약점이 있으며, 안티퓨즈를 사용하여 결함셀을 리페어하는 방법을 사용하게 되면 패키지후에도 결함셀을 리페어할 수 있으나 안티퓨즈 특성상 큰 면적을 필요로 한다는 문제점을 가지고 있다.
본 발명은 결함셀의 리페어를 위한 퓨즈와 안티퓨즈를 하나의 퓨즈박스에 형성하여 제한된 면적에서 효율적인 리페어 공정을 진행할 수 있는 반도체 장치의 제조 방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명은 기판상에 퓨즈레이어를 형성하는 단계; 상기 퓨즈레이어 상에 제1 층간절연막을 형성하는 단계; 상기 제1 층간절연막을 선택적으로 식각하여 안티퓨즈용 콘택홀을 형성하는 단계; 상기 안티퓨즈용 콘택홀을 도전성막으로 매립하여 콘택플러그를 형성하는 단계; 상기 콘택플러그 및 상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계; 상기 콘택플러그가 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 안티퓨즈용 홀을 형성하는 단계; 상기 안티퓨즈용 홀내에 하부전극,유전체박막,상부전극이 적층되어 구성되는 안티퓨즈를 형성하는 단계; 상기 안티퓨즈를 포함한 전체구조 상에 제3 층간절연막을 형성하는 단계; 및 상기 안티퓨즈가 형성되지 않은 영역의 제2 및 제3 층간절연막을 선택적으로 제거하여 퓨즈박스를 형성하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.
삭제
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1 내지 도8은 본 발명의 바람직한 실시예에 따른 반도체 장치 제조방법을 나타내는 공정단면도이다.
먼저 도1에 도시된 바와 같이, 기판(10)상에 제1 층간절연막(11)을 형성하고, 그 상부에 퓨즈레이어(12)를 형성한다. 퓨즈레이어(12)는 추가적인 공정으로 따로 형성하는 것은 아니고 비트 라인(Bit Line) 또는 워드 라인(Word line)를 이루는 도전층(예컨대 폴리실리콘)을 이용하여 형성한다. 또한, 최근에는 반도체 메 모리 소자의 집적도 및 속도가 증가하면서 비트라인 또는 워드라인으로 퓨즈를 하게되면 생기는 단차문제, 저항문제등이 발생하는데, 이를 해결하기 위해 금속배선을 퓨즈레이어로 사용할 수 있다. 제1 층간절연막(11)은 PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막 또는 TEOS막( Tetraethylorthosilicate)등의 산화막계열을 사용한다.
이어서 도2에 도시된 바와 같이, 퓨즈레이어(12) 상에 제2 층간절연막(13)을 형성하고, 안티퓨즈가 형성될 영역을 선택적을 식각하여 콘택홀(13')을 형성한다.제2 층간절연막은 PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막 또는 TEOS막( Tetraethylorthosilicate)등의 산화막계열을 사용한다. 여기서 콘택홀(13')을 형성할 때 사용하는 마스크는 셀영역의 캐패시터형성을 위한 스토리지 노드 콘택플러그를 형성할 때의 마스크를 사용한다. 또한 제2 층간절연막(13)은 후속 리페어 공정시 레이저 조사로 퓨즈를 컷팅할 때에 하부 액티브영역을 방지하기 위한 역할을 한다.
이어서 도3에 도시된 바와 같이, 콘택홀(13')에 도전성물질로 매립하여 콘택플러그(14)를 형성한다.
이어서 도4에 도시된 바와 같이, 기판 전면에 제3 층간절연막(15)을 형성하고, 콘택플러그(14)가 노출되도록 제3층간절연막(15)을 선택적으로 제거하여 안티퓨즈 형성을 위한 홀(15')를 형성한다. 제3 층간절연막(15) 역시 PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막 또는 TEOS막( Tetraethylorthosilicate)등의 산화막계열을 사용한다. 여 기서 안티퓨즈 형성을 위한 홀(15')을 형성할 때 사용하는 마스크는 셀영역의 캐패시터홀 형성을 위한 스토리지 노드를 형성할 때의 마스크를 사용한다.
이어서 도5에 도시된 바와 같이, 안티퓨즈 형성을 위한 홀(15') 내에 폴리실리콘막 또는 금속막(예컨대 이리듐, 루테튬, 백금등)으로 안티퓨즈용 하부전극(16)을 형성한다.
이어서 도6에 도시된 바와 같이, 안티퓨즈용 하부전극(16) 상에 안티퓨즈용 유전체 박막(17)을 형성하고, 그 상부에 안티퓨즈용 상부전극(18)을 형성한다. 안티퓨즈용 상부전극(18)은 폴리실리콘막 또는 금속막(예컨대 이리듐, 루테튬, 백금등)으로 형성한다.
이어서 도7에 도시된 바와 같이, 안티퓨즈용 상부전극(18)을 덮을 수 있도록 제4 층간절연막(19)를 형성한다. 제4 층간절연막(19) 역시 PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막 또는 TEOS막( Tetraethylorthosilicate)등의 산화막계열을 사용한다.
이어서 도8에 도시된 바와 같이, 리페어 공정시 레이저조사를 위해 퓨즈레이어(12) 상부에 제2층간절연막이 3000 ~ 4000Å범위에서 남도록 제3 및 제4 층간절연막(15,19)을 제거하여 퓨즈박스(20)를 형성한다. 퓨즈박스를 형성하는 영역은 안티퓨즈(16,17,18)가 형성되지 않은 퓨즈레이어의 상부 영역이다. 여기서 제3 및 4 층간절연막(15,19)을 제2 층간절연막(13)과는 식각선택비를 다른 막으로 형성하게 되면 보다 용이하게 퓨즈박스를 형성할 수 있다.
본 발명은 반도체 장치의 면적 효율을 높이기 위해 하나의 퓨즈레이어 상에 안티퓨즈를 형성하는 것이다. 따라서 본 발명에 의해 제조된 반도체 장치는 먼저 웨이퍼 상에서 레이저 조사등으로 퓨즈를 끊음으로서 1차적으로 결함셀을 구제하는 리페어공정을 실시하고, 패키지 후에 다시 결함셀이 발견되면 리페어되지 않은 퓨즈 레이어 상부의 안티퓨즈의 상,하부전극에 고전압을 인가하여 안티퓨즈용 유전체박막을 파괴하여 2차의 리페어 공정을 실시할 수 있다. 즉, 2차 리페어 공정에서는 퓨즈레이어의 컷팅이 발생한 퓨즈레이어를 이용하지 않고 컷팅이 발생하지 않은 퓨즈레이어 상에 형성된 안티퓨즈에 고전압을 인가하여 안티퓨즈의 상, 하부전극을 단락시키는 것이다.
한편, 안티퓨즈가 형성된 영역에서도 상,하부전극이 유전체 박막으로 단절되어 있고, 퓨즈레이어는 저항이 작기 때문에 반도체 장치가 동작시에는 퓨즈 상에 형성된 안티퓨즈는 전혀 문제가 되질 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 최소한의 면적으로 퓨즈와 안피퓨즈를 형성하여 웨이퍼 상태와 패키지 상태에서 결함셀을 리페어할 수 있어 수율 향상이 기대된다.

Claims (6)

  1. 기판상에 퓨즈레이어를 형성하는 단계;
    상기 퓨즈레이어 상에 제1 층간절연막을 형성하는 단계;
    상기 제1 층간절연막을 선택적으로 식각하여 안티퓨즈용 콘택홀을 형성하는 단계;
    상기 안티퓨즈용 콘택홀을 도전성막으로 매립하여 콘택플러그를 형성하는 단계;
    상기 콘택플러그 및 상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 단계;
    상기 콘택플러그가 노출되도록 상기 제2 층간절연막을 선택적으로 제거하여 안티퓨즈용 홀을 형성하는 단계;
    상기 안티퓨즈용 홀내에 하부전극,유전체박막,상부전극이 적층되어 구성되는 안티퓨즈를 형성하는 단계;
    상기 안티퓨즈를 포함한 전체구조 상에 제3 층간절연막을 형성하는 단계; 및
    상기 안티퓨즈가 형성되지 않은 영역의 제2 및 제3 층간절연막을 선택적으로 제거하여 퓨즈박스를 형성하는 단계
    를 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서
    상기 안티퓨즈용 콘택홀은 상기 반도체 장치의 셀영역에 형성되는 캐패시터의 스토리지노드 콘택홀 형성을 위한 마스크를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 안티퓨즈용 홀은 상기 반도체 장치의 셀영역에 형성되는 캐패시터의 스토리지노드 홀 형성을 위한 마스크를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1 항에 있어서
    상기 퓨즈박스를 형성하는 단계는,
    상기 퓨즈레이어 상부에 상기 제1 층간절연막이 3000 ~ 4000Å 범위에서 남도록 진행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1, 제2 및 제3 층간절연막은 각각,
    PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막 또는 TEOS막( Tetraethylorthosilicate)중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 삭제
KR1020020042260A 2002-07-19 2002-07-19 반도체 장치 제조방법 KR100853460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042260A KR100853460B1 (ko) 2002-07-19 2002-07-19 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042260A KR100853460B1 (ko) 2002-07-19 2002-07-19 반도체 장치 제조방법

Publications (2)

Publication Number Publication Date
KR20040008595A KR20040008595A (ko) 2004-01-31
KR100853460B1 true KR100853460B1 (ko) 2008-08-21

Family

ID=37317632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042260A KR100853460B1 (ko) 2002-07-19 2002-07-19 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR100853460B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853478B1 (ko) * 2002-07-19 2008-08-21 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR100713066B1 (ko) * 2006-04-07 2007-05-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07173386A (ja) * 1993-12-20 1995-07-11 Tosoh Corp 耐油性材料
KR20000003635A (ko) * 1998-06-29 2000-01-25 김영환 반도체소자의 안티퓨즈 제조방법
KR20010005232A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 안티퓨즈 제조방법
KR20010015353A (ko) * 1999-07-27 2001-02-26 인터내셔널 비지네스 머신즈 코포레이션 퓨즈 배열 및 퓨즈 배열 방법
KR20020008461A (ko) * 2000-07-20 2002-01-31 박종섭 반도체소자의 안티퓨즈 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07173386A (ja) * 1993-12-20 1995-07-11 Tosoh Corp 耐油性材料
KR20000003635A (ko) * 1998-06-29 2000-01-25 김영환 반도체소자의 안티퓨즈 제조방법
KR20010005232A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 안티퓨즈 제조방법
KR20010015353A (ko) * 1999-07-27 2001-02-26 인터내셔널 비지네스 머신즈 코포레이션 퓨즈 배열 및 퓨즈 배열 방법
KR20020008461A (ko) * 2000-07-20 2002-01-31 박종섭 반도체소자의 안티퓨즈 제조방법

Also Published As

Publication number Publication date
KR20040008595A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100853460B1 (ko) 반도체 장치 제조방법
KR100853478B1 (ko) 반도체 장치 및 그 제조방법
KR100878496B1 (ko) 반도체 장치 및 그 제조방법
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100605608B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR100492905B1 (ko) 반도체 장치 및 그 제조방법
KR101936921B1 (ko) 반도체 소자의 안티퓨즈 및 그의 형성 방법
KR100495911B1 (ko) 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치
KR100799130B1 (ko) 이중 퓨즈 구조를 가진 반도체 소자 제조방법
KR100605599B1 (ko) 반도체 장치 및 그 제조방법
KR100334388B1 (ko) 반도체소자의 안티퓨즈 제조방법
KR20040059821A (ko) 반도체 장치의 제조방법
KR100570067B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR100889336B1 (ko) 반도체 장치 및 그 제조방법
KR20060011475A (ko) 반도체 메모리 장치 및 그 제조방법
KR100583144B1 (ko) 반도체 메모리 장치의 제조방법
KR101087799B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100904478B1 (ko) 반도체 장치 및 그 제조방법
KR20060075233A (ko) 반도체 메모리 장치 및 그 제조방법
KR20020008461A (ko) 반도체소자의 안티퓨즈 제조방법
KR100587634B1 (ko) 반도체 메모리 장치
KR20010005306A (ko) 반도체소자의 안티퓨즈 제조방법
KR20050002072A (ko) 반도체 메모리 장치
KR20030035632A (ko) 퓨즈 영역을 갖는 반도체 소자의 제조방법
KR20060011479A (ko) 반도체 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee