JPH1079434A - 半導体集積回路用ヒューズ - Google Patents

半導体集積回路用ヒューズ

Info

Publication number
JPH1079434A
JPH1079434A JP23416696A JP23416696A JPH1079434A JP H1079434 A JPH1079434 A JP H1079434A JP 23416696 A JP23416696 A JP 23416696A JP 23416696 A JP23416696 A JP 23416696A JP H1079434 A JPH1079434 A JP H1079434A
Authority
JP
Japan
Prior art keywords
fuse
insulating film
metal
metal pattern
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23416696A
Other languages
English (en)
Inventor
Nobuyoshi Takeuchi
信善 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Engineering Corp
Original Assignee
NKK Corp
Nippon Kokan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NKK Corp, Nippon Kokan Ltd filed Critical NKK Corp
Priority to JP23416696A priority Critical patent/JPH1079434A/ja
Publication of JPH1079434A publication Critical patent/JPH1079434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】基板にダメージを与えることなく1回のレーザ
照射で確実に溶断される半導体集積回路用ヒューズ構造
を提供する。 【解決手段】基板と、基板上に設けられるヒューズメタ
ル7及びその近傍に設けられるダミーヒューズメタル8
により構成される。このヒューズ構造のヒューズメタル
7とダミーメタル8は絶縁膜5で覆われ、ヒューズメタ
ル7とダミーメタル8の中心付近で、絶縁膜5の側面は
接するように構成される。レーザ光照射時、ヒューズメ
タル7とダミーヒューズメタル8間中心から互いに外向
きの力が発生し、両ヒューズメタル7、8は互いに反対
方向へ飛散する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイスの冗
長回路に用いられるヒューズに関し、特にヒューズの構
造に関するものである。
【0002】
【従来の技術】半導体デバイスの微細化に伴い、チップ
内に存在する欠陥による歩留まりの低下が問題になって
くる。そこで、不良部分を正常な部分に置き換えて歩留
まりを上げる技術として冗長回路が用いられている。
【0003】この冗長回路は、半導体メモリアレイにあ
らかじめ予備のライン(行線、列線)を設けておき、欠
陥によって不良になったメモリセルあるいはラインを、
予備ラインで置き換えて救済するものである。64K〜
256Kビット世代から冗長回路は本格的に実用化され
ている。ウェハテスト時にヒューズを用いて内部回路を
プログラムしておき、実使用時に不良ラインのアドレス
が入力しても予備ラインに選択が切り換わるようにして
おく。ヒューズとしてはポリシリコン配線などが用いら
れ、レーザで切断する方法が採用されている。
【0004】一般的なプログラムの方式の一例を図5に
示す。図5は各ラインの出口と予備ラインのデコーダに
ヒューズを設ける方式である。図では簡単のため、NM
OSダイナミックNORデコーダを例にとってある。図
5(a)のように、予備デコーダには真補のすべてのア
ドレス(ai、/ai、aj、/aj)がヒューズFを介し
て入力され、このヒューズFをブログラムすれば、所望
のアドレスの組み合わせでこのデコーダが選択されるよ
うになっている(伊藤 清男 著「超LSIメモリ」培
風館 p181〜p182参照)。
【0005】
【数1】 半導体ウェハの動作テスト時に、不良セルを含む不良ラ
インがあると、例えば図5(b)のヒューズFを切断し
てそのラインをドライバから切り離す。またそれと置き
換える予備ラインに対しては、例えば図5(a)のデコ
ーダの論理を不良ラインデコーダの論理に一致させるよ
うにヒューズFでブログラムしておく。実使用状態で
は、入力アドレスと不良ライン(WL)のアドレスが一
致して正規デコーダが選択され、そのドライバMOSQ
Dがオンになっても、ワード線WLにはパルスは出力し
ない。その代わりに予備デコーダも同時に選択され、予
備ワード線WL’にはパルスが出力する。このとき救済
による速度の損失はない。
【0006】このような冗長回路を導入することはチッ
プ面積の増大を招くが、歩留まりは改善される。このた
め、欠陥密度に応じて設置する冗長回路数が決められて
いる。
【0007】冗長回路を選択する素子として用いられる
ヒューズの材料として、初期の頃は前述のようにポリシ
リコンが用いられた。ポリシリコンは現在でも主流の材
料であるが、デバイスの多層化が進んだため、ヒューズ
窓を開け何層もの絶縁膜をエッチングし、ポリシリコン
表面を露出させなければならなくなった。
【0008】そこで、ポリシリコンより上層にある配線
用のメタルをヒューズとして用いる技術が開発されてい
る。ヒューズメタルの特長のーつとして、ヒューズ窓を
開けないで絶縁膜上から直接レーザーを照射しヒューズ
を溶断できることがある。しかし、溶断後にヒューズ残
さが残る可能性がある。そこで、特開平6−32619
5では、ヒューズを溶断するときヒューズ部を中心に複
数回のレーザー照射を行い、残さを除去する技術が示さ
れている。
【0009】
【発明が解決しようとする課題】レーザー照射を複数回
行うことは、工程の増加を招くと共に基板に与えるダメ
ージを増やすことにもなる。
【0010】従って本発明の目的は基板にダメージを与
えることなく1回のレーザ照射で確実に溶断される半導
体集積回路用ヒューズを提供することである。
【0011】
【課題を解決するための手段】上記課題を解決するため
に本発明による半導体集積回路用の第1のヒューズ構造
は、基板と、基板上に設けられるヒューズメタルパター
ン及びその近傍に設けられるダミーメタルパターンを具
備する。この第1のヒューズ構造の前記ダミーメタルパ
ターンは前記ヒューズメタルパターンに平行に設けられ
ることを特徴とする。又、この第1のヒューズ構造の前
記ヒューズメタルパターンとダミーパターンは絶縁膜で
覆われ、前記ヒューズメタルパターンとダミーパターン
の中心付近で、前記絶縁膜の側面は接するように構成さ
れることを特徴とする。
【0012】レーザー照射でヒューズパターンを溶断す
る際、埋め込まれた絶縁膜がレーザーの熱で膨張しヒュ
ーズメタルを互いに外向きに押すため、ヒューズメタル
及び周りの絶縁膜が飛散する際、互いに外向きに飛ぶよ
うになり、残さの再付着が起こりにくくなる。このよう
な構造は工程の増加の必要はなく、マスク上のパターン
の工夫のみで形成できる。
【0013】本発明による半導体集積回路用の第2のヒ
ューズ構造は、基板と、1回の折り返し構造を持ち前記
基板上に設けられるヒューズメタルを具備する。この第
2のヒューズ構造の前記ヒューズメタルは絶縁膜で覆わ
れ、折り返された前記ヒューズメタル間の中心付近で、
前記絶縁膜の側面は接するように構成されることを特徴
とする。ヒューズ素子を構成するヒューズメタルを1回
折り返す構造にして、折り返したメタル間に絶縁膜が埋
め込まれる。
【0014】本発明による半導体集積回路用の第3のヒ
ューズ構造は、基板と、前記基板上に設けられるヒュー
ズメタルパターン及びその近傍に設けられるダミーメタ
ルパターンと、前記ヒューズメタルパターン及びダミー
メタルパターンを覆う第1絶縁膜と、前記ヒューズメタ
ルパターン及びダミーメタルパターンの中心付近に生じ
る前記第1絶縁膜の凹部を埋めるように前記第1絶縁膜
上に設けられる第2絶縁膜を具備する。この第2絶縁膜
により前記ヒューズメタルパターンとダミーメタルパタ
ーンの間に生じる第1絶縁膜上の溝を埋めることがで
き、レーザ光照射の際、溶融ヒューズメタルを飛散させ
る力が確実に発生される。
【0015】
【発明の実施の形態】以下、この発明によるヒューズの
実施の形態を図面を参照して説明する。
【0016】図1(a)は本発明のヒューズの平面図で
ある。ヒューズメタルパターン7とダミーのヒューズメ
タルパターン8が接近して設けられている。図中、点線
で囲った領域にレーザが照射される。図1(b)が実際
のデバイスに組み込んだ場合の断面図である。図1
(b)から判るように、接近したメタル間の中心で左右
のメタルを覆っている絶縁膜が接触している。
【0017】図2はレーザ光をヒューズに照射し、ヒュ
ーズが溶断される様子を示す図であり、図2(a)及び
2(b)は本発明のヒューズの場合、図2(c)及び2
(d)は従来のヒューズの場合を示す。レーザ光が照射
されると、メタルは溶融し更に気化し急激に膨張する。
図2(a)に示すように熱膨張時、ヒューズメタル3の
間に形成された絶縁膜5は膨張し、両側のヒューズメタ
ルに対して横方向の力を及ぼし、メタル間中心から互い
に外向きの力が発生する。溶断の際、この力がヒューズ
メタルを互いに反対方向へ飛ばす原動力となる。この結
果図2(b)のようにレーザ光が照射された部分のヒュ
ーズメタルは全て外部に飛散する。これに対し図2
(c)のような従来の構造では、溶融したヒューズメタ
ルを互いに反対方向へ飛ばす作用力が小さいため、図2
(d)に示すようにヒューズメタル3’が残ることがあ
る。このような場合ヒューズは完全には切れていないの
で、冗長回路の動作不良の原因となる。このような本発
明によるヒューズメタル構造を実現するための工程を図
3を参照して説明する。先ず図3(a)のように、基板
1上に層間絶縁膜2を形成する。次に(b)のように、
メタル層3をスパッタリングで堆積する。次に(c)の
ように配線パターンとヒューズパターンを同一のマスク
を用いてフォトレジストPRにより形成し、(d)のよ
うにフォトレジストPRを除去する。
【0018】次に(e)のように絶縁膜5を堆積する。
この場合、2本のヒューズメタル3中心で絶縁膜の側面
が当たる、即ち密着するようになることが望ましい。絶
縁膜は少なくとも1層であり、膜厚は2本のヒューズメ
夕ル間の距離の1/2である。このようにすれば、絶縁
膜5はヒューズメタル中心で接しているため熱膨張時に
互いに相手を押すことになる。又、2本のヒューズメタ
ル3の間に絶縁膜を完全に充填するために、図1(b)
のように更に第2絶縁膜6を形成しても良い。これによ
り溶融ヒューズメタルを飛散させる力が確実に発生す
る。
【0019】図4は本発明の他の実施例を示す平面図で
ある。左右のメタル間に絶縁膜が埋まる構造になってい
ることは明らかである。本構造も従来の製造工程の増加
無しに形成できることは明らかである。
【0020】図4(a)〜4(d)は何れも、図1
(b)又は図3(e)のように、ヒューズ素子を構成す
る左右のヒューズメタル間は絶縁膜で覆われ、その中心
付近で絶縁膜の側面が接するように構成されている。図
4(c)及び4(d)に示すヒューズはヒューズメタル
を1回折り返す構造となっている。ここで、メタルの折
り返しをもう1回行うと、中心のメタルはレーザ照射の
際、左右の絶縁膜から自らの中心に向かって押される構
造になる。従って1回の折り返しで必要十分であり、2
回以上では返って残さを残しやすくなってしまう。
【0021】
【発明の効果】ヒューズメタルとダミーヒューズメタル
間の絶縁膜、或いは折り返しメタルの間に挟まれた絶縁
膜が、互いに逆向きの力を発生させるので、レーザー溶
断時ヒューズメタルを互いに外向きに飛散させる。つま
り、メタルパターンの工夫をするだけで残さの残りにく
いヒューズメタルパターンが形成できるため、ヒューズ
後歩留まりが簡便に向上できる。
【図面の簡単な説明】
【図1】本発明のヒューズメタルの平面図及び断面図。
【図2】レーザ光をヒューズに照射し、ヒューズが溶断
される様子を示す図。
【図3】本発明によるヒューズメタル構造を実現するた
めの工程を示す図。
【図4】本発明によるヒューズメタル構造の他の実施例
を示す平面図。
【図5】アドレスデコーダの一般的なプログラムの方式
の一例を示す図。
【符号の説明】
1…基板 2…絶縁膜 3…メタル膜 4…フォトレジスト 5…絶縁膜 6…絶縁膜 7…ヒューズメタルパターン 8…ダミーヒューズメタルパターン F…ヒューズ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板と、前記基板上に設けられるヒューズ
    メタルパターン及びその近傍に設けられるダミーメタル
    パターン、 を具備することを特徴とする半導体集積回路用ヒューズ
    構造。
  2. 【請求項2】前記ダミーメタルパターンは前記ヒューズ
    メタルパターンに平行に設けられることを特徴とする請
    求項1記載の半導体集積回路用ヒューズ構造。
  3. 【請求項3】前記ヒューズメタルパターンとダミーパタ
    ーンは絶縁膜で覆われ、前記ヒューズメタルパターンと
    ダミーパターンの中心付近で、前記絶縁膜の側面は接す
    るように構成されることを特徴とする請求項1記載の半
    導体集積回路用ヒューズ構造。
  4. 【請求項4】基板と、 1回の折り返し構造を持ち、前記基板上に設けられるヒ
    ューズメタル、 を具備することを特徴とする半導体集積回路用ヒューズ
    構造。
  5. 【請求項5】前記ヒューズメタルは絶縁膜で覆われ、折
    り返された前記ヒューズメタル間の中心付近で、前記絶
    縁膜の側面は接するように構成されることを特徴とする
    請求項4記載の半導体集積回路用ヒューズ構造。
  6. 【請求項6】基板と、 前記基板上に設けられるヒューズメタルパターン及びそ
    の近傍に設けられるダミーメタルパターンと、 前記ヒューズメタルパターン及びダミーメタルパターン
    を覆う第1絶縁膜と、 前記ヒューズメタルパターン及びダミーメタルパターン
    の中心付近に生じる前記第1絶縁膜の凹部を埋めるよう
    に前記第1絶縁膜上に設けられる第2絶縁膜、を具備す
    ることを特徴とする半導体集積回路用ヒューズ構造。
JP23416696A 1996-09-04 1996-09-04 半導体集積回路用ヒューズ Pending JPH1079434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23416696A JPH1079434A (ja) 1996-09-04 1996-09-04 半導体集積回路用ヒューズ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23416696A JPH1079434A (ja) 1996-09-04 1996-09-04 半導体集積回路用ヒューズ

Publications (1)

Publication Number Publication Date
JPH1079434A true JPH1079434A (ja) 1998-03-24

Family

ID=16966705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23416696A Pending JPH1079434A (ja) 1996-09-04 1996-09-04 半導体集積回路用ヒューズ

Country Status (1)

Country Link
JP (1) JPH1079434A (ja)

Similar Documents

Publication Publication Date Title
US5888851A (en) Method of manufacturing a semiconductor device having a circuit portion and redundant circuit portion coupled through a meltable connection
KR100317533B1 (ko) 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
US6521971B2 (en) Metal fuse in copper dual damascene
JP3256626B2 (ja) 半導体装置
US5578861A (en) Semiconductor device having redundant circuit
US5252844A (en) Semiconductor device having a redundant circuit and method of manufacturing thereof
US6750529B2 (en) Semiconductor devices including fuses and multiple insulation layers
US5736433A (en) Double mask hermetic passivation method providing enhanced resistance to moisture
KR101037452B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
JP3625560B2 (ja) 半導体装置およびヒューズの切断方法
JPH1079434A (ja) 半導体集積回路用ヒューズ
KR950001753B1 (ko) 반도체장치 및 그 제조방법
JP3660113B2 (ja) 半導体装置、その製造方法および不良ビット救済システム
JP2000268699A (ja) フューズ回路
JPH09172087A (ja) 半導体装置
JP3224960B2 (ja) 半導体装置
JPH10107146A (ja) メタルヒューズ
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
JPS58182851A (ja) 冗長回路接続用半導体装置
JPH06244285A (ja) 半導体装置
US6310396B1 (en) Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus
JPH0974137A (ja) リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法
JPH05166935A (ja) 半導体装置およびその製造方法
JPH1126589A (ja) 半導体装置の製造方法
JPH02186660A (ja) 多層配線半導体装置