JPH05166935A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、冗長回路のフュ−ズ上の絶縁膜の
少なくとも一部に開口部を形成することにより、低い出
力のレ−ザ照射量でフュ−ズを切断することを目的とす
る。 【構成】 半導体記憶装置のアルミ電極９のボンディン
グ用のコンタクトの開口部のエッチング工程において、
表面保護膜３０のエッチングの所定の時間よりも、５０
％〜２００％長い時間エッチングすることにより、最下
層の配線で形成された冗長回路用のフュ−ズ４の上の絶
縁膜の膜厚を、１８００ｎｍから１０００ｎｍの膜厚に
することによって、レ−ザの出力を０．８〜１．０マイ
クロジュ−ルから、０．３〜０．４マイクロジュ−ルに
減少させ、シリコン基板５や、隣接する配線にダメ−ジ
を与えないようにできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置における冗長
回路のフュ−ズの構造と製造方法に関するものである。

【０００２】

【従来の技術】従来、半導体装置、特にＤＲＡＭにおい
ては、メモリセルのなかで正常に動作していない部分
を、多層配線の最下層の配線で形成した冗長回路用フュ
−ズを切断することによって、不良ビットの箇所を冗長
回路の良品ビットに置き換えて、不良箇所のメモリセル
を修復している。フュ−ズ材料としてポリシリコン配線
が一般的であるため、多層配線の最下層に冗長回路用フ
ュ−ズを設けていた。そして、このフュ−ズを完全に切
断する為には、大きな出力のレ−ザを照射することが必
要であった。

【０００３】以下図面を参照しながら、従来の冗長回路
用フュ−ズのレ−ザ照射による切断について説明する。

【０００４】図３は、半導体記憶装置の冗長回路用のフ
ュ−ズの配置を示す平面図であり、１は最下層のポリシ
リコン配線、２は１層目アルミ配線、３はポリシリコン
配線とアルミの配線のコンタクト、４はポリシリコン配
線１のうちレ−ザ照射によって切断されるフュ−ズ部分
である。図４は半導体記憶装置の冗長回路用のフュ−ズ
部分の断面図であり、５はシリコン基板、９は２層目ア
ルミの電極、１０はポリサイドビット配線、２０は絶縁
膜、３０は表面保護膜、４０はアルミ電極のワイヤボン
ディング用の開口部である。ここで、絶縁膜表面からフ
ュ−ズ４表面までの絶縁膜が非常に厚いので、出力を大
きくしたレ−ザを照射し、フュ−ズ４を完全に切断する
のである。

【０００５】切断時の状態を図５に示す。この時にレ−
ザ照射により切断された後のフュ−ズは、図５の６に示
すようになり、レ−ザが照射された箇所のシリコン基板
は、７に示すように、掘られて削られる。

【０００６】

【発明が解決しようとする課題】このように、従来の構
成では、大出力レ−ザ照射の影響を受ける部分が大きく
なり、隣接する他のフュ−ズや、他の配線、フュ−ズ下
のシリコン基板にダメ−ジを与えてしまうという問題点
を有していた。

【０００７】本発明は上記問題点に鑑み、低いレ−ザ照
射量により、冗長回路のフュ−ズを切断することが出来
るように、冗長回路上の絶縁膜の膜厚を充分に薄くした
半導体装置及びその製造方法を提供するものである。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、半導体装置の冗長回路用の
フュ−ズ上の絶縁膜の少なくとも一部分に、開口部を有
することを特徴とする。

【０００９】また本発明の半導体装置の製造方法は、半
導体装置の冗長回路用のフュ−ズ上の絶縁膜の少なくと
も一部に開口部を形成する工程と、前記フュ−ズ上に低
い出力のレ−ザを照射して、フュ−ズを切断する工程と
を含む。

【００１０】また上記開口部の形成を、アルミ電極上へ
のボンディングの為の開口部の形成と同時に行なう。

【００１１】

【作用】本発明は、最下層の配線で形成された冗長回路
のフュ−ズ上の絶縁膜をエッチングして開口部を形成
し、膜厚を充分に薄くしているので、低い出力のレ−ザ
照射によって冗長回路用のフュ−ズを完全に切断出来
る。従って、シリコン基板や、隣接するフュ−ズや、他
の配線にダメ−ジを与えることはない。

【００１２】またアルミ電極からの取り出し用ボンディ
ングの為のコンタクトの開口部を形成する際と同時に上
記開口部を形成すれば、工程数の増加を抑えられる。

【００１３】

【実施例】以下本発明の一実施例の工程について、図１
（ａ）〜（ｃ）を参照しながら説明する。

【００１４】図１（ａ）に示された、表面保護膜３０の
上に、レジスト膜を塗布し、所望の領域を露光する。こ
の時、アルミ電極上の表面保護膜の膜厚３００ｎｍに比
べて、ポリシリコンの配線で形成されたフュ−ズ上の絶
縁膜の膜厚１８００ｎｍが大きいので、ボンディング用
の開口部をエッチングするための所定の時間よりも、５
０％〜２００％長い時間エッチングして、アルミ電極の
開口部４０とフュ−ズ上の窓４２を同時にあけ、レジス
トを除去する。この状態を図１（ｂ）に示す。

【００１５】次に、図１（ｃ）ではフュ−ズ４上にレ−
ザ照射して、フュ−ズ４を切断する。

【００１６】本実施例では、ボンディング用の開口部を
エッチングするための所定の時間よりも、５０％〜２０
０％長い時間エッチングすることにより、ボンディング
用の開口部のアルミ電極の表面はオ−バ−エッチングさ
れるが、５０％〜２００％のエッチングであれば、アル
ミ電極のオ−バ−エッチ量は３０ｎｍ程度であり問題は
ないので、最下層の配線で形成された冗長回路用のフュ
−ズの上の絶縁膜の膜厚を、１８００ｎｍから１０００
ｎｍの膜厚にすることができる。この為レ−ザ−の出力
を０．８〜１．０マイクロジュ−ルから、０．３〜０．
４マイクロジュ−ルに減少させることができ、図１
（ｃ）の８に示すように、シリコン基板や、隣接する配
線にダメ−ジを与えないようにすることができた。

【００１７】以上のように本実施例では、表面保護膜を
エッチングして、ボンディングの為のコンタクト用の開
口部４０を形成する工程で、表面保護膜３０のエッチン
グ量よりも多くエッチングする事により、同時に冗長回
路用のフュ−ズ４上に形成された絶縁膜２０の膜厚を充
分に薄くして、低い出力のレ−ザ照射による、冗長回路
のフュ−ズ４の切断を行なうことが出きるので、レ−ザ
照射が半導体装置基板５等に与えるダメ−ジを抑制でき
る。

【００１８】なお、実施例において、フュ−ズは、最下
層のポリシリコン配線のレベルで形成としたが、ＤＲＡ
Ｍでは、例えば、図２の１０に示されるように、ポリサ
イドビッドライン配線で形成したフュ−ズであっても、
本発明が有効であることは言うまでもない。

【００１９】また、アルミ電極のボンディング用の開口
部を形成する工程と別工程で、フュ−ズ上に窓をあける
という工程も可能であり、フュ−ズ上の絶縁膜をより多
くエッチングして薄くすることができるという利点があ
る。しかし、工数の面では、上記実施例の方が有利にな
る。

【００２０】

【発明の効果】以上のように本発明は、冗長回路用のフ
ュ−ズ上に形成された絶縁膜の膜厚を充分に薄くして、
低い出力のレ−ザ−照射による、冗長回路のフュ−ズの
切断を行なうことが出きるので、レ−ザ−照射が半導体
装置基板等に与えるダメ−ジを防止するためにその効果
を発揮するものである。

【図面の簡単な説明】

【図１】本発明の冗長回路のフュ−ズ部分の切断工程断
面図

【図２】ポリサイドビッドライン配線で形成したフュ−
ズ部分の断面図

【図３】半導体装置のフュ−ズ部分の平面図

【図４】従来例の表面保護膜のエッチング後のフュ−ズ
部分の断面図

【図５】従来例のレ−ザ照射後のフュ−ズ部分断面図

【符号の説明】

１ ポリシリコン配線 ２ １層目アルミ配線 ３ ポリシリコン配線と１層目アルミ配線のコンタクト ４ フュ−ズ ５ シリコン基板 ８ フュ−ズの切断後（本発明） ９ アルミ電極 １０ ポリサイドビット線 ２０ 絶縁膜 ３０ 表面保護膜 ４０ アルミ電極の開口部 ４２ フュ−ズ上窓

Claims (3)

【特許請求の範囲】
1. 【請求項１】半導体装置の冗長回路用のフュ−ズ上の絶
   縁膜の少なくとも一部分に、開口部を有することを特徴
   とする半導体装置。
2. 【請求項２】半導体装置の冗長回路用のフュ−ズ上の絶
   縁膜の少なくとも一部に開口部を形成する工程と、前記
   フュ−ズ上に低い出力のレ−ザを照射して、フュ−ズを
   切断する工程とを含む半導体装置の製造方法。
3. 【請求項３】請求項２記載の開口部の形成を、アルミ電
   極上へのボンディングの為の開口部の形成と同時に行な
   うことを特徴とする半導体装置の製造方法。