JPH08288394A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08288394A
JPH08288394A JP9046495A JP9046495A JPH08288394A JP H08288394 A JPH08288394 A JP H08288394A JP 9046495 A JP9046495 A JP 9046495A JP 9046495 A JP9046495 A JP 9046495A JP H08288394 A JPH08288394 A JP H08288394A
Authority
JP
Japan
Prior art keywords
insulating film
fuse
interlayer insulating
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9046495A
Other languages
English (en)
Inventor
Minako Onoue
美名子 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP9046495A priority Critical patent/JPH08288394A/ja
Publication of JPH08288394A publication Critical patent/JPH08288394A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ヒューズ部上の残膜厚のばらつきを低減する
ことができ、歩留まりの向上と工程の時間短縮を図るこ
とができる半導体装置の製造方法を提供する。 【構成】 層間絶縁膜2の上にヒューズ素子9を形成
し、ヒューズ素子9の上に層間絶縁膜4を形成し、層間
絶縁膜4の上に配線層5を形成するとともに、ヒューズ
素子9の直上の層間絶縁膜4の上に配線層5と同一素材
からなるヒューズカバー10を形成し、配線層5および
ヒューズカバー10の上に層間絶縁膜6を形成し、層間
絶縁膜6にコンタクト窓14を開口してヒューズカバー
10を露出し、露出したヒューズカバー10および層間
絶縁膜6の上に配線層7を形成し、配線層7をエッチン
グして層間絶縁膜6の所望の領域に配線パターンを形成
すると同時に、コンタクト窓14中に形成された配線層
7とそれに密着するヒューズカバー10を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ダイナミックランダ
ムアクセスメモリ(DRAM)等のヒューズ素子を有す
る半導体装置の製造方法に関するものである。
【0002】
【従来の技術】従来、DRAM等においては、歩留まり
の向上を図るため、ポリシリコン等で形成されたヒュー
ズ素子を用いた冗長回路が採用されている。冗長回路が
採用されたDRAMのヒューズ素子の周辺部分の平面図
を図2に示す。図2において、9はポリシリコン・ヒュ
ーズ素子、9aは一方の電極部、9bは他方の電極部、
9cはヒューズ部、11はヒューズ開口部である。電極
部9a,9bは、コンタクト12a,12bおよび配線
13a,13bを介して内部回路に接続されている。
【0003】つぎに、図2に示したヒューズ素子のA−
A’断面図を図3に示す。一般的にDRAMにおいては
高集積化を図るため多層配線構造が採られており、この
従来例のDRAMにおいては半導体基板1上にボロンリ
ン酸化珪素膜による第1の層間絶縁膜2、同じくボロン
リン酸化珪素膜による第2の層間絶縁膜4、プラズマ酸
化珪素膜による第3の層間絶縁膜6、およびシリコン窒
化膜からなる表面保護膜8が順次形成され、この第1の
層間絶縁膜2と第2の層間絶縁膜4との間にポリシリコ
ン配線層3を配し、第2の層間絶縁膜4と第3の層間絶
縁膜6との間に第1のアルミニウム配線層5を配し、第
3の層間絶縁膜6と表面保護膜8の間に第2のアルミニ
ウム配線層7を配するようになされている。
【0004】上記のような構成のDRAMにおいて第1
の層間絶縁膜2が形成された後、ポリシリコン配線層3
の形成と同時にポリシコン・ヒューズ素子9が形成され
ており、その上に第2の層間絶縁膜4、第3の層間絶縁
膜6、表面保護膜8が積層される。その後ポリシリコン
・ヒューズ素子9のヒューズ部9c上にある、表面保護
膜8、第3の層間絶縁膜6、第2の層間絶縁膜4の一部
をエッチングして、ポリシリコン・ヒューズ素子9のヒ
ューズ部9c上に第2の層間絶縁膜4の残膜を残すよう
にポリシリコン・ヒューズ素子9のヒューズ開口部11
を形成する。このため、この従来例のDRAMにおいて
は、図2に示すように、ポリシリコン・ヒューズ素子9
のヒューズ部上は第2の層間絶縁膜4の一部で被覆され
ている。
【0005】冗長回路では、不良メモリセルが生じた場
合、上述した第2の層間絶縁膜4の残膜上から、対応す
るポリシリコン・ヒューズ素子9のヒューズ部9cをレ
ーザー照射し、切断することによって不良メモリセルを
含む行あるいは列を予備の行あるいは列に切り換えるこ
とで不良を救済している。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
多層配線構造を有するDRAMにおいては、ヒューズを
レーザーで切断する際、レーザーのエネルギーがヒュー
ズ部9cに有効に届くように表面保護膜8から第2の層
間絶縁膜4の残膜までの層間絶縁膜を除去しているが、
エッチング膜厚が厚いため、ヒューズ部9c上の第2の
層間絶縁膜4の残膜厚にばらつきが発生する。その残膜
厚のばらつきによって、膜厚が厚すぎる場合はレーザー
のエネルギーがヒューズ部9cまで到達せずにヒューズ
が完全に切断できないということが生じたり、残膜厚が
薄すぎる場合はヒューズ部9c下の半導体基板1にまで
レーザーのダメージが及ぶ危険性があるという問題点を
有していた。
【0007】この発明の目的は、ヒューズ部上の残膜厚
のばらつきを低減することができ、歩留まりの向上と工
程の時間短縮を図ることができる半導体装置の製造方法
を提供することである。
【0008】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、第1の層間絶縁膜の上にヒューズ素子を形
成する工程と、ヒューズ素子の上に第2の層間絶縁膜を
形成する工程と、第2の層間絶縁膜の上に第1の配線層
を形成するとともに、ヒューズ素子の直上の第2の層間
絶縁膜の上に第1の配線層と同一素材からなるヒューズ
カバーを形成する工程と、第1の配線層およびヒューズ
カバーの上に第3の層間絶縁膜を形成する工程と、第3
の層間絶縁膜にコンタクト窓を開口してヒューズカバー
を露出する工程と、露出したヒューズカバーおよび第3
の層間絶縁膜の上に第2の配線層を形成する工程と、第
2の配線層をエッチングして第3の層間絶縁膜の所望の
領域に配線パターンを形成すると同時に、コンタクト窓
中に形成された第2の配線層とそれに密着するヒューズ
カバーを除去する工程とを含む。
【0009】
【作用】この発明によれば、ヒューズ素子の直上の第2
の層間絶縁膜の上に第1の配線層と同一素材からなるヒ
ューズカバーを形成するので、ヒューズ素子の直上には
第3の層間絶縁膜が形成されず、ヒューズ素子上に形成
された層間絶縁膜は第2の層間絶縁膜の一層のみとな
り、ヒューズ素子のヒューズ部上にヒューズ開口部を開
ける際、除去すべき層間絶縁膜の層膜厚が薄くなってい
るのでヒューズ部上に残存する層間絶縁膜の膜厚のばら
つきを低減でき、安定してヒューズを切断することがで
きる。しかも、第2の層間絶縁膜の上のヒューズカバー
は第1の配線層と同一素材であり、第2の層間絶縁膜を
エッチングせずにヒューズカバーのみを第2の配線層の
エッチングの際にエッチング除去することが可能で、残
存する層間絶縁膜の膜厚に影響を与えることはなく、し
かもヒューズカバーを形成しその後それを除去するのに
工程数が増加することはない。
【0010】
【実施例】以下この発明の一実施例の半導体装置の製造
方法について、図面を参照して説明する。図1はこの発
明の一実施例における半導体装置の製造工程断面図を示
すものである。図1において、図3に対応する部分には
同一符号を付し、その詳細説明は省略する。
【0011】図1(a)に示すように、半導体基板1上
に第1の層間絶縁膜2が形成されている上に、ポリシリ
コン配線層3とポリシコン・ヒューズ素子9を形成した
後、第2の層間絶縁膜4によって被覆する。第2の層間
絶縁膜4上に第1のアルミニウム配線層5を形成すると
ともに、ポリシコン・ヒューズ素子9の直上に図2で示
すヒューズ部9cと表面積が同等あるいはそれより大き
いアルミニウムからなるヒューズカバー10を形成す
る。
【0012】図1(b)に示すとおり、第1のアルミニ
ウム配線層5とヒューズカバー10を第3の層間絶縁膜
6で被覆した後、第3の層間絶縁膜6にコンタクト窓1
4を開口し、ヒューズカバー10を露出する。図1
(c)に示すとおり、露出したヒューズカバー10上お
よび第3の層間絶縁膜6上に第2のアルミニウム配線層
7を形成する。
【0013】つぎに図1(d)に示すとおり、第2のア
ルミニウム配線層7をエッチングし、第3の層間絶縁膜
6の所望の領域にこれを残存させると同時に、コンタク
ト窓14中に形成された第2のアルミニウム配線層7と
それに密着するヒューズカバー10を除去する。その後
図1(e)に示すとおり、第2のアルミニウム配線層7
を表面保護膜8で覆い、図1(f)のように、ポリシコ
ン・ヒューズ素子9に向けて表面保護膜8と第2の層間
絶縁膜4の一部を除去してヒューズ開口部11を設け
る。
【0014】このように構成されたこの実施例において
は、ポリシリコン・ヒューズ素子9のヒューズ部9c上
には第2の層間絶縁膜4の一部と表面保護膜8とが重畳
されているだけであり、従来例のような第3の層間絶縁
膜6は重畳されていないから、その膜厚は図3の従来例
に比して、第3の層間絶縁膜6が無い分だけ薄い。その
ため、ポリシリコン・ヒューズ素子9のヒューズ部9c
上の第2の層間絶縁膜4の残膜調整が容易になる。
【0015】その結果、ポリシリコン・ヒューズ素子9
のヒューズ部9c上の膜厚が厚すぎるためレーザーがポ
リシリコン・ヒューズ素子9のヒューズ部9cの上まで
到達せずにヒューズ部が完全に切断できないということ
が生じたり、ポリシリコン・ヒューズ素子9上の膜厚が
薄すぎるため、ヒューズ開口部11を形成する時にポリ
シリコン・ヒューズ素子9のヒューズ部9cまでエッチ
ングされてしまうというような危険性も無くなるため、
歩留まりの向上を図ることができることになる。
【0016】しかも、第2の層間絶縁膜4の上のヒュー
ズカバー10は第1の配線層5と同一素材であり、第2
の層間絶縁膜4をエッチングせずにヒューズカバー10
のみを第2の配線層7のエッチングの際にエッチング除
去することが可能で、残存する層間絶縁膜である第2の
層間絶縁膜4の膜厚に影響を与えることはなく、しかも
ヒューズカバー10を形成しその後それを除去するのに
工程数が増加することはない。
【0017】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、ヒューズ素子上に形成された層間絶縁膜は一層のみ
であるため、ヒューズ素子のヒューズ部上にヒューズ開
口部を開ける際、除去すべき層間絶縁膜の層膜厚が薄く
なっているので、短時間にヒューズ開口部を形成するこ
とができ、しかもヒューズ部上に残存する層間絶縁膜の
膜厚のばらつきを低減でき、安定してヒューズを切断す
ることができる。その結果、歩留まりの向上とヒューズ
開口の形成工程の時間短縮を図ることができる。
【0018】しかも、第2の層間絶縁膜の上のヒューズ
カバーは第1の配線層と同一素材であり、第2の層間絶
縁膜をエッチングせずにヒューズカバーのみを第2の配
線層のエッチングの際にエッチング除去することが可能
で、残存する層間絶縁膜の膜厚に影響を与えることはな
く、しかもヒューズカバーを形成しその後それを除去す
るのに工程数が増加することはない。
【図面の簡単な説明】
【図1】この発明の一実施例における半導体装置の製造
工程を示す断面図である。
【図2】従来の半導体装置の平面図である。
【図3】従来の半導体装置の断面図である。
【符号の説明】
1 半導体基板 2 第1の層間絶縁膜 3 ポリシリコン配線層 4 第2の層間絶縁膜 5 第1のアルミニウム配線層 6 第3の層間絶縁膜 7 第2のアルミニウム配線層 8 表面保護膜 9a ポリシリコン・ヒューズ素子 9b 電極部 9c 電極部 10 ヒューズカバー 11 ヒューズ開口部 12a コンタクト 12b コンタクト 13a 配線 13b 配線 14 コンタクト窓

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の層間絶縁膜の上にヒューズ素子を
    形成する工程と、 前記ヒューズ素子の上に第2の層間絶縁膜を形成する工
    程と、 前記第2の層間絶縁膜の上に第1の配線層を形成すると
    ともに、前記ヒューズ素子の直上の前記第2の層間絶縁
    膜の上に前記第1の配線層と同一素材からなるヒューズ
    カバーを形成する工程と、 前記第1の配線層および前記ヒューズカバーの上に第3
    の層間絶縁膜を形成する工程と、 前記第3の層間絶縁膜にコンタクト窓を開口して前記ヒ
    ューズカバーを露出する工程と、 前記露出したヒューズカバーおよび前記第3の層間絶縁
    膜の上に第2の配線層を形成する工程と、 前記第2の配線層をエッチングして前記第3の層間絶縁
    膜の所望の領域に配線パターンを形成すると同時に、前
    記コンタクト窓中に形成された第2の配線層とそれに密
    着する前記ヒューズカバーを除去する工程とを含む半導
    体装置の製造方法。
  2. 【請求項2】 ヒューズ素子がポリシリコンからなり、
    第1および第2の配線層が金属からなる請求項1記載の
    半導体装置の製造方法。
JP9046495A 1995-04-17 1995-04-17 半導体装置の製造方法 Pending JPH08288394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9046495A JPH08288394A (ja) 1995-04-17 1995-04-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9046495A JPH08288394A (ja) 1995-04-17 1995-04-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08288394A true JPH08288394A (ja) 1996-11-01

Family

ID=13999334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9046495A Pending JPH08288394A (ja) 1995-04-17 1995-04-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08288394A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695591B1 (ko) * 1998-11-05 2007-03-14 지멘스 악티엔게젤샤프트 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695591B1 (ko) * 1998-11-05 2007-03-14 지멘스 악티엔게젤샤프트 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃

Similar Documents

Publication Publication Date Title
JP2000082746A (ja) 半導体集積回路装置の製造方法
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
JPH09153552A (ja) 半導体装置およびその製造方法
JP3402029B2 (ja) 半導体装置の製造方法
US7682957B2 (en) Method of forming pad and fuse in semiconductor device
JPH09139431A (ja) 半導体装置とその製造方法
KR100567020B1 (ko) 복합 반도체 메모리장치의 패드 및 퓨즈 개방 방법
JPH08288394A (ja) 半導体装置の製造方法
JPH11340434A (ja) 半導体装置及びその製造方法
US6518158B1 (en) Method of manufacturing a semiconductor device including a fuse
JPH09172087A (ja) 半導体装置
KR100399062B1 (ko) 반도체소자의 퓨즈구조 및 그 제조방법
JPH0352254A (ja) Mos型半導体装置およびその製造方法
US6458709B2 (en) Method for fabricating a repair fuse box for a semiconductor device
JP2000332114A (ja) 半導体集積回路装置の製造方法
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JPH0350756A (ja) 半導体集積回路の製造方法
JPH1131748A (ja) 半導体装置およびその製造方法
JPH058579B2 (ja)
KR100305074B1 (ko) 반도체 소자의 리페어용 퓨즈박스 형성방법
JPH05166935A (ja) 半導体装置およびその製造方法
JPH01298738A (ja) 半導体装置の製造方法
JPH07273205A (ja) 冗長ヒューズおよびその製造方法
JPH11145291A (ja) 半導体装置及びその製造方法
KR20010038436A (ko) 비트 라인 퓨즈 오픈 방법