JPH0350756A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0350756A JPH0350756A JP1186721A JP18672189A JPH0350756A JP H0350756 A JPH0350756 A JP H0350756A JP 1186721 A JP1186721 A JP 1186721A JP 18672189 A JP18672189 A JP 18672189A JP H0350756 A JPH0350756 A JP H0350756A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- fuse
- barrier metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010936 titanium Substances 0.000 abstract description 8
- 229910052719 titanium Inorganic materials 0.000 abstract description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 5
- 230000008018 melting Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は冗長回路を有する半導体集積回路の製造方法に
関する。
関する。
近年ますます半導体集積回路の微細化、高集積化が進み
歩留りに与える欠陥密度の影響が無視できなくなってき
ている。
歩留りに与える欠陥密度の影響が無視できなくなってき
ている。
そのためLM−DRAMなどで、メモリセルの行列にス
ペアの行や列を準備して置き替える冗長回路が搭載され
ている。
ペアの行や列を準備して置き替える冗長回路が搭載され
ている。
スペアの行や列の置き替えは、ポリシリコン膜などで形
成したヒユーズをレーザーで切断する方法が一最的であ
る。
成したヒユーズをレーザーで切断する方法が一最的であ
る。
従来技術における冗長回路用ヒユーズの製造方法につい
て、第3図(a)〜(0)を参照して説明する。
て、第3図(a)〜(0)を参照して説明する。
はじめに第3図(a>に示すように、半導体基板1の表
面に素子領域2を形成し、全面に第1の絶縁膜3を堆積
してから、第1の開口窓を形成して素子領域2の一部を
露出させる。
面に素子領域2を形成し、全面に第1の絶縁膜3を堆積
してから、第1の開口窓を形成して素子領域2の一部を
露出させる。
つぎに第3図(b)に示すように、選択的にポリシリコ
ン膜を堆積してから全面に第゛2の絶縁膜6を堆積し、
選択的に第2の開口窓を設け、ポリシリコン電極4とポ
リシリコンヒユーズ5の両端部の表面を露出させる。
ン膜を堆積してから全面に第゛2の絶縁膜6を堆積し、
選択的に第2の開口窓を設け、ポリシリコン電極4とポ
リシリコンヒユーズ5の両端部の表面を露出させる。
さらに白金などの金属を被着させてから、約500℃で
熱処理して第2の開口窓のポリシリコン表面に白金シリ
サイド層7を形成する。
熱処理して第2の開口窓のポリシリコン表面に白金シリ
サイド層7を形成する。
そのあと第3図(c)に示すように、第2の開口窓を覆
うようにチタンなどの高融点金属を選択的に形成して、
バリア金属膜8とする。
うようにチタンなどの高融点金属を選択的に形成して、
バリア金属膜8とする。
つぎにアルミニウムからなる電極または配線9を形成し
てから全面に第3の絶縁膜10を形成する。
てから全面に第3の絶縁膜10を形成する。
最後に第3の絶縁膜10に第3の開口窓を設けて完成す
る。
る。
従来の半導体集積回路では、第3図(c)に示すように
、ポリシリコンヒユーズ5の直上には第2の絶縁膜6と
第3の絶縁膜10とが堆積されている。
、ポリシリコンヒユーズ5の直上には第2の絶縁膜6と
第3の絶縁膜10とが堆積されている。
第2の絶縁膜の膜厚は1.0μm、第3の絶縁膜の膜圧
は1.5μmあるので、ポリシリコンヒユーズ直上には
合せて2.5μmの絶縁膜が堆積されていることになる
。
は1.5μmあるので、ポリシリコンヒユーズ直上には
合せて2.5μmの絶縁膜が堆積されていることになる
。
冗長回路を使用するときはレーザービームにより、選択
的に第3の絶縁膜10、第2の絶縁膜6およびポリシリ
コンヒユーズ5を溶断して冗長回路を動作させる。
的に第3の絶縁膜10、第2の絶縁膜6およびポリシリ
コンヒユーズ5を溶断して冗長回路を動作させる。
このときポリシリコンヒユーズ直上の絶縁膜の膜厚が厚
いため、溶断てきないで冗長回路が動作しないことが多
く、半導体集積回路の歩留り低下の原因となっていた。
いため、溶断てきないで冗長回路が動作しないことが多
く、半導体集積回路の歩留り低下の原因となっていた。
その対策として第4図に示すように、ポリシリコンヒユ
ーズ直上の絶縁膜の一部を除去して薄くする方法がある
。
ーズ直上の絶縁膜の一部を除去して薄くする方法がある
。
こうすればレーザービームで正確に溶断てきるようにな
るが、ポリシリコンヒユーズ直上の絶縁膜のエツチング
の制御が困難で、ポリシリコンヒユーズ表面が露出して
破損することがあった。
るが、ポリシリコンヒユーズ直上の絶縁膜のエツチング
の制御が困難で、ポリシリコンヒユーズ表面が露出して
破損することがあった。
いずれにしても冗長回路が半導体集積回路の歩留り低下
の大きな原因となっていた。
の大きな原因となっていた。
本発明の半導体集積回路の製造方法は、半導体基板表面
に第1の絶縁膜を形成したのち、冗長回路のヒユーズと
して半導体または金属からなる導電体膜を選択的に形成
する工程、前記ヒユーズを含む前記半導体基板全面に第
2の絶縁膜を形成してから選択的に第1の開口窓を設け
、前記ヒユーズの一部を露出させる工程、前記開口窓お
よびその近傍を被覆するバリア金属膜を形成する工程、
半導体基板全面を覆う第3の絶縁膜を設けてから選択的
に第2の開口窓を設ける工程を有する半導体集積回路の
製造方法において、 前記バリア金属がヒユーズの両端の開口窓を覆う第1の
パターンとヒユーズ切断個所直上の第2の絶縁膜上を選
択的に覆う第2のパターンとを有していて、第3の絶縁
膜に第2の開口窓を形成する際に、前記第2のパターン
上にも開口窓を形成してバリア金属膜からなる第2のパ
ターンを除去するものである。
に第1の絶縁膜を形成したのち、冗長回路のヒユーズと
して半導体または金属からなる導電体膜を選択的に形成
する工程、前記ヒユーズを含む前記半導体基板全面に第
2の絶縁膜を形成してから選択的に第1の開口窓を設け
、前記ヒユーズの一部を露出させる工程、前記開口窓お
よびその近傍を被覆するバリア金属膜を形成する工程、
半導体基板全面を覆う第3の絶縁膜を設けてから選択的
に第2の開口窓を設ける工程を有する半導体集積回路の
製造方法において、 前記バリア金属がヒユーズの両端の開口窓を覆う第1の
パターンとヒユーズ切断個所直上の第2の絶縁膜上を選
択的に覆う第2のパターンとを有していて、第3の絶縁
膜に第2の開口窓を形成する際に、前記第2のパターン
上にも開口窓を形成してバリア金属膜からなる第2のパ
ターンを除去するものである。
本発明の第1の実施例について、第1図(a)〜(c)
を参照して説明する。
を参照して説明する。
第3図(b)のところまでは、従来の製造方法と同様で
ある。
ある。
そのあと第1図(a>に示すように、第2の絶縁膜6の
第2の開口窓近傍とポリシリコンヒユーズ5の直上の第
2の絶縁膜6の上にバリア金属膜8を形成する。
第2の開口窓近傍とポリシリコンヒユーズ5の直上の第
2の絶縁膜6の上にバリア金属膜8を形成する。
バリア金属膜8はチタンなどの高融点金属を用い、膜厚
は500〜2000μmとした。
は500〜2000μmとした。
つぎにアルミニウムなどの高導電率の金属膜を被着して
、電極または配線9を形成する。
、電極または配線9を形成する。
そのあと第1図(b)に示すように、全面に第3の絶縁
膜10を形成して、アルミニウム配線9の終端部および
ポリシリコンヒユーズ直上に設けたバリア金属上に開口
窓を設ける。
膜10を形成して、アルミニウム配線9の終端部および
ポリシリコンヒユーズ直上に設けたバリア金属上に開口
窓を設ける。
つぎに第1図(c)に示すように、第3の絶縁膜をマス
クとして、過酸化水素水などを用いて、ポリシリコンヒ
ユーズ直上のチタンからなるバリア金属膜8を除去する
。
クとして、過酸化水素水などを用いて、ポリシリコンヒ
ユーズ直上のチタンからなるバリア金属膜8を除去する
。
つぎに本発明の第2の実施例について、第2図(a)〜
(c)を参照して説明する。
(c)を参照して説明する。
第3図(b)のところまでは、従来の製造方法と同様で
ある。
ある。
そのあと第2図(a>に示すように、第2の絶縁膜6の
第2の開口窓とポリシリコンヒユーズ5直上の第2の絶
縁膜上に、バリア金属膜8とアルミニウムからなる電極
または配線を形成する。
第2の開口窓とポリシリコンヒユーズ5直上の第2の絶
縁膜上に、バリア金属膜8とアルミニウムからなる電極
または配線を形成する。
そのあと第2図(b)に示すように、第3の絶縁膜10
を堆積し、配線コンタクトおよびポリシリコンヒユーズ
直上に開口窓を設けてから、全面にアルミニウムなどの
高導電率の金属膜を被着して、選択エツチングすること
により、第2のアルミニウム配線11を形成する。
を堆積し、配線コンタクトおよびポリシリコンヒユーズ
直上に開口窓を設けてから、全面にアルミニウムなどの
高導電率の金属膜を被着して、選択エツチングすること
により、第2のアルミニウム配線11を形成する。
このときポリシリコンヒユーズ5直上のアルミニウム膜
9も同時に除去でき、チタンからなるバリア金属ylA
8が露出する。
9も同時に除去でき、チタンからなるバリア金属ylA
8が露出する。
最後に第2図(c)に示すように、表面保護膜12を形
成してから、表面保護膜12をマスクとして過酸化水素
水に浸し、ポリシリコンヒユーズ直上のバリア金属膜8
を除去して完成する。
成してから、表面保護膜12をマスクとして過酸化水素
水に浸し、ポリシリコンヒユーズ直上のバリア金属膜8
を除去して完成する。
(発明の効果〕
本発明においては、ポリシリコンヒユーズ直上の絶縁膜
の上のチタンなどの高融点金属膜をエツチングのストッ
パーとしている。
の上のチタンなどの高融点金属膜をエツチングのストッ
パーとしている。
そのためポリシリコンヒユーズ直上の絶縁膜の膜厚を均
一に保つことができ、レーザービームによるヒユーズ切
断の制御が容易になり、半導体集積回路の歩留りの向上
が可能になった。
一に保つことができ、レーザービームによるヒユーズ切
断の制御が容易になり、半導体集積回路の歩留りの向上
が可能になった。
第1図(a)〜(C)は本発明の第1の実施例の製造方
法を工程順に示す断面図、第2図(a)〜(c)は本発
明の第2の実施例の製造方法を工程順に示す断面図、第
3図(a)〜(c)は従来の製造方法を工程順に説明す
る断面図、第4図は従来の製造方法の他の例を示す断面
図である。 1・・・半導体基板、2・・・素子領域、3・・・第1
の絶縁膜、4・・・ポリシリコン電極、5・・・ポリシ
リコンヒユーズ、6・・・第2の絶縁膜、7・・・白金
シリサイド層、8・・・バリア金属膜、9・・・アルミ
ニウムからなる電極または配線、10・・・第3の絶縁
膜、11・・・第2のアルミニウム配線、12・・・表
面保護膜。
法を工程順に示す断面図、第2図(a)〜(c)は本発
明の第2の実施例の製造方法を工程順に示す断面図、第
3図(a)〜(c)は従来の製造方法を工程順に説明す
る断面図、第4図は従来の製造方法の他の例を示す断面
図である。 1・・・半導体基板、2・・・素子領域、3・・・第1
の絶縁膜、4・・・ポリシリコン電極、5・・・ポリシ
リコンヒユーズ、6・・・第2の絶縁膜、7・・・白金
シリサイド層、8・・・バリア金属膜、9・・・アルミ
ニウムからなる電極または配線、10・・・第3の絶縁
膜、11・・・第2のアルミニウム配線、12・・・表
面保護膜。
Claims (1)
- 半導体基板表面に第1の絶縁膜を形成したのち、冗長回
路のヒューズとして半導体または金属からなる導電体膜
を選択的に形成する工程、前記ヒューズを含む前記半導
体基板全面に第2の絶縁膜を形成してから選択的に第1
の開口窓を設け、前記ヒューズの一部を露出させる工程
、前記開口窓およびその近傍を被覆するバリア金属膜を
形成する工程、半導体基板全面を覆う第3の絶縁膜を設
けてから選択的に第2の開口窓を設ける工程を有する半
導体集積回路の製造方法において、前記バリア金属がヒ
ューズの両端の開口窓を覆う第1のパターンとヒューズ
切断個所直上の第2の絶縁膜上を選択的に覆う第2のパ
ターンとを有していて、第3の絶縁膜に第2の開口窓を
形成する際に、前記第2のパターン上にも開口窓を形成
してバリア金属膜からなる第2のパターンを除去するこ
とを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1186721A JPH0350756A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1186721A JPH0350756A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0350756A true JPH0350756A (ja) | 1991-03-05 |
Family
ID=16193475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1186721A Pending JPH0350756A (ja) | 1989-07-18 | 1989-07-18 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0350756A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581867A1 (en) * | 1991-04-23 | 1994-02-09 | Harris Corporation | Method of laser trimming and resulting ic |
WO1999019905A1 (fr) * | 1997-10-13 | 1999-04-22 | Fujitsu Limited | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication |
JP2011086863A (ja) * | 2009-10-19 | 2011-04-28 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084838A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置の製造方法 |
-
1989
- 1989-07-18 JP JP1186721A patent/JPH0350756A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084838A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581867A1 (en) * | 1991-04-23 | 1994-02-09 | Harris Corporation | Method of laser trimming and resulting ic |
EP0581867A4 (ja) * | 1991-04-23 | 1994-03-09 | Harris Corporation | |
WO1999019905A1 (fr) * | 1997-10-13 | 1999-04-22 | Fujitsu Limited | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication |
US6399472B1 (en) | 1997-10-13 | 2002-06-04 | Fujitsu Limited | Semiconductor device having a fuse and a fabrication method thereof |
US6617664B2 (en) | 1997-10-13 | 2003-09-09 | Fujitsu Limited | Semiconductor device having a fuse and a fabrication process thereof |
JP2011086863A (ja) * | 2009-10-19 | 2011-04-28 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4740485A (en) | Method for forming a fuse | |
JPS58161361A (ja) | 半導体装置の製造方法 | |
US4748491A (en) | Redundant circuit of semiconductor device and method of producing same | |
JPH04267366A (ja) | 薄膜抵抗器 | |
JPH07307387A (ja) | 半導体装置 | |
JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
JPH0350756A (ja) | 半導体集積回路の製造方法 | |
JPH118305A (ja) | 半導体装置およびその製造方法 | |
JPH09507968A (ja) | 低いキャパシタンスおよび高い信頼性のためのスペーサベースのアンチヒューズ構造およびその製造方法 | |
JPH09172087A (ja) | 半導体装置 | |
JPH0969570A (ja) | 半導体装置及びその製造方法 | |
JPH0352254A (ja) | Mos型半導体装置およびその製造方法 | |
JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
JPS58190055A (ja) | 半導体装置及びその製造方法 | |
JPS59148198A (ja) | 半導体装置 | |
JPH0616536B2 (ja) | ヒューズromを有する半導体装置及びヒューズromの導通方法 | |
JPH08288394A (ja) | 半導体装置の製造方法 | |
JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
JP3521061B2 (ja) | 半導体装置の製造方法 | |
JPS63244644A (ja) | 半導体装置 | |
JPS5892251A (ja) | 半導体装置の製造方法 | |
JPH01298738A (ja) | 半導体装置の製造方法 | |
JPH1126589A (ja) | 半導体装置の製造方法 | |
JPS6059742B2 (ja) | 半導体装置およびその製造方法 |