JP2011086863A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011086863A JP2011086863A JP2009240358A JP2009240358A JP2011086863A JP 2011086863 A JP2011086863 A JP 2011086863A JP 2009240358 A JP2009240358 A JP 2009240358A JP 2009240358 A JP2009240358 A JP 2009240358A JP 2011086863 A JP2011086863 A JP 2011086863A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- opening
- fuse element
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】絶縁膜2上にヒューズ素子3を形成しヒューズ素子3上に第1の層間絶縁膜4を形成し、第1の層間絶縁膜4上に第1のメタル配線層5を形成し、第1のメタル配線層5と第1層間絶縁膜4上に第2の層間絶縁膜6を形成し、第2の層間絶縁膜6に第1のメタル配線層5に達するスルーホール10を形成し、同時にヒューズ素子3上の第1の層間絶縁膜4に達する開口部11を形成する。この開口部11の形成でヒューズ素子4の溶断時の衝撃で周辺の第1の層間絶縁膜4にクラックが発生するのが防止されて、信頼性を確保することができる。
【選択図】 図14
Description
図38は、第1の従来例である半導体装置に配置されたヒューズ素子の要部平面図であり、図39は図38のX−X線で切断した要部断面図である。
一方、シリコン酸化膜(層間絶縁膜64)は、レーザー光67のパワーをほどんと吸収せず透過するので、ヒューズ素子63上の層間絶縁膜64はヒューズ素子63を保護するために残存させている。但し、前記のレーザー光67の波長は、例えば、1047nmである。
図40は、第2の従来例における工程毎のヒューズ素子領域の要部断面図である。図示しない半導体基板上に形成された絶縁膜76上に、ヒューズ素子77が形成されており、更に、ヒューズ素子77上には、最下層の第1の層間絶縁膜78(例えば、BPSG膜)、第1のメタル配線層79、第2の層間絶縁膜80(例えば、TEOS膜)が形成されている(図40(a))。
通常、メタル配線層数の増加に伴い、層間絶縁膜の層数も増加するが、この例では、層間絶縁膜が形成される都度、前記、スルーホール形成と同様に、ヒューズ素子77上の層間絶縁膜も開口すること(特許文献1の請求項2に記載されている)で、ヒューズ素子77上に形成される層間絶縁膜の残膜の厚さ(層間絶縁膜78の厚さ)を一定に保持できるため、適正なレーザー光のパワーでクラックを発生させずにヒューズ素子77を溶断できると説明されている。
この例では、第2の従来例において、全面に保護膜84を形成し、その後、ヒューズ素子97上が開口したレジストパターン87を形成する(図41(a))。この時、ヒューズ素子97上の保護膜84を開口するためのレジストパターン87の開口部88は、保護膜84の凹みの開口部89よりも内側に形成されている。
第1に、ヒューズ素子97の保護膜84の開口部84aを層間絶縁膜99の開口部99aよりも内側に形成し開口部99aが深い場合、保護膜84の開口部84aを精度よく形成するためには、層間絶縁膜99の開口部99aを余裕を持って大きくする必要がある。通常、ヒューズ素子97は単独(一つ)で用いられることは少なく、多数の素子で構成されるため、この層間絶縁膜99の開口部99aも多数形成されることになり、チップ面積が増加することになる。
特許請求の範囲の請求項4記載の発明によれば、請求項1記載の発明において、前記最下層から前記最上層の層間絶縁膜が、シリコン酸化膜であるとよい。
特許請求の範囲の請求項6記載の発明によれば、半導体基板上の絶縁膜上に配置されるヒューズ素子と、該ヒューズ素子上と前記絶縁膜上に配置される最下層の層間絶縁膜と、該最下層の層間絶縁膜上に配置される最下層の配線層と、該最下層の配線層上と前記最下層の層間絶縁膜上に配置される最上層の層間絶縁膜と、該最上層の層間絶縁膜に配置され、該最上層の層間絶縁膜の一つ下に配置される下層の配線層に達する最上層の第1開口部と、前記ヒューズ素子上の前記最上層の層間絶縁膜に配置される第2開口部と、前記最上層の層間絶縁膜上に配置され前記第1開口部を介して前記下層の配線層と電気的に接続される最上層の配線層と、該最上層の配線層上と前記最上層の層間絶縁膜上に配置される保護膜とを有し、前記保護膜が前記最上層のメタル配線層に達する開口部と、前記ヒューズ素子上の前記第2開口部に達し該第2開口部に隣接する前記最上層の層間絶縁膜に達する開口部とを有し、前記第2開口部の側壁に前記保護膜の一部で前記最上層の層間絶縁膜上の前記保護膜と分離されたスペーサ状の保護膜を備えた構成の半導体装置とする。
第5に、ヒューズ素子上の保護膜の開口部を層間絶縁膜の開口部よりも大きくする(1μm以上が好ましい)ため、層間絶縁膜の平坦な箇所で保護膜を開口できるため、保護膜の開口は安定した加工が可能となる。
次に、例えば、シリコン酸化膜からなる第1の層間絶縁膜4を全面にわたり形成する(図2)。
次に、この第2の層間絶縁膜6上に第1のメタル配線層5上に開口部8、ヒューズ素子3上に開口部9を有するレジストパターン7を形成する(図5)。
次に、例えば、アルミニウム膜などの金属膜15をスパッタ法などにより全面に形成し、スルーホール10を介し、下層の第1のメタル配線層5との電気的な接続を行う(図8)。この時、金属膜15は下層の第1のメタル配線層5とスルーホール10を介して電気的に接続しても良いし、図示しない箇所でスルーホールを介して第1のメタル配線層5と接続しても良い。
次に、レジストパターン16をマスクとして、例えば、ドライエッチングを行うことにより、金属膜15を加工して第2のメタル配線層17、18を形成する(図10)。この時、ヒューズ素子3上の開口部11における金属膜15は完全にエッチング除去されることが好ましいが、開口部11の底部13の淵20(底部の外縁)に沿ってメタル残渣19が残存することがある。
次に、例えば、シリコン窒化膜からなる保護膜21を全面にわたり形成する(図12)。これにより、前記メタル残渣19は保護膜21で被覆される。
このようにして製造された半導体装置について、発明のポイントを図36を用いて説明する。
ヒューズ素子3上に形成された凹み12の下側の層間絶縁膜4の厚みT1は、ヒューズ素子3周辺の領域で凹み12が形成されない層間絶縁膜4の厚みT2(第1および第2の層間絶縁膜4、6を合わせた層間絶縁膜6aの厚みT2)より薄くなることから、ヒューズ素子の溶断時に発生する熱エネルギーが開口部11を介して優先的に発散し、ヒューズ素子3の周辺領域への熱エネルギーの伝播は抑制される。
スペーサー状の保護膜28の形成に当たって、レジストパターンを用いた場合、層間絶縁膜6の開口部11底面で、段差に起因したレジスト膜厚変動が少なくなる箇所で開口を行う必要があり、かつ開口部11底部のレジストパターンでスペーサー状の保護膜28の位置が決定されるため、寸法精度が要求される。
次に、レジストパターン7をマスクとして、例えば、ドライエッチングを行うことにより、第1のメタル配線層5上にスルーホール10を形成する(図17)。
次に、第2のメタル配線層17となる金属膜15を、例えば、スパッタ法により全面に形成し、スルーホール10を介し、下層の第1のメタル配線層5との電気的な接続を行う(図19)。この時、金属膜15は図示しない箇所のスルーホールを介して、第1のメタル配線層5と接続しても良い。
次に、レジストパターン16をマスクとして、例えば、ドライエッチングを行うことにより、第2のメタル配線層17を形成する(図21)。
次に、第3の層間絶縁膜31を全面に亘り形成する(図23)。
次に、第3の層間絶縁膜31上に開口部33および開口部34を有するレジストパターン32を形成する(図24)。
次に、第3のメタル配線層となる金属膜40を、例えば、スパッタ法により全面に形成し、スルーホール35を介して下層の第2のメタル配線層17との電気的な接続を行う(図27)。
次に、レジストパターン41をマスクとして、例えば、ドライエッチングを行うことにより、金属膜41を加工して第3のメタル配線層42、43(第2のメタル配線層43はパッド電極となる)を形成し、ヒューズ素子3上の金属膜41は除去する(図29)。この時、ヒューズ素子3上の開口部36における金属膜41は完全にエッチング除去されることが好ましいが、凹み37の底部の淵45(外周部)に沿ってメタル残渣44が残存することが多い。また、第3のメタル配線層42は下層の第2のメタル配線層17とスルーホール35を介して電気的に接続する。
次に、主に、シリコン窒化膜からなる保護膜46を全面にわたり形成する(図31)。これにより、前記メタル残渣44は保護膜46で被覆される。
これは3層の場合であるが、さらに層数が増えた場合でも最上層の層間絶縁膜にスルーホールを形成する工程で、同時にヒューズ素子上の最上層の層間絶縁膜に開口部を形成することで、第1実施例と同様の効果が得られる。
つまり、ヒューズ素子21上の層間絶縁膜の凹みが、本発明では、最上層の層間絶縁膜にスルーホールを形成する時にのみ行うため、凹みの段差が小さく、フォトリソグラフィー工程での加工性に与える影響は少ない。
また、ヒューズ素子上の層間絶縁膜に1μm〜2μm程度の凹みを形成することで、ヒューズ素子の溶断による衝撃をこの凹みの箇所から開放できる。凹みから衝撃が開放されることで、ヒューズ素子の周辺の回路構成素子へクラックの伝播を阻止できて、信頼性を向上させることができる。
2 絶縁膜
3 ヒューズ素子
4 第1の層間絶縁膜
5 第1のメタル配線層
6 第2の層間絶縁膜
7 レジストパターン
8、9、11、23、24,25,26 開口部
10 スルーホール
12 凹み
13 底部
14 境界
15 金属膜
16 レジストパターン
17、18 第2のメタル配線層
19 メタル残渣
20 底部の淵
21 保護膜
22 レジストパターン
27 側壁
28 スペーサ状の保護膜
Claims (6)
- 半導体基板上に絶縁膜を介してヒューズ素子を形成する工程と、該ヒューズ素子上と前記絶縁膜上に最下層の層間絶縁膜を形成する工程と、該最下層の層間絶縁膜上に最下層の配線層を形成する工程と、前記最下層の層間絶縁膜上と前記最下層の配線層上に少なくとも次の層間絶縁膜と次の配線層を順次積層して形成する工程と、最上層の層間絶縁膜を挟んで上下に配置される最上層の配線層と一層下の配線層を接続する第1開口部を形成すると同時に、前記ヒューズ素子上の少なくとも最上層の層間絶縁膜に第2開口部を形成する工程と、前記一層下の配線層と前記第1開口部を介して電気的に接続する前記最上層の配線層を形成する工程と、前記最上層の層間絶縁膜上と前記最上層の配線層上と前記第2開口部上に亘って保護膜を被覆する工程と、該保護膜に前記最上層の配線層に達する第3開口部をドライエッチングで形成すると同時に、前記ヒューズ素子上の前記保護膜に前記第2開口部の底部および前記第2開口部に隣接ずる前記最上層の層間絶縁膜に達する前記第2開口部より大きい第4開口部を前記ドライエッチングで形成し、前記第2開口部の側壁に前記保護膜の一部を残存させる工程とを含むことを特徴とする半導体装置の製造方法。
- 前記第4開口部の大きさが、前記第2開口部を形成するためのマスクパターンの開口部の大きさより1μm以上大きいことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ヒューズ素子が、ポリシリコンで形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記最下層から前記最上層の層間絶縁膜が、シリコン酸化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保護膜が、シリコン窒化膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板上の絶縁膜上に配置されるヒューズ素子と、該ヒューズ素子上と前記絶縁膜上に配置される最下層の層間絶縁膜と、該最下層の層間絶縁膜上に配置される最下層の配線層と、該最下層の配線層上と前記最下層の層間絶縁膜上に配置される最上層の層間絶縁膜と、該最上層の層間絶縁膜に配置され、該最上層の層間絶縁膜の一つ下に配置される下層の配線層に達する第1開口部と、前記ヒューズ素子上の前記最上層の層間絶縁膜に配置される第2開口部と、前記最上層の層間絶縁膜上に配置され前記第1開口部を介して前記下層の配線層と電気的に接続される最上層の配線層と、該最上層の配線層上と前記最上層の層間絶縁膜上に配置される保護膜とを有し、
前記保護膜が前記最上層のメタル配線層に達する開口部と、前記ヒューズ素子上の前記第2開口部に達し該第2開口部に隣接する前記最上層の層間絶縁膜に達する開口部とを有し、前記第2開口部の側壁に前記保護膜の一部で前記最上層の層間絶縁膜上の前記保護膜と分離されたスペーサ状の保護膜を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240358A JP5493684B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240358A JP5493684B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086863A true JP2011086863A (ja) | 2011-04-28 |
JP5493684B2 JP5493684B2 (ja) | 2014-05-14 |
Family
ID=44079583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009240358A Expired - Fee Related JP5493684B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493684B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350756A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 半導体集積回路の製造方法 |
JPH07130845A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
-
2009
- 2009-10-19 JP JP2009240358A patent/JP5493684B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350756A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 半導体集積回路の製造方法 |
JPH07130845A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5493684B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505428B (zh) | 晶片封裝體及其形成方法 | |
JP5175066B2 (ja) | 半導体装置 | |
JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
JP5968711B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5893287B2 (ja) | 半導体装置および基板 | |
JP2009123734A (ja) | 半導体装置及びその製造方法 | |
TW201306188A (zh) | 晶片封裝體及其製造方法 | |
JP5326282B2 (ja) | 半導体装置とその製造方法、及び露光用マスク | |
JP6688490B2 (ja) | 電子デバイス及びその製造方法 | |
JP5493684B2 (ja) | 半導体装置およびその製造方法 | |
JP2009218504A (ja) | 半導体装置 | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
TWI549243B (zh) | 半導體結構及其製造方法 | |
JP2011091130A (ja) | 半導体装置 | |
KR100722774B1 (ko) | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 | |
JP6435562B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008205292A (ja) | 半導体装置及びその製造方法 | |
JP2008066440A (ja) | 半導体装置およびその製造方法 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 | |
KR100714478B1 (ko) | 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법 | |
JP2009111073A (ja) | 半導体装置 | |
JP2005223172A (ja) | 半導体装置及びその製造方法 | |
JP6524730B2 (ja) | 半導体装置 | |
JP2015159146A (ja) | キャパシタ及び半導体装置、並びにキャパシタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5493684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |