JP2011091130A - 半導体装置 - Google Patents

Abstract

【課題】半導体チップがモールド樹脂で封止された構成において、フィラーアタックによる素子や回路の特性の変動を防止することが可能な半導体装置を提供する。
【解決手段】トランジスタＴｒなどの素子が形成された半導体基板１１の一主面上に配線層が設けられ当該配線層を有機保護膜で２７覆ってなる半導体チップ５と、フィラーを含有すると共に半導体チップ５を封止するモールド樹脂とを備えている。有機保護膜２７の下層には、素子のうち半導体基板１１を含む半導体材料を用いて構成されたトランジスタＴｒなどの素子上を覆う形状で無機保護パターン２１が設けられている。
【選択図】図２

Description

本発明は半導体装置に関し、特には半導体チップがモールド樹脂で封止された半導体装置に関する。

近年、素子構造の微細化と高集積化に伴い、半導体チップにおける配線構造は、配線層数の増大と共に配線層間に設けた層間絶縁膜の薄膜化が進展している。このような半導体チップをモールド樹脂で封止してなる半導体装置では、熱工程においてモールド樹脂中のフィラーが半導体チップを押し圧する、いわゆるフィラーアタックにより、層間絶縁膜にクラックやダメージが発生し易くなっている。そこで、ポリイミドのような非吸水性樹脂からなる有機保護膜で半導体チップ上を覆うことにより、フィラーアタックの衝撃を吸収する構成としている。

しかしながら、層間絶縁膜がさらに薄膜化した場合、以上のような構成においては、有機保護膜の膨張収縮に起因して層間絶縁膜のクラックや内部剥離が発生し易くなる。これを防止するために、膨張収縮応力が集中する半導体チップの四隅に対応する有機保護膜部分にスリットを設ける構成が提案されている（下記特許文献１参照）。

またフィラーアッタックの衝撃を吸収するための他の構成として、コスト高となるポリイミドの有機保護膜に換えて、配線構造を覆う最上層の絶縁膜上に、格子状あるいは多数の溝を有する絶縁性の自己破壊機能性の構造体を設ける構成が提案されている。このような構成によれば、構造体が自己破壊することによってフィラーアタックによる衝撃を吸収し、下層への影響が防止されるとしている（下記特許文献２参照）。

特願２００５−１２０４４６号公報 特開平１１−６７７５５号公報

ところで、上述したフィラーアタックは、層間絶縁膜のクラックや内部剥がれだけではなく、半導体材料を用いて構成された素子や回路の特性変動を招く要因ともなる。ところが、有機保護膜の四隅にスリットを設けた構成では、有機保護膜の膨張収縮に起因する層間絶縁膜のクラックや内部剥離は防止できるものの、フィラーアタックの影響を防止する効果を高めるためには有機保護膜を厚膜化する必要がある。これは、製造コストの上昇を招くと共に、有機保護膜の膨張収縮による応力を強める要因ともなる。

また、最上層の絶縁膜上に自己破壊機能性の構造体を設けた構成では、フィラーアタックによる衝撃が、かえって不均一な応力分布として下層の半導体材料に加わる。このため、層間絶縁膜のクラック発生や内部剥がれに至らないまでも、素子や回路の特性変動を防止することはできない。

そこで本発明は、半導体チップがモールド樹脂で封止された構成において、フィラーアタックによる素子や回路の特性の変動を防止することが可能な半導体装置を提供することを目的とする。

このような目的を達成するための本発明の半導体装置は、フィラーを含有するモールド樹脂によって半導体チップを封止してなる構成である。半導体チップは、素子が形成された半導体基板の一主面上に配線層が設けられ、この配線層を有機保護膜で覆った構成である。このような構成において、特に有機保護膜の下層には、素子のうち半導体基板を含む半導体材料を用いて構成された素子上を覆う形状で無機保護パターンが設けられているところが特徴的である。

このような構成の半導体装置においては、フィラーアタックの衝撃が無機保護パターンによってその周囲に分散される。このため、無機保護パターンで覆われた素子を構成する半導体材料にフィラーアッタックに起因する応力が印加されることはなく、半導体材料の電気特性を安定に保つことができる。

以上の結果、本発明によれば半導体チップがモールド樹脂で封止された半導体装置において、フィラーアタックによる素子や回路の特性の変動を防止することが可能となり、半導体装置の信頼性の向上を図ることができる。

本発明が適用される半導体装置の概略断面図である。 本発明の実施の形態に係る半導体チップの概略平面図および要部断面図である。 本発明の実施の形態に係る無機パターンの平面図である。 本発明の効果を説明するための概略断面図である。 擬似フィラー押し圧直下における半導体基板表面の圧縮応力の測定図である。

以下本発明の実施の形態を図面に基づいて、詳細に説明する。

＜半導体装置の全体構成＞
図１は、本発明の半導体装置の全体構成を示す概略断面図である。この図に示すように、本発明に係る半導体装置１は、リードフレーム３上に搭載された半導体チップ５を、モールド樹脂７で封止した構成である。半導体チップ５は、例えばリードフレーム３におけるダイパッド３ａ上にダイボンディングされ、フィードフレーム３におけるインナーリード３ｂとボンディングワイヤー９で接続されている。

またモールド樹脂７は、例えば酸化シリコンやシリコン等の無機材料からなる硬質のフィラー７ａを含有している。またフィラーアタックの衝撃を弱める観点から、フィラー７ａは球状フィラーであることが好ましい。このような構成の半導体装置1において、本発明では以下に説明するように半導体チップ５の構成が特徴的である。

＜半導体チップの構成＞
図２には、半導体チップ３の構成を説明する概略平面図、概略平面図におけるＡ−Ａ’の要部断面図を示す。

これらの図に示すように、半導体チップ５は、半導体基板１１を備えている。半導体基板１１は、例えば単結晶シリコンで構成されたものであり、その一主面側には、半導体基板１１をチャネル領域およびソース／ドレインとした複数のトランジスタＴｒが設けられている。また半導体基板１１の一主面側には、トランジスタＴｒの他にも、半導体基板１１の不純物領域を用いた抵抗素子、不純物領域−ゲート絶縁膜−ゲート電極の積層構造からなる容量素子、さらにはポリシリコンからなるゲート電極層を用いた抵抗素子等、ここでの図示を省略した素子が設けられている。これらの素子は、半導体基板１１やポリシリコンなどの半導体材料を用いて構成された素子となる。

以上のような半導体基板１１の素子形成面上には、層間絶縁膜１３-1，１３-2，…を介して複数の配線１５-1，１５-2，…が積層された多層配線構造の配線層が設けられている。ここでは一例として、４層構造の配線層が設けられた状態を示している。各層間絶縁膜１３-1，１３-2，…は、例えば酸化シリコンまたは窒化シリコンのような無機絶縁性材料、さらには有機絶縁性材料で構成されており、必要に応じて低誘電率材料で構成されていることとする。配線１５-1，１５-2，…は、金属材料で構成されている。これらの配線１５-1，１５-2，…およびトランジスタＴｒなどの素子は、層間絶縁膜１３-1，１３-2，…に形成された接続孔を介して相互に接続されている。

また最上層の層間絶縁膜１３-4上に設けられた最上層配線１５-4は、その大部分が半導体基板１１の周縁分部において外部配線との接続用の電極パッドとして設けられている。

このような最上層配線１５-4と同一層には、配線１５-4を構成する材料と同一層で構成された無機保護パターン２１が設けられている。無機保護パターン２１は、半導体基板１１に設けられた素子のうち、半導体基板１１を含む半導体材料を用いた素子を用いて構成された回路上を覆う形状で設けられている。無機保護パターン２１を、最上層配線１５-4と同一層に設ける構成とすることで、無機保護パターンン２１を設けることによる層数の増加を防止できる。また最上層配線１５-4は、パターン密度が低いため、無機保護パターンン２１の配置の自由度も高い。

この無機保護パターン２１で覆われる素子としては、半導体材料を動作領域として用いた素子である。このような素子は、例えば半導体基板１１をチャネル領域およびソース／ドレインとした複数のトランジスタＴｒ、半導体基板１１の不純物領域を用いた抵抗素子、さらにはポリシリコンからなるゲート電極層を用いた抵抗素子等である。これらの素子の中でも、差動回路のような精密な動作を要求される回路を構成する素子は、必ず無機保護パターン２１で覆うこととする。

尚、不純物領域−ゲート絶縁膜−ゲート電極の積層構造からなる容量素子は、半導体材料を用いた素子ではあるが、ゲート絶縁膜が電荷保持のための動作領域となるため、無機保護パターン２１で覆われる素子からは外れる。また、容量素子は、金属材料からなる無機保護パターン２１で覆うことで容量特性が変化するため、この容量素子上には無機保護パターン２１を設けず、無機保護パターン２１から容量素子を露出させることが好ましい。

一方、半導体基板１１上において、配線のみで構成された素子は、無機保護パターン２１から露出させることとする。これらの素子の中でも、インダクタのように近接して配置される金属材料の影響を受ける素子は、必ず無機保護パターン２１から露出させ、無機保護パターン２１から離れた位置に配置されることとする。

図３には、無機保護パターン２１の形状の代表的な３例を示す。無機保護パターン２１は、当該無機保護パターン２１で覆うべき保護領域Ｓと同等以上の大きさ及び形状であることとする。また無機保護パターン２１は、図１に示したモールド樹脂７に含有させる球状フィラー７ａよりも十分に大きいこととする。

例えば図３（１）に示すように、無機保護パターン２１-1は、保護領域Ｓよりも十分に大きい島状のパターンであって良い。

また図３（２）に示すように、無機保護パターン２１-2は、保護領域Ｓよりも十分に大きい島状のパターンに、複数の孔部２１ａを設けた構成であっても良い。各孔部２１ａの最小開口幅ｄ１は、図１に示したモールド樹脂７に含有させる球状フィラー７ａの最小粒径よりも小さいこととする。また孔部２１ａの配置密度は、無機保護パターン２１-2の機械的強度が保たれる範囲であれば良く、孔部２１ａを高密度に配置することで無機保護パターン２１-2の下層の検査が容易になる。

さらに図３（３）に示すように、無機保護パターン２１-3は、保護領域Ｓよりも十分に大きい島状のパターンに複数のスリット２１ｂを設けた構成で合っても良い。このスリット２１ｂにより、保護領域Ｓよりも十分に大きい島状のパターンが複数のラインパターン２１ｃに分割されても良いし、またラインパターン２１ｃ同士が部分的に連結されていても良い。各スリット２１ｂの開口幅ｄ２は、図１に示したモールド樹脂７に含有させる球状フィラー７ａの最小粒径よりも小さいこととする。またスリット２１ｂの配置密度は、無機保護パターン２１-3の機械的強度が保たれる範囲であれば良く、スリット２１ｂを高密度に配置することで無機保護パターン２１-3の下層の検査が容易になる。

再び図２に戻り、最上層配線１５-4および無機保護パターン２１と同一層には、これらと同一層で構成された島状パターン群２３が設けられていても良い。この島状パターン群２３は、上層に設けられる有機保護膜表面の平坦化を補助するためのパターン群であり、最上層配線１５-4および無機保護パターン２１の間の大きな隙間に配置される。この島状パターン群２３は、平坦化のための化学的機械研磨においての表面平坦性が確保される大きさおよび密度で配置された島状パターンによって構成されることとする。

以上のような最上層配線１５-4および無機保護パターン２１、さらには島状パターン群２３を覆う状態で、無機絶縁材料からなる保護膜２５を介して有機絶縁材料からなる有機保護膜２７が設けられている。この有機保護膜２７は、例えばポリイミドのような非吸水性樹脂で構成されていることが好ましい。この有機保護膜２７は、例えば化学的機械研磨法（chemical mechanical polishing：ＣＭＰ）によって表面平坦化されていることとする。

以上説明した構成の半導体装置１によれば、フィラー７ａが有機保護膜２７に押し圧された場合、フィラーアタックの衝撃を無機保護パターン２１の下方に平均的に分散させることができる。すなわち図４に示すように、半導体装置（１）の置かれた温度環境や封止工程においては、フィラー７ａを含有するモールド樹脂（７）が収縮する。これにより無機材料からなる硬質のフィラー７ａが半導体チップ５の表面に接近し、有機保護膜２７に対して応力を印加する。この際、フィラー７ａによる応力印加部に、無機保護パターン２１-1が配置されていれば、この応力（すなわちフィラーアッタックの衝撃）は、フィラー７ａよりも大きな無機保護パターン２１によって平面視的に無機保護パターン２１-1の下方に平均的に分散されるのである。

このような効果は、例えば図３（２）で示した孔部２１ａを有する無機保護パターン２１-2や、図３（３）で示したスリット２１ｂを有する無機保護パターン２１−３であっても同様に得られる。すなわち、孔部２１ａの最小開口幅ｄ１およびスリット２１ｂの開口幅ｄ２は、フィラー７ａの最小粒径よりも小さく設定されている。このため、フィラー７ａの押し圧による応力を、無機保護パターン２１-2，２１-3で受け止めて分散させることができるのである。この際、図３（３）に示したような、複数のラインパターン２１ｃからなる無機保護パターン２１−３では、フィラー７ａに押し圧される1本〜数本のラインパターン２１ｃによってフィラー７ａの押し圧による応力が分散されることになる。

以上のように、無機保護パターン２１の下方においてはフィラーアタックの衝撃が分散して減衰されるため、応力の影響による半導体材料の電気特性の変動が防止される。特にシリコンは、応力の影響によって電気特性が変動し易い。したがって、無機保護パターン２１で覆われた素子のうち、半導体材料で構成されたトランジスタＴｒや抵抗などの素子、およびこれらの素子を用いて構成される回路の特性変動を防止することが可能となる。このような特性変動の防止は、コスト高なポリイミドのような有機保護膜２７を厚膜化することなく、また自己破壊による制御不能な応力の分布増加を引き起こすこともなく達成される。この結果、低コストでありながらも確実に半導体装置（１）の信頼性の向上を図ることができる。

ここで図５には、擬似フィラーを半導体チップに押し圧した場合の半導体基板表面の応力分布のシミュレーション結果を示す。半導体チップ５は、半導体基板上に４層メタル配線構造を有し、最上層配線と同一層に適宜の大きさおよび形状の島状の無機保護パターン２１を設けて有機保護膜２７で覆った構成である。擬似フィラーは、シリカ（二酸化シリコン）を材質として適宜に粒径を調整した球状フィラーである。擬似フィラーの押し圧は、無機保護パターン２１の中央部に対応する有機保護膜２７表面に対して垂直に、応力５００ＭＰａで垂直に応力印加した。比較として、無機保護パターン２１を設けていない有機保護膜２７表面に対しても応力印加した。

図５に示すように、無機保護パターン２１下方の半導体基板部分に印加される応力（１）は、無機保護バターン２１を設けていない部分下方の半導体基板部分に印加される応力（２）と比較して、最大応力が低減されることが明らかである。

尚、上述した実施の形態においては、最上層配線１５-4と同一層で無機保護パターン２１を形成する構成とした。しかしながら無機保護パターンン２１は、無機材料からなるパターンであればどの層に設けても良く、絶縁性材料からなるものであっても良い。ただし最上層配線１５-4と同一層とすることにより、層数の増加なくまた自由度の高い配置が可能となる。

１…半導体装置、５…半導体チップ、７…モールド樹脂、７ａ…フィラー、１１…半導体基板、１３-1〜１３-4…層間絶縁膜、１５-4…最上層配線、２１，２１-1，２１-2，２１-3…無機保護パターン、２１ａ…孔部、２１ｂ…スリット状、２７…有機保護膜、ｄ１…最小開口幅（孔部）、ｄ２…開口幅（スリット）、Ｔｒ…素子

Claims (7)

1. 素子が形成された半導体基板の一主面上に配線層が設けられ当該配線層を有機保護膜で覆ってなる半導体チップと、
   フィラーを含有すると共に前記半導体チップを封止するモールド樹脂とを備え、
   前記有機保護膜の下層には、前記素子のうち前記半導体基板を含む半導体材料を用いて構成された素子上を覆う形状で無機保護パターンが設けられている
   半導体装置。
2. 前記配線層は、層間絶縁膜を介して複数の配線層を積層してなる多層配線構造として構成され、
   前記無機保護パターンは、前記配線層を構成する最上層配線と同一層を用い、当該最上層配線に対して絶縁された状態で設けられている
   請求項１記載の半導体装置。
3. 前記無機保護パターンは、前記半導体チップに形成された配線層を構成する配線のみで構成された素子上を露出させる形状で設けられている
   請求項１または２に記載の半導体装置。
4. 前記無機保護パターンには、複数の孔部が設けられている
   請求項１または２に記載の半導体装置。
5. 前記無機保護パターンに設けられた孔部は、スリット状である
   請求項４記載の半導体装置。
6. 前記無機保護パターンに設けられた孔部の開口幅は、前記モールド樹脂に含有されたフィラーの最小粒径よりも小さい
   請求項２または３に記載の半導体装置。
7. 前記半導体材料は、シリコンである
   請求項１に記載の半導体装置。

Images