JPH07130845A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07130845A JPH07130845A JP27172293A JP27172293A JPH07130845A JP H07130845 A JPH07130845 A JP H07130845A JP 27172293 A JP27172293 A JP 27172293A JP 27172293 A JP27172293 A JP 27172293A JP H07130845 A JPH07130845 A JP H07130845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- opening
- protective film
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多層の配線構造および層間絶縁膜（２，４，
７，９）ならびに単層構造の保護膜（１２）を有する半
導体装置（１）の保護膜の開口部（１３）からの水分の
侵入を防止するよう開口部側壁面を耐湿性の保護膜で覆
う半導体装置の製造方法を提供する。 【構成】 保護膜（１２）の開口部から最下層配線のた
めの層間絶縁膜（４）の上面に達する深さの開口部（１
３）を開口した後、開口部の側壁を覆うための膜を全面
に堆積させ、その後異方性のドライエッチングにより全
面をエッチングすると、保護膜とサイドウオール（１４
ａ）が形成され、特に耐湿性の悪い平坦化膜（８）等を
覆う構造が形成される。
７，９）ならびに単層構造の保護膜（１２）を有する半
導体装置（１）の保護膜の開口部（１３）からの水分の
侵入を防止するよう開口部側壁面を耐湿性の保護膜で覆
う半導体装置の製造方法を提供する。 【構成】 保護膜（１２）の開口部から最下層配線のた
めの層間絶縁膜（４）の上面に達する深さの開口部（１
３）を開口した後、開口部の側壁を覆うための膜を全面
に堆積させ、その後異方性のドライエッチングにより全
面をエッチングすると、保護膜とサイドウオール（１４
ａ）が形成され、特に耐湿性の悪い平坦化膜（８）等を
覆う構造が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、多層の配線構造および
層間絶縁膜ならびに単層構造の保護膜を有する半導体装
置の製造方法に関する。
層間絶縁膜ならびに単層構造の保護膜を有する半導体装
置の製造方法に関する。
【０００２】
【従来の技術】図３は、従来技術による半導体装置の製
造方法の一実施例を説明するための、半導体装置の模式
断面図である。
造方法の一実施例を説明するための、半導体装置の模式
断面図である。
【０００３】近年の半導体装置の高集積化、微細化の進
歩はめざましものがあり、チップサイズの縮小に伴う金
属多層配線構造の半導体装置が一般的となっている。す
なわち、今日では配線のさほど複雑でないメモリ用製品
においても金属多層配線が用いられるようになってい
る。次に、保護膜の構造としてはリン（Ｐ）を含むシリ
コン酸化膜（以降、ＰＳＧ膜と称す。）の単層構造から
始まり、その後耐湿性を向上させるため、シリコン窒化
膜（以降、ＳｉＮ膜と称す。）を保護膜として用い始め
たが、ＳｉＮ膜では金属配線の応力が問題となり下層に
耐湿性は劣るが応力を緩和するＰＳＧ膜を堆積する多層
構造が一般的となった。
歩はめざましものがあり、チップサイズの縮小に伴う金
属多層配線構造の半導体装置が一般的となっている。す
なわち、今日では配線のさほど複雑でないメモリ用製品
においても金属多層配線が用いられるようになってい
る。次に、保護膜の構造としてはリン（Ｐ）を含むシリ
コン酸化膜（以降、ＰＳＧ膜と称す。）の単層構造から
始まり、その後耐湿性を向上させるため、シリコン窒化
膜（以降、ＳｉＮ膜と称す。）を保護膜として用い始め
たが、ＳｉＮ膜では金属配線の応力が問題となり下層に
耐湿性は劣るが応力を緩和するＰＳＧ膜を堆積する多層
構造が一般的となった。
【０００４】しかしながら、今日では保護膜の膜質の改
善により、工程の短縮、単純化のため、単層構造の保護
膜も使用されている。これら保護膜に開口された保護膜
開口部は、主にボンディングパット部である。前述の多
層構造の保護膜を使用すると、この保護膜開口部の側壁
の耐湿性が劣る膜から水分または不純物が侵入する。こ
れを防ぐため、特開平４−３３３５６および特開昭
６３−８４１２２で開示されるように、多層構造の保護
膜を使用する場合、保護膜開口部の側壁を耐湿性の優れ
た膜で覆う構造が採用されている。メモリ用製品では、
現在歩留まり向上を目的として救済回路を設け、検査工
程で不良回路を救済回路に置き換えることが可能となっ
ているが、この救済を行うときに切断されるヒューズが
存在する。主にこのヒューズはボンディングパッド部を
形成している金属配線層よりも下層の金属配線層が用い
られる。このヒューズ部は保護膜開口部をなし、保護膜
から最下層配線にかかる層間絶縁膜までの深さをもつ穴
が開口される。
善により、工程の短縮、単純化のため、単層構造の保護
膜も使用されている。これら保護膜に開口された保護膜
開口部は、主にボンディングパット部である。前述の多
層構造の保護膜を使用すると、この保護膜開口部の側壁
の耐湿性が劣る膜から水分または不純物が侵入する。こ
れを防ぐため、特開平４−３３３５６および特開昭
６３−８４１２２で開示されるように、多層構造の保護
膜を使用する場合、保護膜開口部の側壁を耐湿性の優れ
た膜で覆う構造が採用されている。メモリ用製品では、
現在歩留まり向上を目的として救済回路を設け、検査工
程で不良回路を救済回路に置き換えることが可能となっ
ているが、この救済を行うときに切断されるヒューズが
存在する。主にこのヒューズはボンディングパッド部を
形成している金属配線層よりも下層の金属配線層が用い
られる。このヒューズ部は保護膜開口部をなし、保護膜
から最下層配線にかかる層間絶縁膜までの深さをもつ穴
が開口される。
【０００５】単層構造の保護膜でヒューズ部をもつ半導
体装置の保護膜開口部の構造を図３に示す。この製造方
法はまず、半導体基板１上に第１層間絶縁膜２となるリ
ン、ボロンの不純物を含む珪酸ガラス膜（以降、ＢＰＳ
Ｇ膜と称す。）を成長させ、ヒューズ配線３をポリシリ
コンまたは高融点金属珪素化合物（Silicide）にて形成
する。その後、第２層間絶縁膜４となるＢＰＳＧ膜を形
成し、第１金属配線膜５，６となるチタンと窒化チタン
膜（以下、Ｔｉ−ＴｉＮ膜と称す。）５と、シリコンと
銅を微量含むアルミ膜（以下、Ａｌ−Ｓｉ−Ｃｕ膜と称
す。）６を形成する。その後この第１金属配線膜５，６
と後述の第２金属配線膜１０，１１との間の第３層間絶
縁膜７となる第１プラズマシリコン酸化膜を形成する。
一般にアルミ配線形成後は低温にて成長可能なプラズマ
を利用した気相成長装置によりこの膜を利用する。その
後平坦性を向上させるためシリカ系塗布膜ＳＯＧである
平坦化膜８を形成し、その後第４層間絶縁膜７となる第
２プラズマシリコン酸化膜を形成する。次に第２金属配
線膜１０，１１となる第２のＴｉ−ＴｉＮ膜１０、第２
のＡｌ−Ｓｉ−Ｃｕ膜１１を形成し、その上に保護膜１
２を堆積する。次にヒューズの切断を安定させるため保
護膜１２と第３、第４層間絶縁膜７，９を部分的に除去
し図３のような構造を得る。
体装置の保護膜開口部の構造を図３に示す。この製造方
法はまず、半導体基板１上に第１層間絶縁膜２となるリ
ン、ボロンの不純物を含む珪酸ガラス膜（以降、ＢＰＳ
Ｇ膜と称す。）を成長させ、ヒューズ配線３をポリシリ
コンまたは高融点金属珪素化合物（Silicide）にて形成
する。その後、第２層間絶縁膜４となるＢＰＳＧ膜を形
成し、第１金属配線膜５，６となるチタンと窒化チタン
膜（以下、Ｔｉ−ＴｉＮ膜と称す。）５と、シリコンと
銅を微量含むアルミ膜（以下、Ａｌ−Ｓｉ−Ｃｕ膜と称
す。）６を形成する。その後この第１金属配線膜５，６
と後述の第２金属配線膜１０，１１との間の第３層間絶
縁膜７となる第１プラズマシリコン酸化膜を形成する。
一般にアルミ配線形成後は低温にて成長可能なプラズマ
を利用した気相成長装置によりこの膜を利用する。その
後平坦性を向上させるためシリカ系塗布膜ＳＯＧである
平坦化膜８を形成し、その後第４層間絶縁膜７となる第
２プラズマシリコン酸化膜を形成する。次に第２金属配
線膜１０，１１となる第２のＴｉ−ＴｉＮ膜１０、第２
のＡｌ−Ｓｉ−Ｃｕ膜１１を形成し、その上に保護膜１
２を堆積する。次にヒューズの切断を安定させるため保
護膜１２と第３、第４層間絶縁膜７，９を部分的に除去
し図３のような構造を得る。
【０００６】
【発明が解決しようとする課題】この従来の保護膜開口
部の構造では、膜構造が非常に疎であるので耐湿性が悪
いプラズマ酸化膜である第３、第４絶縁膜とシリカ系塗
布の平坦化膜が開口部の側壁に露出するため、この側壁
から水分や不純物の侵入が起こり易く、半導体装置の耐
湿性が劣化し、信頼性を悪化させるという問題があっ
た。そこで、本発明の目的は、上述の側壁から水分や不
純物が侵入しないように側壁を覆う製造方法を提供する
ことである。
部の構造では、膜構造が非常に疎であるので耐湿性が悪
いプラズマ酸化膜である第３、第４絶縁膜とシリカ系塗
布の平坦化膜が開口部の側壁に露出するため、この側壁
から水分や不純物の侵入が起こり易く、半導体装置の耐
湿性が劣化し、信頼性を悪化させるという問題があっ
た。そこで、本発明の目的は、上述の側壁から水分や不
純物が侵入しないように側壁を覆う製造方法を提供する
ことである。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、多層の配線構造および層間絶縁膜ならびに単
層構造の保護膜を有する半導体装置の製造方法におい
て、単層構造の保護膜の開口部から最下層の配線のため
の層間絶縁膜の上面に至る深さをもつ穴の側壁面を、耐
湿性の保護膜で覆うことを特徴としている。
造方法は、多層の配線構造および層間絶縁膜ならびに単
層構造の保護膜を有する半導体装置の製造方法におい
て、単層構造の保護膜の開口部から最下層の配線のため
の層間絶縁膜の上面に至る深さをもつ穴の側壁面を、耐
湿性の保護膜で覆うことを特徴としている。
【０００８】
【実施例】次に、本発明の半導体層の製造方法の一実施
例について図面を参照して説明する。
例について図面を参照して説明する。
【０００９】図１、図２は、それぞれ本発明の半導体装
置の製造方法の第１、第２の実施例を説明するための半
導体装置の模式断面図である。
置の製造方法の第１、第２の実施例を説明するための半
導体装置の模式断面図である。
【００１０】本実施例の方法は、途中の工程まで既に述
べた従来技術の方法と共通である。したがってその重複
する部分も含めて説明する。
べた従来技術の方法と共通である。したがってその重複
する部分も含めて説明する。
【００１１】まず、半導体基板１上に第１層間絶縁膜２
となるＢＰＳＧ膜を化学蒸着法（以下、ＣＶＤ法と称
す。）により堆積し、熱処理後ＣＶＤ法によるポリシリ
コンまたはスパッタ法による高融点金属シリサイドをフ
ォトリソグラフィとエッチング技術によりヒューズ配線
３を形成する。その後、上述の膜２と同様に、第２層間
絶縁膜４となる第２ＢＰＳＧ膜をＣＶＤ法で堆積し熱処
理を行う。その後第１金属配線膜５，６となる第１Ｔｉ
−ＴｉＮ膜および第１Ａｌ−Ｃｉ−Ｃｕ膜をスパッタリ
ング法、フォトリソグラフィ技術およびエッチング技術
により形成する。その後第３絶縁膜７となる酸化膜をプ
ラズマＣＶＤ法により堆積し、さらに平坦性を向上させ
るためシリカ系の酸化膜ＳＯＧたる平坦化膜８を塗布す
る。溶媒を熱処理により蒸発させた後に第４絶縁膜９と
なる酸化膜を膜７と同様にプラズマＣＶＤ法により堆積
する。その後、第２金属配線１０，１１となる第２Ｔｉ
−ＴｉＮ膜および第２Ａｌ−Ｓｉ−Ｃｕ膜をスパッタリ
ング法とフォトリソグラフィ技術およびエッチング技術
を用いて形成する。その後保護膜１２となるプラズマＳ
ｉＯＮ膜をプラスマＣＶＤ法により堆積する。次にフォ
トリソグラフィ技術およびエッチング技術を用いてヒュ
ーズ上の保護膜１２と第３層間絶縁膜７、平坦化膜８お
よび第４層間絶縁膜９を部分的に除去し保護膜開口部１
３を形成する。以上で従来の構造が形成される。
となるＢＰＳＧ膜を化学蒸着法（以下、ＣＶＤ法と称
す。）により堆積し、熱処理後ＣＶＤ法によるポリシリ
コンまたはスパッタ法による高融点金属シリサイドをフ
ォトリソグラフィとエッチング技術によりヒューズ配線
３を形成する。その後、上述の膜２と同様に、第２層間
絶縁膜４となる第２ＢＰＳＧ膜をＣＶＤ法で堆積し熱処
理を行う。その後第１金属配線膜５，６となる第１Ｔｉ
−ＴｉＮ膜および第１Ａｌ−Ｃｉ−Ｃｕ膜をスパッタリ
ング法、フォトリソグラフィ技術およびエッチング技術
により形成する。その後第３絶縁膜７となる酸化膜をプ
ラズマＣＶＤ法により堆積し、さらに平坦性を向上させ
るためシリカ系の酸化膜ＳＯＧたる平坦化膜８を塗布す
る。溶媒を熱処理により蒸発させた後に第４絶縁膜９と
なる酸化膜を膜７と同様にプラズマＣＶＤ法により堆積
する。その後、第２金属配線１０，１１となる第２Ｔｉ
−ＴｉＮ膜および第２Ａｌ−Ｓｉ−Ｃｕ膜をスパッタリ
ング法とフォトリソグラフィ技術およびエッチング技術
を用いて形成する。その後保護膜１２となるプラズマＳ
ｉＯＮ膜をプラスマＣＶＤ法により堆積する。次にフォ
トリソグラフィ技術およびエッチング技術を用いてヒュ
ーズ上の保護膜１２と第３層間絶縁膜７、平坦化膜８お
よび第４層間絶縁膜９を部分的に除去し保護膜開口部１
３を形成する。以上で従来の構造が形成される。
【００１２】次に、開口部１３を含む保護膜１２上にプ
ラズマＣＶＤ法によりプラズマ窒化膜である第２保護膜
１４を５０００Ａ成長させ、全面を異方性ドライエッチ
ングを行うことにより保護膜開口部１３の側壁を覆うプ
ラズマ窒化膜である第２保護膜サイドウオール１４ａを
形成する。以上により図１に示すような保護膜開口部１
３側壁を耐湿性の優れた膜で覆う構造の半導体装置が製
造される。
ラズマＣＶＤ法によりプラズマ窒化膜である第２保護膜
１４を５０００Ａ成長させ、全面を異方性ドライエッチ
ングを行うことにより保護膜開口部１３の側壁を覆うプ
ラズマ窒化膜である第２保護膜サイドウオール１４ａを
形成する。以上により図１に示すような保護膜開口部１
３側壁を耐湿性の優れた膜で覆う構造の半導体装置が製
造される。
【００１３】次に第２の実施例を説明する。第１の実施
例では、耐湿性の優れた膜としてプラズマ窒化膜を用い
サイドウオール１４ａを形成することにより側壁を膜で
覆ったが、第２の実施例として、図２のようにプラズマ
窒化膜により応力の小さいプラズマＳｉＯＮ膜である第
２保護膜１５を前面に成長させた後ヒューズ部などの保
護膜開口部１３を片側５μｍ程度小さくして作成された
マスクにて再度フォトリソグラフィ技術とエッチング技
術を用いてプラズマＳｉＯＮ膜のみ除去しても同様の効
果を得る。
例では、耐湿性の優れた膜としてプラズマ窒化膜を用い
サイドウオール１４ａを形成することにより側壁を膜で
覆ったが、第２の実施例として、図２のようにプラズマ
窒化膜により応力の小さいプラズマＳｉＯＮ膜である第
２保護膜１５を前面に成長させた後ヒューズ部などの保
護膜開口部１３を片側５μｍ程度小さくして作成された
マスクにて再度フォトリソグラフィ技術とエッチング技
術を用いてプラズマＳｉＯＮ膜のみ除去しても同様の効
果を得る。
【００１４】
【発明の効果】以上説明したように本発明は、２層金属
配線構造以上の半導体装置の保護開口部の側壁に、耐湿
性の優れた保護膜のサイドウオールを形成する方法をと
ることにより、保護開口部側壁から水分および不純物が
侵入せず、半導体装置の耐湿性が向上し信頼性の優れた
半導体装置を製造できるという効果がある。
配線構造以上の半導体装置の保護開口部の側壁に、耐湿
性の優れた保護膜のサイドウオールを形成する方法をと
ることにより、保護開口部側壁から水分および不純物が
侵入せず、半導体装置の耐湿性が向上し信頼性の優れた
半導体装置を製造できるという効果がある。
【図１】本発明の半導体装置の製造方法の一実施例を説
明するための、半導体装置の模式断面図である。
明するための、半導体装置の模式断面図である。
【図２】第２の実施例を説明するための、半導体装置の
模式断面図である。
模式断面図である。
【図３】従来技術による半導体装置の製造方法の一実施
例を説明するための、半導体装置の模式断面図である。
例を説明するための、半導体装置の模式断面図である。
１ 半導体基板 ２ 第１層間絶縁膜（ＢＰＳＧ） ３ ヒューズ配線 ４ 第２層間絶縁膜（ＢＰＳＧ） ５ 第１金属配線膜（Ｔｉ−ＴｉＮ） ６ 第１金属配線膜（Ａｌ−Ｓｉ−Ｃｕ） ７ 第３層間絶縁膜（プラズマＳｉＯ） ８ 平坦化膜（ＳＯＧ） ９ 第４層間絶縁膜（プラズマＳｉＯ） １０ 第２金属配線膜（Ｔｉ−ＴｉＮ） １１ 第２金属配線膜（Ａｌ−Ｓｉ−Ｃｕ） １２ 第１保護膜（プラズマＳｉＯＮ） １３ 保護膜開口部 １４，１５ 第２保護膜（プラズマＳｉＯＮ） １４ａ 第２保護膜サイドウオール（プラズマＳｉＯ
Ｎ）
Ｎ）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、多層の配線構造および層間絶縁膜ならびに単
層構造の保護膜を有する半導体装置の製造方法におい
て、単層構造の保護膜の開口部から下層の配線のための
層間絶縁膜の上面に至る深さをもつ穴の側壁面を、耐湿
性の保護膜で覆うステップを有する。また、本発明の半
導体装置の製造方法は、前記穴の側壁面を保護膜で覆う
ステップが、穴の底面を除く側壁面および当該半導体装
置の上面全域を保護膜で覆うステップであるものを含
む。また、穴の側壁面のみを覆う保護膜がプラズマ窒化
膜であり、穴の底面を除く側壁面および当該半導体装置
の上面全体を覆う保護膜がプラズマＳｉＯＮ膜であるも
のも本発明に含まれる。
造方法は、多層の配線構造および層間絶縁膜ならびに単
層構造の保護膜を有する半導体装置の製造方法におい
て、単層構造の保護膜の開口部から下層の配線のための
層間絶縁膜の上面に至る深さをもつ穴の側壁面を、耐湿
性の保護膜で覆うステップを有する。また、本発明の半
導体装置の製造方法は、前記穴の側壁面を保護膜で覆う
ステップが、穴の底面を除く側壁面および当該半導体装
置の上面全域を保護膜で覆うステップであるものを含
む。また、穴の側壁面のみを覆う保護膜がプラズマ窒化
膜であり、穴の底面を除く側壁面および当該半導体装置
の上面全体を覆う保護膜がプラズマＳｉＯＮ膜であるも
のも本発明に含まれる。
Claims (1)
- 【請求項１】 多層の配線構造および層間絶縁膜ならび
に単層構造の保護膜を有する半導体装置の製造方法にお
いて、 単層構造の保護膜の開口部から下層の配線のための層間
絶縁膜の上面に至る深さをもつ穴の側壁面を、耐湿性の
保護膜で覆うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27172293A JPH07130845A (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27172293A JPH07130845A (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130845A true JPH07130845A (ja) | 1995-05-19 |
Family
ID=17503934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27172293A Pending JPH07130845A (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130845A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362024B1 (en) | 1998-11-20 | 2002-03-26 | Nec Corporation | Semiconductor memory device manufacturing method with fuse cutting performance improved |
| KR100760906B1 (ko) * | 2004-12-30 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 퓨즈 금속층 위의 산화물을 제어하는 방법 |
| JP2011086863A (ja) * | 2009-10-19 | 2011-04-28 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| WO2018123757A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| US11718518B1 (en) | 2017-02-02 | 2023-08-08 | Sitime Corporation | MEMS with small-molecule barricade |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171758A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0574954A (ja) * | 1991-09-11 | 1993-03-26 | Nec Corp | 半導体装置及びその製造方法 |
-
1993
- 1993-10-29 JP JP27172293A patent/JPH07130845A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171758A (ja) * | 1989-11-30 | 1991-07-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0574954A (ja) * | 1991-09-11 | 1993-03-26 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362024B1 (en) | 1998-11-20 | 2002-03-26 | Nec Corporation | Semiconductor memory device manufacturing method with fuse cutting performance improved |
| KR100760906B1 (ko) * | 2004-12-30 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 퓨즈 금속층 위의 산화물을 제어하는 방법 |
| JP2011086863A (ja) * | 2009-10-19 | 2011-04-28 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| WO2018123757A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| JPWO2018123757A1 (ja) * | 2016-12-26 | 2019-10-31 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| US11011548B2 (en) | 2016-12-26 | 2021-05-18 | Murata Manufacturing Co., Ltd. | Electronic device and method of manufacturing the same |
| US11718518B1 (en) | 2017-02-02 | 2023-08-08 | Sitime Corporation | MEMS with small-molecule barricade |
| US11731869B1 (en) | 2017-02-02 | 2023-08-22 | Sitime Corporation | MEMS with small-molecule barricade |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795823A (en) | Self aligned via dual damascene | |
| US5413962A (en) | Multi-level conductor process in VLSI fabrication utilizing an air bridge | |
| US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
| US5266525A (en) | Microelectronic interlayer dielectric structure and methods of manufacturing same | |
| US4977105A (en) | Method for manufacturing interconnection structure in semiconductor device | |
| EP0680085B1 (en) | Via formation in polymeric materials | |
| JP2006190839A (ja) | 半導体装置及びその製造方法 | |
| US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
| US5514624A (en) | Method of manufacturing a microelectronic interlayer dielectric structure | |
| KR100295380B1 (ko) | 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법 | |
| JP2001185551A (ja) | 半導体装置の構造及び製造方法 | |
| JPH07130845A (ja) | 半導体装置の製造方法 | |
| JPH07115130A (ja) | 半導体装置の製造方法 | |
| JP2002075992A (ja) | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 | |
| JPH0555199A (ja) | 半導体装置 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20230178423A1 (en) | Top via with protective liner | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JPS6161698B2 (ja) | ||
| KR19990069370A (ko) | 반도체 소자의 배선형성방법 | |
| JPH04211148A (ja) | 半導体装置の製造方法 | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JPH07221177A (ja) | 半導体装置とその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |