JPH05129447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129447A JPH05129447A JP29109991A JP29109991A JPH05129447A JP H05129447 A JPH05129447 A JP H05129447A JP 29109991 A JP29109991 A JP 29109991A JP 29109991 A JP29109991 A JP 29109991A JP H05129447 A JPH05129447 A JP H05129447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- substrate
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置の配線と配線のコンタク
ト部分の製造方法に関し，下層配線と上層配線を接続す
るコンタクトホールの径が小さくてもコンタクト部分の
信頼性を保証し, 更に, 配線の厚膜化を防ぐことを目的
とする。 【構成】 Si基板１上に下層Ｗ膜２と下層Al膜３を順次
積層し,パターニングする工程と, Si基板１上に下層Al
膜３を覆って, ＰＳＧ膜４を形成する工程と,ＰＳＧ膜
４及び下層Al膜を開口して, 下層Ｗ膜２に達するコンタ
クトホール５を形成する工程と,Si基板１上にＰＳＧ膜
４および下層Ｗ膜２を覆って上層Al膜６を形成し, パタ
ーニングする工程とを含むように構成する。
ト部分の製造方法に関し，下層配線と上層配線を接続す
るコンタクトホールの径が小さくてもコンタクト部分の
信頼性を保証し, 更に, 配線の厚膜化を防ぐことを目的
とする。 【構成】 Si基板１上に下層Ｗ膜２と下層Al膜３を順次
積層し,パターニングする工程と, Si基板１上に下層Al
膜３を覆って, ＰＳＧ膜４を形成する工程と,ＰＳＧ膜
４及び下層Al膜を開口して, 下層Ｗ膜２に達するコンタ
クトホール５を形成する工程と,Si基板１上にＰＳＧ膜
４および下層Ｗ膜２を覆って上層Al膜６を形成し, パタ
ーニングする工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線と配線
のコンタクト部の製造方法に関する。近年，ＩＣ等の半
導体装置の高集積化にともない，下層配線と上層配線の
コンタクト部のホール径が微細となり，従来の技術では
配線と配線のコンタクト部が断線などによりオープン状
態となる場合がある。
のコンタクト部の製造方法に関する。近年，ＩＣ等の半
導体装置の高集積化にともない，下層配線と上層配線の
コンタクト部のホール径が微細となり，従来の技術では
配線と配線のコンタクト部が断線などによりオープン状
態となる場合がある。
【０００２】そのため，配線と配線のコンタクト部の信
頼性を向上させる必要がある。
頼性を向上させる必要がある。
【０００３】
【従来の技術】図３は従来例の説明図であり, 下層配線
と上層配線のコンタクト部分の断面図を示す。
と上層配線のコンタクト部分の断面図を示す。
【０００４】図において，16はシリコン(Si)基板，17は
二酸化シリコン(SiO2)膜, 18は下層タングステン（Ｗ）
膜，19は下層アルミニウム−シリコン(Al-Si) 膜, 20は
燐珪酸ガラス(PSG) 膜, 21はコンタクトホール, 22は上
層Al-Si 膜, 23は第１の下層Ｗ膜, 24は第２の下層Ｗ
膜，25は上層Ｗ膜である。
二酸化シリコン(SiO2)膜, 18は下層タングステン（Ｗ）
膜，19は下層アルミニウム−シリコン(Al-Si) 膜, 20は
燐珪酸ガラス(PSG) 膜, 21はコンタクトホール, 22は上
層Al-Si 膜, 23は第１の下層Ｗ膜, 24は第２の下層Ｗ
膜，25は上層Ｗ膜である。
【０００５】図３（ａ）に示すような従来の下層配線と
上層配線の電気的接続をコンタクトホール20内でのコン
タクトにより得る構造では，例えば，下層配線構造はAl
-Si/Ｗ膜17,18,また上層配線構造は Al-Si膜21となって
いた。
上層配線の電気的接続をコンタクトホール20内でのコン
タクトにより得る構造では，例えば，下層配線構造はAl
-Si/Ｗ膜17,18,また上層配線構造は Al-Si膜21となって
いた。
【０００６】ところが, このような下層と上層のAlを含
む金属膜18,19 同士の電気的なコンタクト部分は, ＰＳ
Ｇ膜19のような層間絶縁膜からの脱ガスによってAlを含
む金属膜18,19 の膜質が劣化し, Alのグレインが変化し
たり, 空隙が出来たりして,オープン等の不良を起こし
たり, 工程での温度による応力によってコンタクト部分
の接続不良を引き起こしていた。
む金属膜18,19 同士の電気的なコンタクト部分は, ＰＳ
Ｇ膜19のような層間絶縁膜からの脱ガスによってAlを含
む金属膜18,19 の膜質が劣化し, Alのグレインが変化し
たり, 空隙が出来たりして,オープン等の不良を起こし
たり, 工程での温度による応力によってコンタクト部分
の接続不良を引き起こしていた。
【０００７】
【発明が解決しようとする課題】従って，Alを含む金属
膜18,19 同士のコンタクト部分は, コンタクト抵抗を一
定の値に抑えるためには, コンタクトホールの径を余り
小さくすることが出来なかった。
膜18,19 同士のコンタクト部分は, コンタクト抵抗を一
定の値に抑えるためには, コンタクトホールの径を余り
小さくすることが出来なかった。
【０００８】また, 図３（ｂ）に示すように，Alを含む
金属膜18,19 の間にチタン(Ti)やＷ等の高融点金属膜2
3,24を挟み込むという方法もあるが, これでは工程が増
加し, 更に, 下層の配線膜18,22,23の膜厚が厚くなるた
め, 平坦化が難しくなるといった欠点を生じていた。
金属膜18,19 の間にチタン(Ti)やＷ等の高融点金属膜2
3,24を挟み込むという方法もあるが, これでは工程が増
加し, 更に, 下層の配線膜18,22,23の膜厚が厚くなるた
め, 平坦化が難しくなるといった欠点を生じていた。
【０００９】本発明は, 以上の点を考慮し, 多層配線に
おける下層配線と上層配線のコンタクトホールの径が小
さくてもコンタクト部分の信頼性を保証し, 更に, 下層
配線等の厚膜化を防ぐことを目的として提供されるもの
である。
おける下層配線と上層配線のコンタクトホールの径が小
さくてもコンタクト部分の信頼性を保証し, 更に, 下層
配線等の厚膜化を防ぐことを目的として提供されるもの
である。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は基板，２は高融点金属を含
む下層金属膜，３は少なくともAlまたはCuを含む下層金
属膜，４は層間絶縁膜，５はコンタクトホール，６は少
なくともAlまたはCuを含む上層金属膜，７は高融点金属
を含む上層金属膜である。
図である。図において，１は基板，２は高融点金属を含
む下層金属膜，３は少なくともAlまたはCuを含む下層金
属膜，４は層間絶縁膜，５はコンタクトホール，６は少
なくともAlまたはCuを含む上層金属膜，７は高融点金属
を含む上層金属膜である。
【００１１】上記の問題点を解決する手段として，基本
的にはコンタクトホールの側壁に高融点金属を含む金属
膜のサイドウォールを形成し，これを介して上層のAl等
を含む金属膜と下層のAl等を含む金属膜とをコンタクト
させれば良い。
的にはコンタクトホールの側壁に高融点金属を含む金属
膜のサイドウォールを形成し，これを介して上層のAl等
を含む金属膜と下層のAl等を含む金属膜とをコンタクト
させれば良い。
【００１２】即ち，本発明の目的は，図１（ａ）に本発
明の工程終了後の模式断面図で示すように，基板１上
に，高融点金属を含む下層金属膜２と，少なくともアル
ミニウムまたは銅を含む下層金属膜３とを順次積層し,
パターニングする工程と,該基板１上に, 前記少なくと
もアルミニウムまたは銅を含む下層金属膜３を覆って,
層間絶縁膜４を形成する工程と,該層間絶縁膜４及び該
少なくともアルミニウムまたは銅を含む下層金属膜３を
開口して, 該高融点金属を含む下層金属膜２に達するコ
ンタクトホール５を形成する工程と,該基板１上に該層
間絶縁膜４および該高融点金属を含む下層金属膜２を覆
って, 少なくともアルミニウムまたは銅を含む上層金属
膜６を形成し, パターニングする工程とを含むことによ
り,また，図１（ｂ）に本発明の工程終了後の模式断面
図で示すように，基板１上に，高融点金属を含む下層金
属膜２と，少なくともアルミニウムまたは銅を含む下層
金属膜３とを順次積層し, パターニングする工程と,該
基板１上に, 前記少なくともアルミニウムまたは銅を含
む下層金属膜３を覆って, 層間絶縁膜４を形成する工程
と,該層間絶縁膜４及び該少なくともアルミニウムまた
は銅を含む下層金属膜３を開口して, 該高融点金属を含
む下層金属膜２に達するコンタクトホール５を形成する
工程と,該基板１上に該層間絶縁膜４および該高融点金
属を含む下層金属膜２を覆って, 高融点金属を含む上層
金属膜７と, 少なくともアルミニウムまたは銅を含む上
層金属膜６とを順次積層し, パターニングする工程とを
含むことにより達成される。
明の工程終了後の模式断面図で示すように，基板１上
に，高融点金属を含む下層金属膜２と，少なくともアル
ミニウムまたは銅を含む下層金属膜３とを順次積層し,
パターニングする工程と,該基板１上に, 前記少なくと
もアルミニウムまたは銅を含む下層金属膜３を覆って,
層間絶縁膜４を形成する工程と,該層間絶縁膜４及び該
少なくともアルミニウムまたは銅を含む下層金属膜３を
開口して, 該高融点金属を含む下層金属膜２に達するコ
ンタクトホール５を形成する工程と,該基板１上に該層
間絶縁膜４および該高融点金属を含む下層金属膜２を覆
って, 少なくともアルミニウムまたは銅を含む上層金属
膜６を形成し, パターニングする工程とを含むことによ
り,また，図１（ｂ）に本発明の工程終了後の模式断面
図で示すように，基板１上に，高融点金属を含む下層金
属膜２と，少なくともアルミニウムまたは銅を含む下層
金属膜３とを順次積層し, パターニングする工程と,該
基板１上に, 前記少なくともアルミニウムまたは銅を含
む下層金属膜３を覆って, 層間絶縁膜４を形成する工程
と,該層間絶縁膜４及び該少なくともアルミニウムまた
は銅を含む下層金属膜３を開口して, 該高融点金属を含
む下層金属膜２に達するコンタクトホール５を形成する
工程と,該基板１上に該層間絶縁膜４および該高融点金
属を含む下層金属膜２を覆って, 高融点金属を含む上層
金属膜７と, 少なくともアルミニウムまたは銅を含む上
層金属膜６とを順次積層し, パターニングする工程とを
含むことにより達成される。
【００１３】
【作用】本発明では，上記のように，上層のAl等を含む
金属膜は高融点金属を含む金属膜に直接接しており，下
層のAl等を含む金属膜と上層のAl等を含む金属膜とはコ
ンタクト方向（垂直方向）では直接接していないため，
コンタクト部分の信頼性が向上している。
金属膜は高融点金属を含む金属膜に直接接しており，下
層のAl等を含む金属膜と上層のAl等を含む金属膜とはコ
ンタクト方向（垂直方向）では直接接していないため，
コンタクト部分の信頼性が向上している。
【００１４】また，下層のAl等を含む金属膜の上面には
高融点金属を含む金属膜を必要としないため，下層配線
膜の膜厚は厚くならず，従って多層配線膜の平坦化が行
い易すくなる。
高融点金属を含む金属膜を必要としないため，下層配線
膜の膜厚は厚くならず，従って多層配線膜の平坦化が行
い易すくなる。
【００１５】
【実施例】図２は本発明の実施例の工程順模式断面図で
ある。図において，８はSi基板，９はフィールドSiO
2膜，10はＷ膜，11はAl-Si-Cu膜, 12はＰＳＧ膜，13は
コンタクトホール, 14はAl-Cu(銅) 膜, 15はタングステ
ンシリサイド(WSi2)膜である。
ある。図において，８はSi基板，９はフィールドSiO
2膜，10はＷ膜，11はAl-Si-Cu膜, 12はＰＳＧ膜，13は
コンタクトホール, 14はAl-Cu(銅) 膜, 15はタングステ
ンシリサイド(WSi2)膜である。
【００１６】図２（ａ）に示すように，フィールドSiO2
膜９で被覆されたSi基板８上に，スパッタ法によりＷ膜
10を 1,000Åの厚さに, 続いてAl-Si-Cu膜11を 4,500Å
の厚さに積層し, 図示しないレジスト膜をマスクとし
て, Ｗ膜10及びAl-Si-Cu膜11をパターニングして下層配
線膜を形成する。
膜９で被覆されたSi基板８上に，スパッタ法によりＷ膜
10を 1,000Åの厚さに, 続いてAl-Si-Cu膜11を 4,500Å
の厚さに積層し, 図示しないレジスト膜をマスクとし
て, Ｗ膜10及びAl-Si-Cu膜11をパターニングして下層配
線膜を形成する。
【００１７】次に, 図２（ｂ）に示すように，ＣＶＤ法
によりＰＳＧ膜12をSi基板８上全面に被覆して層間絶縁
膜とする。そして, 図示しないレジスト膜をマスクとし
てＰＳＧ膜12と, 続いてAl-Si-Cu膜11をＷ膜10が露出す
るまでエッチングして, コンタクトホール13を形成す
る。
によりＰＳＧ膜12をSi基板８上全面に被覆して層間絶縁
膜とする。そして, 図示しないレジスト膜をマスクとし
てＰＳＧ膜12と, 続いてAl-Si-Cu膜11をＷ膜10が露出す
るまでエッチングして, コンタクトホール13を形成す
る。
【００１８】この後, 第１の実施例では，図２（ｃ）に
示すように，Al-Cu 膜14をSi基板８上にスパッタ法によ
り8,000 Åの厚さに被覆し，図示しないレジスト膜をマ
スクとしてAl-Cu 膜14をパターニングして上層配線膜を
形成する。
示すように，Al-Cu 膜14をSi基板８上にスパッタ法によ
り8,000 Åの厚さに被覆し，図示しないレジスト膜をマ
スクとしてAl-Cu 膜14をパターニングして上層配線膜を
形成する。
【００１９】第２の実施例では，図２（ｄ）に示すよう
に，コンタクトホール形成後，タングステンシリサイド
(WSi2)膜15とAl-Cu膜14をスパッタ法により積層し, パ
ターニングして上層配線膜を形成する。
に，コンタクトホール形成後，タングステンシリサイド
(WSi2)膜15とAl-Cu膜14をスパッタ法により積層し, パ
ターニングして上層配線膜を形成する。
【００２０】実施例では上層ならびに下層の高融点金属
を含む金属膜をＷ膜及びＷSi2 膜としたが, その他，タ
ンタル(Ta), モリブデン(Mo), Ti, TiW,窒化チタン(Ti
N) 等も用いられる。
を含む金属膜をＷ膜及びＷSi2 膜としたが, その他，タ
ンタル(Ta), モリブデン(Mo), Ti, TiW,窒化チタン(Ti
N) 等も用いられる。
【００２１】そして, 少なくともAlまたはCuを含む金属
膜をAl-Si-Cu膜としたが, Al及びその合金膜, Cu及びそ
の合金膜が用いられる。また, 上記金属膜の成膜方法は
スパッタ法, ＣＶＤ法，ＰＶＤ法等種々の方法で行われ
る。
膜をAl-Si-Cu膜としたが, Al及びその合金膜, Cu及びそ
の合金膜が用いられる。また, 上記金属膜の成膜方法は
スパッタ法, ＣＶＤ法，ＰＶＤ法等種々の方法で行われ
る。
【００２２】
【発明の効果】本発明によれば，以上説明したように，
下層と上層のAl等を含む金属膜の直接コンタクトする部
分が垂直方向では無くなり，間に高融点金属を含む金属
膜が挟まるため，これらの膜のコンタクト部分での障害
がなくなり，信頼性に寄与するところが大きい。
下層と上層のAl等を含む金属膜の直接コンタクトする部
分が垂直方向では無くなり，間に高融点金属を含む金属
膜が挟まるため，これらの膜のコンタクト部分での障害
がなくなり，信頼性に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施例の工程順模式断面図
【図３】 従来例の説明図
１ 基板 ２ 高融点金属を含む下層金属膜 ３ 少なくともAlまたはCuを含む下層金属膜 ４ 層間絶縁膜 ５ コンタクトホール ６ 少なくともAlまたはCuを含む上層金属膜 ７ 高融点金属を含む上層金属膜 ８ Si基板 ９ フィールドSiO2膜 10 Ｗ膜 11 Al-Si-Cu膜 12 ＰＳＧ膜 13 コンタクトホール 14 Al-Cu 膜 15 WSi2膜
Claims (2)
- 【請求項１】 基板(1) 上に，高融点金属を含む下層金
属膜(2) と，少なくともアルミニウムまたは銅を含む下
層金属膜(3) とを順次積層し, パターニングする工程
と, 該基板(1) 上に, 前記少なくともアルミニウムまたは銅
を含む下層金属膜(3)を覆って, 層間絶縁膜(4) を形成
する工程と, 該層間絶縁膜(4) 及び該少なくともアルミニウムまたは
銅を含む下層金属膜(3) を開口して, 該高融点金属を含
む下層金属膜(2) に達するコンタクトホール(5) を形成
する工程と, 該基板(1) 上に該層間絶縁膜(4) および該高融点金属を
含む下層金属膜(2) を覆って, 少なくともアルミニウム
または銅を含む上層金属膜(6) を形成し, パターニング
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 基板(1) 上に，高融点金属を含む下層金
属膜(2) と，少なくともアルミニウムまたは銅を含む下
層金属膜(3) とを順次積層し, パターニングする工程
と, 該基板(1) 上に, 前記少なくともアルミニウムまたは銅
を含む下層金属膜(3)を覆って, 層間絶縁膜(4) を形成
する工程と, 該層間絶縁膜(4) 及び該少なくともアルミニウムまたは
銅を含む下層金属膜(3) を開口して, 該高融点金属を含
む下層金属膜(2) に達するコンタクトホール(5) を形成
する工程と, 該基板(1) 上に該層間絶縁膜(4) および該高融点金属を
含む下層金属膜(2) を覆って, 高融点金属を含む上層金
属膜(7) と, 少なくともアルミニウムまたは銅を含む上
層金属膜(6) とを順次積層し, パターニングする工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29109991A JPH05129447A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29109991A JPH05129447A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129447A true JPH05129447A (ja) | 1993-05-25 |
Family
ID=17764443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29109991A Withdrawn JPH05129447A (ja) | 1991-11-07 | 1991-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129447A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183378A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 多層配線構造及びその製造方法 |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| JP2019004163A (ja) * | 2011-06-17 | 2019-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1991
- 1991-11-07 JP JP29109991A patent/JPH05129447A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183378A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 多層配線構造及びその製造方法 |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| JP2019004163A (ja) * | 2011-06-17 | 2019-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020074417A (ja) * | 2011-06-17 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904556A (en) | Method for making semiconductor integrated circuit device having interconnection structure using tungsten film | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JP3540302B2 (ja) | 半導体装置およびその製造方法 | |
| US6025275A (en) | Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect | |
| JP4781636B2 (ja) | 金属−絶縁体−金属キャパシタを含む二重ダマシン配線構造及びその製造方法 | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| JP2001274162A (ja) | 半導体装置 | |
| US20080296772A1 (en) | Semicondutor device | |
| US7323409B2 (en) | Method for forming a void free via | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| KR100626935B1 (ko) | 금속배선 구조 및 그 제조 방법 | |
| JPH05206134A (ja) | 半導体装置とその製造方法 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH0621058A (ja) | 半導体装置 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| WO1997022995A1 (en) | Semiconductor device containing two or more metallic wiring layers and method for manufacturing the same | |
| JPH0851153A (ja) | 多層配線を有する半導体装置 | |
| JP2000323478A (ja) | 半導体装置の配線構造 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JP2002151516A (ja) | 半導体装置及びその製造方法 | |
| JP2674473B2 (ja) | 配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |