JP2006190839A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006190839A
JP2006190839A JP2005001857A JP2005001857A JP2006190839A JP 2006190839 A JP2006190839 A JP 2006190839A JP 2005001857 A JP2005001857 A JP 2005001857A JP 2005001857 A JP2005001857 A JP 2005001857A JP 2006190839 A JP2006190839 A JP 2006190839A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
dummy
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001857A
Other languages
English (en)
Inventor
Kazuhiko Aida
和彦 相田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005001857A priority Critical patent/JP2006190839A/ja
Priority to US11/198,224 priority patent/US20060145347A1/en
Publication of JP2006190839A publication Critical patent/JP2006190839A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 低誘電率絶縁体からなる層間絶縁膜を用いた半導体装置において、機械的及び熱的な耐性を向上できるようにする。
【解決手段】 半導体装置は、半導体基板１０に形成された半導体素子と、半導体基板１０の上方に形成され、半導体素子と電気的に接続された第１の配線４１Ａと、該第１の配線４１Ａの上方に誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜２３を介在させて形成された第２の配線４２Ａとを有している。さらに、半導体装置は、半導体基板１０上における第１の配線４１Ａ又は第２の配線４２Ａの近傍領域に形成された第１のダミー配線４１Ｂを有している。
【選択図】 図２

Description

本発明は、半導体装置及びその製造方法に関し、特に、多層配線構造を有する配線間の層間絶縁膜に、いわゆる低誘電率絶縁膜（low−k膜）を用いる半導体装置及びその製造方法に関する。
近年、半導体集積回路装置における素子の高集積化及び動作の高速化の実現に伴って、多層配線の配線同士を絶縁する絶縁膜に、酸化シリコンよりも誘電率が低い低誘電率絶縁膜を用いる技術が進展している。この低誘電率絶縁膜により配線間容量の低減が可能であり、その結果、信号遅延が防止されると共に、半導体集積回路の動作の高速化が実現される。
しかしながら、低誘電率絶縁膜、例えば炭素を含む酸化シリコン（ＳｉＯＣ）は、従来の酸化シリコン（ＳｉＯ2 ）からなる絶縁膜と比べて化学的、機械的及び熱的安定度が劣るという問題を有している。
そこで、従来は、低誘電率絶縁膜を層間絶縁膜に用いた半導体集積回路装置の強度を向上させる例として、各層間絶縁膜におけるチップ形成領域の周縁部に、多層配線及びビアプラグと同等の部材を用いて形成されたシールリング構造を設ける技術がある。
例えば、図１０（ａ）及びその部分的な拡大平面図（ｂ）に示すように、半導体基板（半導体ウェハ）１００におけるスクライブ領域１０１の内側の周縁部に、シールリング構造１０２が形成されている。
シールリング構造１０２は、図１１に示すように、半導体基板１００の上部に形成された素子分離領域１０５に挟まれた拡散層１０６の上に順次形成された配線と同一の導電性部材からなる多層構造を有している。
具体的には、シールリング構造１０２は、第１の層間絶縁膜１１０に形成されたコンタクトプラグ１１１、第２の層間絶縁膜１２２に形成された第１導体層１４１、第４の層間絶縁膜１２４に形成された第２導体層１４２、第６の層間絶縁膜１２６に形成された第３導体層１４３及び第８の層間絶縁膜１２８に形成された第４導体層１４４を有している。
第１導体層１４１と第２導体層１４２との間の第３の層間絶縁膜１２３には第１接続部１５１が設けられ、第２導体層１４２と第３導体層１４３との間の第５の層間絶縁膜１２５には第２接続部１５２が設けられ、第３導体層１４３と第４導体層１４４との間の第７の層間絶縁膜１２７には第３接続部１５３が設けられている。
ここで、第１の層間絶縁膜１１０は酸化シリコンからなり、第２〜第８の層間絶縁膜１２２〜１２８は、それぞれ低誘電率絶縁膜により構成される。また、各層間絶縁膜同士の間には、エッチングストッパ膜１３０がそれぞれ形成されている。また、第８の層間絶縁膜１２８の上には、耐湿性を有する絶縁膜１５０と、保護膜としてのとしてのポリイミド膜１５１が形成されている。
第２〜第８の層間絶縁膜１２２〜１２８を構成する低誘電率絶縁膜として、一般には有機膜が用いられることが多い。しかしながら、有機膜はその密度が低いため、化学的安定性、機械強度、密着性及び熱安定性が劣るということが知られている。
そこで、従来の低誘電率絶縁膜を用いた半導体集積回路装置は、シールリング構造１０２及び耐湿性を有する絶縁膜１５１を設けることにより、半導体基板１００における素子形成領域１０３ａが外界の水分やイオンという化学物質の影響から保護されるようになるので、長期にわたってその電気的特性を安定させることが可能である。
さらに、図１０（ａ）及び図１０（ｂ）に示すように、シールリング構造１０２は、低誘電率絶縁膜の機械的強度が低いために、ダイシングライン１０４をダイシングする際に発生しやすいクラックをチップ領域１０３の外縁部のみに止め、シールリング構造１０２の内側の素子形成領域１０３ａにまで及ばないようにするという機能をも果たしている。
このようにシールリング構造１０２は、半導体基板１００上に、第１〜第８の層間絶縁膜１１０、１２２〜１２８、第１〜第４導体層１４１〜１４４、第１〜第３接続部１５１〜１５３及び耐湿性絶縁膜１５０を形成し、ダイシングによって半導体集積回路装置をチップ状に分割する際又は分割した後に、素子形成領域１０３ａを保護するという効果を持つ。
特開平１１−２８８９３５号公報
しかしながら、前記従来の半導体集積回路装置の設けられるシールリング構造１０２は、半導体基板（半導体ウェハ）１００をダイシングライン１０４によって、個々の半導体チップに分割する以前においては、その効果が発揮されない。さらに、シールリング構造１０２により保護される領域は、素子形成領域１０３ａにおけるシールリング構造１０２の内側の近傍部分に限定される。
半導体集積回路装置の製造工程においては、化学機械研磨（ＣＭＰ）法に代表される研磨時における機械的ストレスの発生、及び形成後の半導体素子が動作する際の熱の発生という異なる現象が起こる。その上、第２の層間絶縁膜１２２等を構成する低誘電率絶縁膜は、機械的ストレス及び熱に対する耐性が低いという問題がある。その結果、半導体集積回路装置の信頼性を損なう原因の１つとなっている。
本発明は、前記従来の問題を解決し、低誘電率絶縁体からなる層間絶縁膜を用いた半導体装置において、機械的及び熱的な耐性を向上できるようにすることを目的とする。
前記の目的を達成するため、本発明は、低誘電率絶縁体からなる層間絶縁膜を用いた半導体装置を、層間絶縁膜における半導体素子の近傍領域に半導体素子の動作に寄与しないダミー配線領域を形成する構成とする。
具体的に、本発明に係る半導体装置は、半導体領域の上に形成された半導体素子と、半導体領域の上方に形成され、半導体素子と電気的に接続された第１の配線と、第１の配線の上方に、誘電率が酸化シリコンよりも低い絶縁体からなる層間絶縁膜を介在させて形成された第２の配線と、半導体領域の上における第１の配線又は第２の配線の近傍領域に形成された第１のダミー配線とを備えていることを特徴とする。
本発明の半導体装置によると、半導体領域の上における第１の配線又は第２の配線の近傍領域に形成された第１のダミー配線を備えているため、配線形成時に、誘電率が酸化シリコンよりも低い絶縁体からなる層間絶縁膜と配線形成用の金属膜とを共に研磨する際に、比較的に強度が低い層間絶縁膜の機械的強度を高めることができる。その結果、研磨時の機械的ストレス耐性が向上する。また、層間絶縁膜にダミー配線を設けることにより、半導体素子の動作時の熱の伝導性が良好となるため、長期信頼性が向上する。
本発明の半導体装置は、第１のダミー配線と半導体領域とを接続するコンタクトプラグをさらに備えていることが好ましい。このようにすると、第１の配線又は第２の配線から発生する熱を半導体領域例えば半導体基板に直接に伝えることができるため、熱に対する耐性がさらに向上する。
本発明の半導体装置は、第１のダミー配線と電気的に接続されたパッド電極をさらに備えていることが好ましい。このようにすると、第１の配線又は第２の配線から発生する熱をパッド電極、さらには外部に直接に伝えることができるので、熱に対する耐性が向上する。
本発明の半導体装置において、第１のダミー配線は、第１の配線又は第２の配線に沿って形成され、第１の配線における１辺の長さは１００μｍ以下であることが好ましい。
このようにダミー配線が比較的に短いため、ダミー配線を半導体素子の周辺領域の任意の位置に配置することが可能となる。その結果、半導体素子の集積度を損なうことなく、機械的且つ熱的な耐性を最大限に高めることができる。
本発明の半導体装置において、第１のダミー配線は第１の配線の側方に隣接して形成されており、第１のダミー配線の上方に層間絶縁膜を介在させて形成された第２のダミー配線をさらに備えていることが好ましい。このように、第１の配線及び第２の配線のように、通常の配線層の層数と同数のダミー配線を備えることにより、多層配線構造を有する半導体装置に対しても確実に適用することができる。
この場合に、第１のダミー配線と第２のダミー配線とはダミー接続部を介して互いに接続されていることが好ましい。このようにすると、機械的ストレス及び熱に対する耐性がより向上する。
また、この場合に、第２の配線と接続部及び第２のダミー配線とダミー接続部とはそれぞれ一体に形成されていることが好ましい。このようにすると、ダミーを含む配線構造がいわゆるデュアルダマシン構造となる。
本発明の半導体装置において、第１のダミー配線は電気的に浮遊状態であってもよい。このように、本発明のダミー配線は必ずしも半導体領域（半導体基板）と接続された状態、すなわち電位が確定した状態である必要はなく、ダミー接続部を設ける領域が不足するような場合には、浮遊状態としておいてもよい。
本発明の半導体装置において、第１の配線、第２の配線及び第１のダミー配線は、銅を主成分とする金属からなることが好ましい。
本発明の半導体装置において、誘電率が酸化シリコンよりも低い絶縁体からなる層間絶縁膜は、炭素、フッ素又は窒素を含む酸化シリコンからなることが好ましい。このようにすると、層間絶縁膜が酸化シリコンを主成分とするため、シリコンを用いる半導体プロセスとなじみやすい。
本発明の半導体装置において、第１のダミー配線は、半導体領域におけるスクライブ領域の内周部に形成されたシールリングの内側に形成されていることが好ましい。このような構成において、研磨時のストレス及び熱に対する耐性が著しく向上する。
本発明に係る半導体装置の製造方法は、半導体領域の上に、誘電率が酸化シリコンよりも低い絶縁体からなる第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜の上部に、第１の配線形成用溝及び該第１の配線形成用溝の近傍に第１のダミー配線形成用溝を選択的に形成する工程（ｂ）と、第１の層間絶縁膜の上に第１の配線形成用溝及び第１のダミー配線形成用溝を含む全面にわたって第１の金属膜を形成する工程（ｃ）と、化学機械研磨法により、第１の金属膜に対して第１の層間絶縁膜が露出するまで研磨することにより、第１の配線形成用溝に第１の金属膜からなる第１の配線を形成すると共に、第１のダミー配線形成用溝に第１の金属膜からなる第１のダミー配線を形成する工程（ｄ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法によると、工程（ａ）及び（ｂ）において、誘電率が酸化シリコンよりも低い絶縁体からなる第１の層間絶縁膜を形成し、形成した第１の層間絶縁膜の上部に、第１の配線形成用溝及び該第１の配線形成用溝の近傍に第１のダミー配線形成用溝を選択的に形成する。このため、この後の工程（ｄ）において、化学機械研磨法により、第１の金属膜に対して第１の層間絶縁膜が露出するまで研磨する際に、比較的に強度が低い層間絶縁膜の機械的強度を高めることができ、その結果、研磨時の機械的ストレス耐性が向上する。また、層間絶縁膜にダミー配線を設けることにより、半導体素子の動作時の熱伝導性をも良好にできるため、長期信頼性が向上する。
本発明の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、半導体領域の上に半導体素子を形成した後、形成した半導体素子を覆う下層層間絶縁膜を形成する工程（ｅ）と、下層層間絶縁膜における第１のダミー配線形成用溝の下側部分にコンタクトプラグを選択的に形成する工程（ｆ）とをさらに備えていることが好ましい。
本発明の半導体装置の製造方法は、工程（ｄ）よりも後に、第１の層間絶縁膜の上に、誘電率が酸化シリコンよりも低い絶縁体からなる第２の層間絶縁膜を形成する工程（ｇ）と、第２の層間絶縁膜の上部に、第２の配線形成用溝及び該第２の配線形成用溝の近傍に第２のダミー配線形成用溝を選択的に形成する工程（ｈ）と、第２の層間絶縁膜の上に第２の配線形成用溝及び第２のダミー配線形成用溝を含む全面にわたって第２の金属膜を形成する工程（ｉ）と、化学機械研磨法により、第２の金属膜に対して第２の層間絶縁膜が露出するまで研磨することにより、第２の配線形成用溝に第２の金属膜からなる第２の配線を形成すると共に、第２のダミー配線形成用溝に第２の金属膜からなる第２のダミー配線を形成する工程（ｊ）とをさらに備えていることが好ましい。
本発明の半導体装置の製造方法は、工程（ｄ）と工程（ｇ）との間に、誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜を形成する工程（ｋ）と、第３の層間絶縁膜における第２のダミー配線形成用溝の下側部分に第１のダミー配線と接続される導体からなるダミー接続部を選択的に形成する工程（ｌ）とをさらに備えていることが好ましい。このようにすると、第２のダミー配線は、いわゆるシングルダマシン構造となる。
本発明の半導体装置の製造方法は、工程（ｈ）において、第２の層間絶縁膜における第２のダミー配線形成用溝の下側部分に第１のダミー配線を露出するダミー接続孔を選択的に形成することが好ましい。このようにすると、第２のダミー配線は、いわゆるデュアルダマシン構造となる。
本発明の半導体装置の製造方法は、第２のダミー配線の上方に、該第２のダミー配線と電気的に接続されるパッド電極を形成する工程（ｍ）をさらに備えていることが好ましい
。
本発明の半導体装置の製造方法において、第１の配線及び第１のダミー配線は、銅を主成分とする金属からなることが好ましい。
本発明の半導体装置の製造方法において、第１の層間絶縁膜は、炭素、フッ素又は窒素を含む酸化シリコンからなることが好ましい。
本発明に係る半導体装置及びその製造方法によると、半導体素子の動作に寄与する第１の配線の近傍にダミー配線を設けることにより、配線形成時に誘電率が酸化シリコンよりも低い絶縁体からなる層間絶縁膜と配線形成用の金属膜とを共に研磨する際に、研磨時の機械的ストレス耐性が向上し、且つ、半導体素子の動作時の熱伝導性をも良好にできるため、長期信頼性が向上する。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る半導体装置を形成する半導体ウェハにおける１つのチップ形成領域の平面構成を示している。図１に示すように、半導体基板（半導体ウェハ）１０の主面には、互いに交差するスクライブ領域１１に囲まれてなるチップ領域１２が形成され、該チップ領域１２の内側の周縁部には、従来の構造を有するシールリング１３が形成されている。
本発明に係る半導体装置は、チップ領域１２におけるシールリング１３の内側に位置する素子形成領域１２ａに設けられることを特徴とする。
図２は本発明の第１の実施形態に係る半導体装置の断面構成を部分的に示している。図２に示すように、半導体装置は、シリコン（Ｓｉ）からなる半導体基板１０の上部に選択的に形成された複数の素子分離領域１４と、各素子分離領域１４によって区画された複数の活性領域とを有している。複数の活性領域は、半導体素子動作部２００と該半導体素子動作部２００に隣接したダミー配線部３００とに跨って形成される。
半導体基板１０における半導体素子動作部２００の活性領域には、拡散層１５が互いに間隔をおいて形成され、半導体基板１０上の拡散層１５同士の間には、ゲート絶縁膜１６を挟んでポリシリコンからなるゲート電極１７が形成されている。ゲート電極１７の両側面上には絶縁膜からなるサイドウォール１８が形成されている。これにより、ゲート電極１７、ゲート絶縁膜１６及び拡散層１５からなる電界効果トランジスタ（ＦＥＴ）が構成される。
ＦＥＴにおける両拡散層１５及びゲート電極１７の各上面は金属シリサイド層１９により覆われてシリサイド化されている。拡散領域１５の上面がそれぞれシリサイド化された半導体基板１０の主面は、ＦＥＴを含めて例えば酸化シリコン（ＳｉＯ2 ）からなる第１の層間絶縁膜２０により覆われている。
第１の層間絶縁膜２０における半導体素子動作部２００に含まれる２つの拡散層１５の上には、例えばタングステン（Ｗ）からなるコンタクトプラグ２１Ａがそれぞれ形成され、各コンタクトプラグ２１Ａを覆うように、低誘電率絶縁膜であって、例えば炭素を含む酸化シリコン（ＳｉＯＣ）からなる第２の層間絶縁膜２２がエッチングストッパ膜３０を介在させて形成されている。ここで、ＳｉＯＣは誘電率が３以下であり、ニ酸化シリコン（ＳｉＯ2 ）の誘電率である３．９よりも誘電率の値が小さい。第２の層間絶縁膜２２におけるコンタクトプラグ２１Ａの上には、例えば銅（Ｃｕ）を主成分とする第１の配線４１Ａが形成されている。第１の配線４１Ａは、ＳｉＯＣからなる第３の層間絶縁膜２３により覆われており、該第３の層間絶縁膜２３における第１の配線４１Ａの上には、Ｃｕを主成分とする第１の接続部（ビア）５１Ａが形成されている。さらに、第１の接続部５１Ａの上には、第２の配線４２Ａ、第３の配線４３Ａ及び第４の配線４４Ａが、第２の接続部５２Ａ及び第３の接続部５３Ａをそれぞれ介在させて形成されている。
ここで、第２の配線４２ＡはＳｉＯＣからなる第４の層間絶縁膜２４に形成され、第２の接続部５２ＡはＳｉＯＣからなる第５の層間絶縁膜２５に形成され、第３の配線４３ＡはＳｉＯＣからなる第６の層間絶縁膜２６に形成され、第３の接続部５３ＡはＳｉＯＣからなる第７の層間絶縁膜２７に形成され、第４の配線４４ＡはＳｉＯＣからなる第８の層間絶縁膜２８に形成されている。
一方、第１の層間絶縁膜２０におけるダミー配線部３００に含まれる拡散層１５の上側には、例えばＷからなるダミーコンタクトプラグ２１Ｂが形成されている。ダミーコンタクトプラグ２１Ｂを覆うＳｉＯＣからなる第２の層間絶縁膜２２には、例えばＣｕを主成分とする第１のダミー配線４１Ｂがダミーコンタクトプラグ２１Ｂと接続されるように形成されている。第１のダミー配線４１Ｂの上には、第２、第３及び第４のダミー配線４２Ｂ、４３Ｂ、４４Ｂが、第１の接続部５１Ｂ、第２の接続部５２Ｂ及び第３の接続部５３Ｂをそれぞれ介在させて形成されている。
第８の層間絶縁膜２８の上には、例えば窒化シリコン（ＳｉＮ）からなる耐湿性絶縁膜６０が形成され、該耐湿性絶縁膜６０の上には、ポリイミドからなる保護膜６１が形成されている。
また、保護膜６１及び耐湿性絶縁膜６０には、２つの第４の配線４４Ａの一方と接続されたパッド電極６２が形成されている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図３（ａ）〜図３（ｃ）、図４（ａ）及び図４（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図３（ａ）に示すように、半導体基板１０の主面上に、シャロウトレンチ分離(Shallow Trench Isolation：STI)法により、素子分離領域１４を選択的に形成して、各素子分離領域１４によって囲まれてなる活性領域を形成する。続いて、半導体基板１０の主面の少なくとも半導体素子動作部２００の上に、熱酸化法により、膜厚が例えば２ｎｍのゲート絶縁膜１６を形成する。続いて、化学的気相堆積（ＣＶＤ）法により、形成したゲート絶縁膜１６の上に、厚さが約２００ｎｍのポリシリコン膜を堆積する。その後、リソグラフィ法及び反応性イオンエッチング（ＲＩＥ）法により、堆積したポリシリコン膜をエッチングして、ポリシリコン膜からゲート電極１７を形成する。続いて、半導体基板１０の上にゲート電極１７を覆うように、ＣＶＤ法により膜厚が約１３ｎｍのＴＥＯＳ（tetra-ethyl-ortho-silicate）膜と、膜厚が約６０ｎｍの窒化シリコン膜とを順次堆積し、その後、堆積した積層膜に対してエッチバックを行なって、幅が約５５ｎｍのサイドウォール１８をゲート電極１７の両側面上に形成する。続いて、ゲート電極１７及びサイドウォール１８をマスクとして、半導体基板１０の各活性領域にイオン注入により、例えば導電型がｎ型の拡散層１５を形成する。その後、シリサイド法により、半導体基板１０の主面上に、チタン（Ｔｉ)又はコバルト（Ｃｏ）等の金属膜を堆積し熱処理を施して、半導体基板１０上の各拡散層１５及びゲート絶縁膜１７の露出面上に、金属シリサイド層１９を形成する。
続いて、ＣＶＤ法により、金属シリサイド層１９が形成された半導体基板１０の主面上に、膜厚が約１０００ｎｍの酸化シリコンからなる第１の層間絶縁膜２０を堆積する。続いて、化学機械研磨（Chemical Mechanical Polishing：CMP）法により、堆積した第１の層間絶縁膜２０の上面を平坦化する。その後、リソグラフィ法により、第１の層間絶縁膜２０の上に、シリサイド化された各拡散層１５の上側にコンタクトホールの開口パターンを有するレジストマスク（図示せず）を形成する。続いて、形成されたレジストマスクを用いてドライエッチングを行なって、第１の層間絶縁膜２０にコンタクトホールをそれぞれ形成する。続いて、レジストマスクを除去した後、ＣＶＤ法により、第１の層間絶縁膜２０の上に、タングステンと第１の層間絶縁膜２０との密着性を向上させる、厚さが約１０ｎｍのチタン（Ｔｉ）及び約５ｎｍの窒化チタン（ＴｉＮ）からなる積層膜（図示せず）を順次堆積し、続いて、ＣＶＤ法により、積層膜の上に膜厚が約２００ｎｍのタングステン膜を堆積する。続いて、ＣＭＰ法により、第１の層間絶縁膜２０の上に堆積した積層膜及びタングステン膜を除去することにより、第１の層間絶縁膜２０に形成された各コンタクトホールに、半導体素子動作部２００においてはコンタクトプラグ２１Ａが形成され、ダミー配線部３００においてはダミーコンタクトプラグ２１Ｂが形成される。
次に、図３（ｂ）に示すように、ＣＶＤ法により、第１の層間絶縁膜２０の上に膜厚が約３０ｎｍの酸窒化シリコン（ＳｉＯＮ）からなるエッチングストッパ膜３０を堆積する。続いて、ＣＶＤ法により、堆積したエッチングストッパ膜３０の上に、膜厚が約２５０ｎｍの炭素を含む酸化シリコン（ＳｉＯＣ）からなる第２の層間絶縁膜２２を堆積する。その後、リソグラフィ法及びＣ4Ｆ8又はＣＦ4 を主成分とするエッチングガスによるドライエッチング法により、堆積した第２の層間絶縁膜２２に、コンタクトプラグ２１Ａ及びダミーコンタクトプラグ２１Ｂを露出する第１の配線形成用の溝部及び第１のダミー配線形成用の溝部をそれぞれ形成する。続いて、スパッタ法により、金属配線を構成する銅原子の拡散を防ぐ、厚さが約１０ｎｍの窒化タンタル（ＴａＮ）及び約２５ｎｍのタンタル（Ｔａ）からなるバリア膜（図示せず）を順次堆積する。その後、電界めっき法により、バリア膜の上に厚さが約６００ｎｍの銅を主成分とする金属膜を堆積する。続いて、堆積した金属膜及びバリア膜をＣＭＰ法により、第２の層間絶縁膜２２を露出するまで研磨することにより、第２の層間絶縁膜２２における半導体素子動作部２００及びダミー配線部３００の各溝部に、バリア膜及び金属膜が積層された第１の配線４１Ａ及び第１のダミー配線４１Ｂがそれぞれ形成される。
次に、図３（ｃ）に示すように、ＣＶＤ法により、第２の層間絶縁膜２２の上に、膜厚が約３０ｎｍの酸窒化シリコンからなるエッチングストッパ膜３０を堆積し、続いて、堆積したエッチングストッパ膜３０の上に、厚さが約２５０ｎｍのＳｉＯＣからなる第３の層間絶縁膜２３を堆積する。その後、リソグラフィ法及びドライエッチング法により、堆積した第３の層間絶縁膜２３に、第１の配線４１Ａ及び第１のダミー配線４１Ｂを露出する第１の接続部形成用の溝部及び第１のダミー接続部形成用の溝部をそれぞれ形成する。続いて、スパッタ法により、厚さが約１０ｎｍのＴａＮ及び約２５ｎｍのＴａからなるバリア膜（図示せず）を順次堆積する。その後、電界めっき法により、バリア膜の上に厚さが約６００ｎｍの銅を主成分とする金属膜を堆積する。続いて、堆積した金属膜及びバリア膜をＣＭＰ法により、第３の層間絶縁膜２３が露出するまで研磨することにより、第３の層間絶縁膜２３における半導体素子動作部２００及びダミー配線部３００の各溝部に、バリア膜及び金属膜が積層された第１の接続部５１Ａ及び第１のダミー接続部５１Ｂがそれぞれ形成される。
次に、図４（ａ）に示すように、第３の層間絶縁膜２３の上にも、ＳｉＯＮからなるエッチングストッパ膜３０及びＳｉＯＣからなる第４の層間絶縁膜２４を堆積し、さらに、第１の配線４１Ａ及び第１のダミー配線４１Ｂと同様にして、第４の層間絶縁膜２４に第２の配線４２Ａ及び第２のダミー配線４２Ｂをそれぞれ形成する。
次に、図４（ｂ）に示すように、同様にして、第８の層間絶縁膜２８に第４の配線４４Ａ及び第４のダミー配線４４Ｂを形成する。続いて、ＣＶＤ法により、第８の層間絶縁膜２８の上に、厚さが約３００ｎｍのＳｉＮからなる耐湿性絶縁膜６０を堆積する。その後、リソグラフィ法及びフルオロカーボンを主成分とするエッチングガスを用いたドライエッチング法により、耐湿性絶縁膜６０における第４の配線４４Ａを露出する部分を開口する。続いて、スパッタ法により、耐湿性絶縁膜６０の上の開口部分を含む全面に、それぞれ厚さが３０ｎｍのＴｉ、１００ｎｍのＴｉＮ及び８００ｎｍのアルミニウム（Ａｌ）を順次堆積して金属積層膜を形成する。続いて、リソグラフィ法及び塩素を主成分とするエッチングガスを用いたドライエッチング法により、金属積層膜に対してエッチングを行なって、金属積層膜からパッド電極６２をパターニングする。その後、耐湿性絶縁膜６０の上に、スピン塗布法により、ポリイミドからなる保護膜６１を成膜し、成膜した保護膜６１におけるパッド電極６２の上側を部分を開口する。
このように、第１の実施形態に係る製造方法によると、複数の配線層４１Ａ〜４４Ａを形成する際には、上下方向に隣接する配線同士に第１〜第３の接続部４１Ｂ〜４３Ｂを設けていることから、第２〜第８の層間絶縁膜２２〜２８の７層の層間絶縁膜を必要とする。第２〜第８の層間絶縁膜２２〜２８は低誘電率絶縁膜であるため、酸化シリコンと比べて化学的安定性、機械強度、密着性及び熱安定性が劣る。そこで、第１の実施形態においては、図１に示すように、半導体基板１０におけるシールリング１３の内側の領域である素子形成領域１２ａであって、ＦＥＴ等の半導体素子を含む半導体素子動作部２００に隣接してダミー配線部３００を設けている。これにより、第２〜第８の層間絶縁膜２２〜２８に対して、例えばＣＭＰ法による研磨時に機械的なストレスが印加されても、低誘電率絶縁体からなる、例えば第２の層間絶縁膜２２は第１のダミー配線４１Ｂによって、その機械的強度が向上する。
さらに、第１のダミー配線４１Ｂは機械的強度の向上だけでなく、ダミーコンタクト２１Ｂを介在させて半導体基板１０のシリサイド化された拡散層１５と接続されているため、半導体素子が動作中に発する熱を半導体基板１０に伝導させることが可能となる。すなわち、第１の実施形態によると、研磨時の機械的ストレスへの耐性が増すため、歩留まりが向上すると共に、半導体素子の動作時の熱伝導性が良好となるため、半導体装置の長期信頼性が向上する。
なお、低誘電率絶縁材料として、炭素を含む酸化シリコン（ＳｉＯＣ）を用いたが、これに限られず、フッ素を含む酸化シリコン（ＦＳＧ，ＳｉＯＦ）又は酸窒化シリコン（ＳｉＯＮ）を用いてもよい。
また、エッチングストッパ膜３０には酸窒化シリコンを用いたが、炭化シリコン（ＳｉＣ）又は窒化シリコン（ＳｉＮ）を用いてもよい。
また、パッシベーション膜である耐湿性絶縁膜６０は、窒化シリコンの単層膜に限られず、例えば窒化シリコンと酸化シリコンとの積層構造としてもよい。
また、第１の実施形態においては、配線層の層数を４層としたが、１層以上であれば、本発明は適用可能である。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図５は本発明の第２の実施形態に係る半導体装置の断面構成を部分的に示している。図５において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態に係る多層配線がダミー配線部３００を含め、配線層と接続部（ビア）とを別体で形成するいわゆるシングルダマシン法で形成したが、第２の実施形態においては、配線層と接続部とを一体に形成するいわゆるデュアルダマシン法を用いて形成する。
低誘電率材料からなる第２の層間絶縁膜２２等をＣＭＰ法によって研磨する際に発生する機械的ストレスは、第１の実施形態におけるシングルダマシン法と第２の実施形態におけるデュアルダマシン法とではそれぞれ異なるため、低誘電率絶縁膜のストレスに対する許容度を考慮しながら、いずれかの方法を選択することが望ましい。
さらに、デュアルダマシン法はシングルダマシン法と比較して、製造工程が短縮可能であるという特徴をも有しているため、これらを併せて考慮する必要がある。
図５に示すように、例えばＳｉＯＣからなる第３の層間絶縁膜２３には、半導体素子動作部２００においては第２の配線４２Ａ及びそれと一体に形成された第１の接続部４２ａが形成され、ダミー配線作部３００においては第２のダミー配線４２Ｂ及びそれと一体に形成された第１のダミー接続部４２ｂが形成されている。
第４の層間絶縁膜２４には、第３の配線４３Ａ及びそれと一体に形成された第２の接続部４３ａが形成される共に、第３のダミー配線４３Ｂ及びそれと一体に形成された第２のダミー接続部４３ｂが形成されている。同様に、第５の層間絶縁膜２５には、第４の配線４４Ａ及びそれと一体に形成された第３の接続部４４ａが形成される共に、第４のダミー配線４４Ｂ及びそれと一体に形成された第３のダミー接続部４４ｂが形成されている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図６（ａ）〜図６（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図６（ａ）に示すように、第１の実施形態と同様に、半導体基板１０における半導体素子動作部２００に拡散領域１５を含むＦＥＴを形成し、ダミー配線部３００に拡散領域１５を形成する。続いて、酸化シリコンからなる第１の層間絶縁膜２０、コンタクトプラグ２１Ａ及びダミーコンタクトプラグ２１Ｂを形成する。その後、ＳｉＯＮからなるエッチングストッパ膜３０及び例えばＳｉＯＣからなる第２の層間絶縁膜２２を順次成膜する。続いて、成膜した第２の層間絶縁膜２２における各コンタクトプラグ２１Ａの上側に第１の配線４１Ａを形成すると共に、ダミーコンタクトプラグ２１Ｂの上側に第１のダミー配線４１Ｂを形成する。続いて、ＣＶＤ法により、第２の層間絶縁膜２２の上に膜厚が約３０ｎｍのＳｉＯＮからなるエッチングストッパ膜３０を堆積する。続いて、ＣＶＤ法により、堆積したエッチングストッパ膜３０の上に、膜厚が約５００ｎｍでＳｉＯＣからなる第３の層間絶縁膜２３を堆積する。その後、リソグラフィ法により、堆積した第３の層間絶縁膜２３の上に、第１の配線４１Ａ及び第１のダミー配線４１Ｂの上側に開口パターンを有する第１のレジストマスク７０を形成する。続いて、第１のレジストマスク７０を用いて第３の層間絶縁膜２３に対してドライエッチングを行なって、第３の層間絶縁膜２３に、第１の配線４１Ａ及び第１のダミー配線４１Ｂを露出する第１の接続部形成用のコンタクトホール２３ａ及び第１のダミー接続部形成用のコンタクトホール２３ａをそれぞれ形成する。
次に、図６（ｂ）に示すように、第１のレジストマスク７０を除去した後、リソグラフィ法により、第３の層間絶縁膜２３の上に、各コンタクトホール２３ａを含む領域に配線形成用の開口パターンを有する第２のレジストマスク７１を形成する。続いて、第２のレジストマスク７１を用いて第３の層間絶縁膜２３に対してドライエッチングを行なって、第３の層間絶縁膜２３に、第２の配線形成用の溝部２３ｂ及び第２のダミー配線形成用の溝部２３ｂをそれぞれ形成する。
次に、図６（ｃ）に示すように、スパッタ法により、厚さが約１０ｎｍのＴａＮ及び約２５ｎｍのＴａからなるバリア膜（図示せず）を順次堆積する。その後、電界めっき法により、バリア膜の上に厚さが約８００ｎｍの銅を主成分とする金属膜を堆積する。続いて、ＣＭＰ法により、堆積した金属膜及びバリア膜を第３の層間絶縁膜２３が露出するまで研磨することにより、第３の層間絶縁膜２３における半導体素子動作部２００の各溝部に、バリア膜及び金属膜が積層された第１の接続部４２ａを含む第２の配線４２Ａが形成される。これと同時に、第３の層間絶縁膜２３におけるダミー配線部３００の溝部には第１のダミー接続部４２ｂを含む第２のダミー配線４２Ｂが形成される。
次に、これらと同様にして、第４の層間絶縁膜２４に第２の接続部４３ａを含む第３の配線４３Ａ及び第２のダミー接続部４３ｂを含む第３のダミー配線４３Ｂを形成し、さらに、第５の層間絶縁膜２５に第３の接続部４４ａを含む第４の配線４４Ａ及び第３のダミー接続部４４ｂを含む第４のダミー配線４４Ｂを形成する。続いて、第５の層間絶縁膜２５の上に、耐湿性絶縁膜６０、パッド電極６２及び保護膜６１を形成して、図５に示す半導体装置を得る。
このように、第２の実施形態によると、低誘電率絶縁材料からなる第２〜第５の層間絶縁膜２２〜２５に対して実施される研磨時の機械的ストレスへの耐性が増すため、歩留まりが向上すると共に、各ダミー配線４１Ｂから４４Ｂによって半導体素子の動作時の熱伝導性が良好となるため、半導体装置の長期信頼性が向上する。
（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例について図面を参照しながら説明する。
図７は本発明の第２の実施形態の第１変形例に係る半導体装置の断面構成を部分的に示している。図７において、図５に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図７に示すように、第１変形例においては、第１のダミー配線４１Ｂと半導体基板１０との間にダミーコンタクトが形成されていない。すなわち、第１〜第４のダミー配線４１Ｂ〜４４Ｂは電気的に浮遊状態とされている。
このように、ダミー配線部３００にダミーコンタクトを設けないことにより、回路設計の自由度が向上すると共に、チップ面積の増大を抑えることが可能となる。
（第２の実施形態の第２変形例）
以下、本発明の第２の実施形態の第２変形例について図面を参照しながら説明する。
図８は本発明の第２の実施形態の第２変形例に係る半導体装置の断面構成を部分的に示している。図８において、図５に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図８に示すように、第２変形例においては、ダミーコンタクトだけでなく、第３のダミー配線４３Ｂには、第２のダミー配線４２Ｂとの間の第２の接続部が形成されていない。
このように、ダミー配線部３００にダミーコンタクト及び第２の接続部を設けないことにより、回路設計の自由度が向上すると共に、チップ面積の増大を抑えることが可能となる。
（第２の実施形態の第３変形例）
以下、本発明の第２の実施形態の第３変形例について図面を参照しながら説明する。
図９は本発明の第２の実施形態の第３変形例に係る半導体装置の断面構成を部分的に示している。図９において、図５に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図９に示すように、第３変形例に係る半導体装置は、ダミー配線部３００においても、第４のダミー配線４４Ｂの上に該第４のダミー配線４４Ｂと接続されるダミーパッド電極６２Ｂが設けられている。
このようにすると、半導体素子動作部２００から発生した熱が各ダミー配線４１Ｂ〜４４Ｂ及び各ダミー接続部４２ｂ〜４４ｂ並びにダミーパッド電極６２Ｂを通して、外部に効率的に放熱することが可能となる。さらには、ダミーパッド電極６２Ｂに対してワイヤーボンディングを施した場合には、より効率的に放熱することが可能となる。
本発明は、低誘電率絶縁膜に対する研磨時の機械的ストレス耐性が向上すると共に、半導体素子の動作時における熱伝導性をも良好にできるという効果を有し、多層配線構造を有する配線間の層間絶縁膜に低誘電率絶縁膜を用いる半導体装置及びその製造方法等に有用である。
本発明の第１の実施形態に係る半導体装置を形成する半導体ウェハにおける一チップ形成領域を示す平面図である。 本発明の第１の実施形態に係る半導体装置を示す部分的な構成断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の第２の実施形態に係る半導体装置を示す部分的な構成断面図である。 （ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の第２の実施形態の第１変形例に係る半導体装置を示す部分的な構成断面図である。 本発明の第２の実施形態の第２変形例に係る半導体装置を示す部分的な構成断面図である。 本発明の第２の実施形態の第３変形例に係る半導体装置を示す部分的な構成断面図である。 （ａ）は従来の半導体装置を形成する半導体ウェハにおける一チップ形成領域を示す平面図である。（ｂ）は（ａ）の角部を拡大した部分的な平面図である。 図１０（ｂ）のIX−IX線における構成断面図である。
符号の説明
２００ 半導体素子部
３００ ダミー配線部
１０ 半導体基板（半導体領域）
１１ スクライブ領域
１２ チップ領域
１２ａ 素子形成領域
１３ シールリング
１４ 素子分離領域
１５ 拡散領域
１６ ゲート絶縁膜
１７ ゲート電極
１８ サイドウォール
１９ 金属シリサイド層
２０ 第１の層間絶縁膜
２１Ａ コンタクトプラグ
２１Ｂ ダミーコンタクトプラグ
２２ 第２の層間絶縁膜（低誘電率絶縁膜）
２３ 第３の層間絶縁膜（低誘電率絶縁膜）
２３ａ コンタクトホール
２３ｂ 溝部
２４ 第４の層間絶縁膜（低誘電率絶縁膜）
２５ 第５の層間絶縁膜（低誘電率絶縁膜）
２６ 第６の層間絶縁膜（低誘電率絶縁膜）
２７ 第７の層間絶縁膜（低誘電率絶縁膜）
２８ 第８の層間絶縁膜（低誘電率絶縁膜）
３０ エッチングストッパ膜
４１Ａ 第１の配線
４１Ｂ 第１のダミー配線
４２Ａ 第２の配線
４２Ｂ 第２のダミー配線
４３Ａ 第３の配線
４３Ｂ 第３のダミー配線
４４Ａ 第４の配線
４４Ｂ 第４のダミー配線
５１Ａ 第１の接続部
５１Ｂ 第１のダミー接続部
５２Ａ 第２の接続部
５２Ｂ 第２のダミー接続部
５３Ａ 第３の接続部
５３Ｂ 第３のダミー接続部
６０ 耐湿性絶縁膜
６１ 保護膜
６２ パッド電極
６２Ｂ ダミーパッド電極
７０ 第１のレジストマスク
７１ 第２のレジストマスク

Claims (19)

  1. 半導体領域の上に形成された半導体素子と、
    前記半導体領域の上方に形成され、前記半導体素子と電気的に接続された第１の配線と、
    前記第１の配線の上方に、誘電率が酸化シリコンよりも低い絶縁体からなる層間絶縁膜を介在させて形成された第２の配線と、
    前記半導体領域の上における前記第１の配線又は前記第２の配線の近傍領域に形成された第１のダミー配線とを備えていることを特徴とする半導体装置。
  2. 前記第１のダミー配線と前記半導体領域とを接続するコンタクトプラグをさらに備えていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のダミー配線と電気的に接続されたパッド電極をさらに備えていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１のダミー配線は、前記第１の配線又は前記第２の配線に沿って形成され、前記第１の配線における１辺の長さは１００μｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１のダミー配線は前記第１の配線の側方に隣接して形成されており、
    前記第１のダミー配線の上方に前記層間絶縁膜を介在させて形成された第２のダミー配線をさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  6. 、前記第１のダミー配線と前記第２のダミー配線とはダミー接続部を介して互いに接続されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記第２の配線と前記接続部、及び前記第２のダミー配線と前記ダミー接続部とはそれぞれ一体に形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記第１のダミー配線は電気的に浮遊状態であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記第１の配線、第２の配線及び第１のダミー配線は、銅を主成分とする金属からなることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記層間絶縁膜は、炭素、フッ素又は窒素を含む酸化シリコンからなることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記第１のダミー配線は、前記半導体領域におけるスクライブ領域の内周部に形成されたシールリングの内側に形成されていることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
  12. 半導体領域の上に、誘電率が酸化シリコンよりも低い絶縁体からなる第１の層間絶縁膜を形成する工程（ａ）と、
    前記第１の層間絶縁膜の上部に、第１の配線形成用溝及び該第１の配線形成用溝の近傍に第１のダミー配線形成用溝を選択的に形成する工程（ｂ）と、
    前記第１の層間絶縁膜の上に前記第１の配線形成用溝及び第１のダミー配線形成用溝を含む全面にわたって第１の金属膜を形成する工程（ｃ）と、
    化学機械研磨法により、前記第１の金属膜に対して前記第１の層間絶縁膜が露出するまで研磨することにより、前記第１の配線形成用溝に前記第１の金属膜からなる第１の配線を形成すると共に、前記第１のダミー配線形成用溝に前記第１の金属膜からなる第１のダミー配線を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
  13. 前記工程（ａ）と前記工程（ｂ）との間に、
    前記半導体領域の上に半導体素子を形成した後、形成した前記半導体素子を覆う下層層間絶縁膜を形成する工程（ｅ）と、
    前記下層層間絶縁膜における前記第１のダミー配線形成用溝の下側部分にコンタクトプラグを選択的に形成する工程（ｆ）とをさらに備えていることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記工程（ｄ）よりも後に、
    前記第１の層間絶縁膜の上に、誘電率が酸化シリコンよりも低い絶縁体からなる第２の層間絶縁膜を形成する工程（ｇ）と、
    前記第２の層間絶縁膜の上部に、第２の配線形成用溝及び該第２の配線形成用溝の近傍に第２のダミー配線形成用溝を選択的に形成する工程（ｈ）と、
    前記第２の層間絶縁膜の上に前記第２の配線形成用溝及び第２のダミー配線形成用溝を含む全面にわたって第２の金属膜を形成する工程（ｉ）と、
    化学機械研磨法により、前記第２の金属膜に対して前記第２の層間絶縁膜が露出するまで研磨することにより、前記第２の配線形成用溝に前記第２の金属膜からなる第２の配線を形成すると共に、前記第２のダミー配線形成用溝に前記第２の金属膜からなる第２のダミー配線を形成する工程（ｊ）とをさらに備えていることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
  15. 前記工程（ｄ）と前記工程（ｇ）との間に、
    誘電率が酸化シリコンよりも低い絶縁体からなる第３の層間絶縁膜を形成する工程（ｋ）と、
    前記第３の層間絶縁膜における前記第２のダミー配線形成用溝の下側部分に前記第１のダミー配線と接続される前記導体からなるダミー接続部を選択的に形成する工程（ｌ）とをさらに備えていることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記工程（ｈ）において、前記第２の層間絶縁膜における前記第２のダミー配線形成用溝の下側部分に前記第１のダミー配線を露出するダミー接続孔を選択的に形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 前記第２のダミー配線の上方に、該第２のダミー配線と電気的に接続されるパッド電極を形成する工程（ｍ）をさらに備えていることを特徴とする請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記第１の配線及び第１のダミー配線は、銅を主成分とする金属からなることを特徴とする請求項１２〜１６のいずれか１項に記載の半導体装置の製造方法。
  19. 前記第１の層間絶縁膜は、炭素、フッ素又は窒素を含む酸化シリコンからなることを特徴とする請求項１２〜１８のいずれか１項に記載の半導体装置の製造方法。
JP2005001857A 2005-01-06 2005-01-06 半導体装置及びその製造方法 Pending JP2006190839A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005001857A JP2006190839A (ja) 2005-01-06 2005-01-06 半導体装置及びその製造方法
US11/198,224 US20060145347A1 (en) 2005-01-06 2005-08-08 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001857A JP2006190839A (ja) 2005-01-06 2005-01-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006190839A true JP2006190839A (ja) 2006-07-20

Family

ID=36639488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001857A Pending JP2006190839A (ja) 2005-01-06 2005-01-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20060145347A1 (ja)
JP (1) JP2006190839A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112825A (ja) * 2006-10-30 2008-05-15 Denso Corp 半導体装置およびその製造方法
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
JP2009076615A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 半導体装置の製造方法
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP2009206241A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp 半導体装置
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
JP2011258762A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置及びその製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2014099470A (ja) * 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102005057076A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
JP2007305713A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及び配線補助パターン生成方法
US7427550B2 (en) * 2006-06-29 2008-09-23 International Business Machines Corporation Methods of fabricating passive element without planarizing
JP2008166422A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 半導体装置
US7923840B2 (en) * 2007-01-10 2011-04-12 International Business Machines Corporation Electrically conductive path forming below barrier oxide layer and integrated circuit
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5106933B2 (ja) * 2007-07-04 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置
JP5361156B2 (ja) * 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
US20090087956A1 (en) * 2007-09-27 2009-04-02 Texas Instruments Incorporated Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
US7812424B2 (en) * 2007-12-21 2010-10-12 Infineon Technologies Ag Moisture barrier capacitors in semiconductor components
US7888776B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US9613914B2 (en) * 2011-12-07 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure
JP6214222B2 (ja) * 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
US9305887B2 (en) 2013-06-05 2016-04-05 United Microelectronics Corp. Seal ring structure with a v-shaped dielectric layer conformally overlapping a conductive layer
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
US9620460B2 (en) 2014-07-02 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package and fabricating method thereof
KR102341726B1 (ko) * 2015-02-06 2021-12-23 삼성전자주식회사 반도체 소자
CN104993031B (zh) * 2015-06-12 2018-03-06 映瑞光电科技(上海)有限公司 高压倒装led芯片及其制造方法
JP2018164055A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
TWI741935B (zh) 2020-04-28 2021-10-01 台灣積體電路製造股份有限公司 半導體元件與其製作方法
US11355410B2 (en) 2020-04-28 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dissipation in semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US8297377B2 (en) * 1998-11-20 2012-10-30 Vitruvian Exploration, Llc Method and system for accessing subterranean deposits from the surface and tools therefor
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP4682964B2 (ja) * 2006-10-30 2011-05-11 株式会社デンソー 半導体装置およびその製造方法
JP2008112825A (ja) * 2006-10-30 2008-05-15 Denso Corp 半導体装置およびその製造方法
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
JP2009076615A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 半導体装置の製造方法
JP2009206241A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp 半導体装置
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7888777B2 (en) 2008-04-23 2011-02-15 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
JP2011258762A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置及びその製造方法
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
US9972650B2 (en) 2010-06-30 2018-05-15 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
US10847558B2 (en) 2010-06-30 2020-11-24 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
JP2022132369A (ja) * 2010-06-30 2022-09-08 キヤノン株式会社 固体撮像装置
JP2014099470A (ja) * 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置
US9543228B2 (en) 2012-11-13 2017-01-10 Fujitsu Limited Semiconductor device, semiconductor integrated circuit device, and electronic device

Also Published As

Publication number Publication date
US20060145347A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP2006190839A (ja) 半導体装置及びその製造方法
US11056450B2 (en) Semiconductor device
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
JP5324822B2 (ja) 半導体装置
JP5622433B2 (ja) 半導体装置およびその製造方法
US7675175B2 (en) Semiconductor device having isolated pockets of insulation in conductive seal ring
JP5385610B2 (ja) 相互接続構造体の形成方法
JP5106933B2 (ja) 半導体装置
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
US10276500B2 (en) Enhancing barrier in air gap technology
US20140273453A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2011228419A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
JP2007027343A (ja) 半導体装置及びその製造方法
JPH11126820A (ja) 半導体装置とその製造方法
JP2009295733A (ja) 半導体装置及びその製造方法
JP2008060606A (ja) 半導体装置の製造方法
JP2005142351A (ja) 半導体装置およびその製造方法
JP4343198B2 (ja) 半導体装置及びその製造方法
JP2009010065A (ja) 半導体装置及びその製造方法