JP5324822B2

JP5324822B2 - 半導体装置

Info

Publication number: JP5324822B2
Application number: JP2008136999A
Authority: JP
Inventors: 俊一時藤
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-05-26
Filing date: 2008-05-26
Publication date: 2013-10-23
Anticipated expiration: 2028-05-26
Also published as: JP2009283858A; US8513778B2; US20090315184A1

Description

本発明は、半導体素子の外周を囲む筒状ダミー配線を有する半導体装置に関するものである。

近年において、マイクロプロセッサやメモリ等の半導体装置の微細化の進展によりトランジスタ等の素子レベルの集積度が飛躍的に向上してきている。このため、下地レベルの高集積化に合わせて配線系の高集積化を実現する多層配線が必須となってきている。しかし、配線系の微細化に伴い従来プロセスの延長では配線層における信号の遅延、すなわちＲＣ遅延が大きくなり、動作速度の高速化の妨げとなっている。従って、マイクロプロセッサ等の更なる高速化の実現には、配線抵抗Ｒと配線間容量Ｃの低減が必要不可欠となる。配線抵抗Ｒの低減に関しては、配線材料を従来のアルミニウムから銅に変更することで抵抗値を大幅に低減させることが可能である。銅は、アルミニウムと異なりエッチング加工が極めて困難である反面、ステップカバレージに優れた薄膜形成法としてのＣＶＤ法や埋め込みのためのメッキ法で厚膜を形成することが比較的容易である。かかる銅のメリットを活かし、デメリットを排除した加工プロセスとしてダマシン法が知られている。ダマシン法とは、層間絶縁膜にあらかじめ配線用の溝を形成し、この溝を埋め込むように銅膜をウエハ全面に堆積し、溝に埋め込まれた部分以外の銅膜をＣＭＰ法を用いて除去し、層間絶縁膜内に銅配線を形成する技術である。

一方、配線間容量Ｃの低減に関しては、層間絶縁膜の材料として従来のＳｉＯ₂膜の代わりに比誘電率がより低い、いわゆるｌｏｗ−ｋ膜の導入が検討されている。ｌｏｗ−ｋ膜の材料として注目されているメチル含有ポリシロキサン（ＭＳＱ）は、メチル基の存在により分子構造内に間隙を生じるためにかかる膜は多孔質となる。このような膜密度の低いｌｏｗ−ｋ膜は、吸湿性が高く、また不純物の侵入による誘電率の増加といった信頼性の影響が懸念される。更に、ダイシングやボンディング等による応力作用時にｌｏｗ−ｋ膜の機械的強度の脆弱性に起因して破壊が生じ易く、また、ｌｏｗ−ｋ膜の低い界面密着性に起因して層間剥離が生じるおそれもある。かかる破壊又は層間剥離が生じた場合には、ｌｏｗ−ｋ膜の吸湿性の高さから外部からの湿気を吸収してしまい、結果としてチップ領域である活性領域に水分が伝達することで半導体装置として不良となり歩留まりを低下させる問題点があった。

上述したダイシング時の問題を解決する手段として、ボンディングパッド形成領域及び活性領域を金属配線で囲むようにいわゆるシールリングを設ける構造が特許文献１に開示されている。また、上述したボンディング時の問題を解決手段として、ボンディングパッド形成領域の外周を金属配線で囲むいわゆるシールリングを設ける構造が特許文献２に開示されている。
特開２００５−１６７１９８特開２００５−１４２５５３

特許文献１に開示されたシールリングを有する半導体装置の構造は、ボンディングパッド形成領域及び活性領域を囲む位置すなわちスクライブラインの近傍にシールリングを設けている。かかる構造では、ダイシング時における活性領域内への水分等の不純物の浸入を防止することは可能であるが、ボンディング時においてボンディングパッド形成領域の近傍に発生する破壊又は層間剥離による水分等の不純物の浸入を許容してしまう問題点があった。

また、特許文献２に開示されたシールリングを有する半導体装置の構造は、ボンディングパッドの各々の形成領域を囲むようにシールリングを設けている。かかる構造では、ボンディング時においてボンディングパッド形成領域の近傍に発生する破壊又は層間剥離による水分等の不純物の浸入を防止することは可能であるが、ダイシング時における活性領域内への水分等の不純物の浸入を許容してしまう問題点があった。また、ボンディングパッドごとにシールリングで覆っているため、ボンディングパッド同士の距離を広くする必要があるため半導体装置としての小型化を困難となる問題点もあった。

本発明は、以上の如き事情に鑑みてなされたものであり、ダイシング時及びボンディング時においても活性領域への水分等の不純物の侵入を防止し、小型化が容易におこなうことができる半導体装置を提供する。

上述した課題を解決するために、複数の半導体素子を含む半導体層と、前記半導体層上に設けられた絶縁膜と、前記複数の半導体素子が形成された領域の外側の前記絶縁膜上に設けられた外部接続端子と、前記絶縁膜を貫通して前記外部接続端子と前記半導体素子とを接続する配線と、を含む半導体装置であって、前記配線が貫通する開口部を有して前記絶縁膜内に延在して前記半導体素子の全体を囲み、かつ前記外部接続端子の内側に配置された筒状ダミー配線を更に有することを特徴とする半導体装置が提供される。

また、前記絶縁膜は、低誘電率膜とシリコン酸化膜とからなる少なくとも２層以上の構造であっても良い。更に、前記低誘電率膜は、比誘電率が３以下であっても良い。

また、前記低誘電率膜からなる層が、前記シリコン酸化膜からなる層よりも下層にあっても良い。

また、前記開口部は、前記筒状ダミー配線の前記シリコン酸化膜内を延在する部分に形成されていても良い。

また、前記筒状ダミー配線は銅からなっていても良い。更に、前記筒状ダミー配線の上端の界面が、前記外部接続端子の下端の界面以下であっても良い。

本発明の半導体装置によれば、半導体素子と外部接続端子とを接続する配線が貫通する開口部を有する筒状ダミー配線が、前記半導体素子を含む半導体層上に設けられた絶縁膜内に延在して前記半導体素子の全体を囲み、かつ前記外部接続端子の内側に配置される故、ダイシング時及びボンディング時においても活性領域への水分等の不純物の侵入を防止し、小型化を容易におこなうことができることとなる。

発明を実施するための形態

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。

先ず、図１乃至図５を参照しつつ、本発明の実施例としての半導体装置１０の構成について詳細に説明する。

図１は、本発明の実施例としての半導体装置１０が形成されたウエハ１００の一部を示す平面図である。ウエハ１００には、ダイシング時の切りしろとなるスクライブライン２００が格子状に設けられており、スクライブライン２００に沿ってダイシングされることにより半導体装置１０は、個別化されたチップとして切り出される。半導体装置１０には、半導体装置１０のトランジスタ等の回路素子である半導体素子が形成された活性領域１１の周囲を囲むように筒状のダミー配線であるシールリング１２が形成されている。更に、半導体装置１０には、シールリング１２の外側領域（すなわち、シールリング１２と半導体装置１０の端面との間）に外部接続端子としてのボンディングパッド１３が複数形成されている。すなわち、シールリング１２は、チップとして切り出された半導体装置１０の活性領域１１とボンディングパッド１３との間であって、活性領域１１を囲むように筒状形成をなして形成される。これにより、シールリング１２は、ダイシング時及びボンディング時における半導体装置１０の端部付近の破壊又は層間剥離による水分等の不純物の浸入を防止することとなる。なお、以下において破線４によって囲まれた領域内のボンディングパッドを説明の便宜上、一方をボンディングパッド１３とし、他方をボンディングパッド１３´とする。

図２は図１おける２−２線断面図である。図２に示されているように、半導体装置１０は、トランジスタ等の回路素子すなわち半導体素子２１が形成された半導体層２２と、半導体層２２の上部において複数の層に亘って配線を立体的に形成した配線層２３によって構成される。配線層２３には例えば８つの層からなる層間絶縁膜２４〜３１が積層されている。層間絶縁膜２４〜３１内には、多層配線を構成するコンタクトプラグ３２、第１素子配線３３〜第４素子配線３６、第１ボンディング配線３７〜第４ボンディング配線４０及び第４素子配線３６と第４ボンディング配線４０とを接続する接続配線４１が形成されている。また、第４ボンディング配線４０には例えば４つのコンタクトプラグ４２を介してボンディングパッド１３が接続されている。更に、積層された第１素子配線３３〜第４素子配線３６と積層された第１ボンディング配線３７〜第４ボンディング配線４０との間には、層間絶縁膜２５〜２９を貫通するようにシールリング１２が形成されている。なお、コンタクトプラグ３２、第１素子配線３３〜第４素子配線３６、第１ボンディング配線３７〜第４ボンディング配線４０及び接続配線４１から、半導体素子２１とボンディングパッド１３とを接続する所望の配線が構成されることとなる。

第１の層間絶縁膜２４は、半導体層２２上に形成されるメタル配線形成前の平坦化膜であり、基板工程において形成された全ての段差を解消するものである。例えば、第１の層間絶縁膜２４の材料としてはＢＰＳＧ等の不純物ドープ型の酸化膜が使用されても良い。第１の層間絶縁膜２４内には、半導体層２２に形成された半導体素子２１に電気的に接続されたコンタクトプラグ３２が形成されている。また、シールリング１２の下方にはプラグ４３が形成されている。例えば、コンタクトプラグ３２、プラグ４３はタングステンによって形成されていても良い。

第２及び第４の層間絶縁膜２５、２７は、それぞれ拡散防止膜２５ａ、２７ａと、低誘電率膜であるｌｏｗ−ｋ膜２５ｂ、２７ｂと、キャップ膜２５ｃ、２７ｃと、が順次積層された積層構造を有する。第３の層間絶縁膜２６は、拡散防止膜２６ａ及びｌｏｗ−ｋ膜２６ｂが順次積層された積層構造を有する。第５〜第７の層間絶縁膜２８、２９、３０は、拡散防止膜２８ａ、２９ａ、３０ａと、シリコン酸化膜２８ｂ、２９ｂ、３０ｂと、が順次積層された積層構造を有する。第８の層間絶縁膜３１は、拡散防止膜３１ａ、シリコン酸化膜３１ｂ及び拡散防止膜３１ｃが順次積層された積層構造を有する。例えば、拡散防止膜２５ａ〜３１ａ、３１ｃはＳｉＮ又はＳｉＣによって形成されても良く、配線及びシールリング１２の構成材料である銅の拡散防止のためのバリア層として機能する。例えば、キャップ層２５ｃ、２７ｃは、ＳｉＯ２、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＮ又はＳｉＯＮ等からなり、ｌｏｗ−ｋ膜２５ｂ〜２７ｂの表面保護膜として機能する。例えば、ｌｏｗ−ｋ膜２５ｂ〜２７ｂは、ＲＣ遅延を抑制すべく誘電率の比較的低いメチル含有ポリシロキサン（MSQ:methylsilsesquioxane）、水素含有ポリシロキサン（HSQ:hydrogensilsesquioxane）、ＣＤＯ膜（Carbon-Doped Oxide）、高分子膜（ポリイミド系、パリレン系、テフロン（登録商標）系、その他共重合系）、アモルファスカーボン膜等によって形成されていても良い。なお、ｌｏｗ−ｋ膜２５ｂ〜２７ｂとして使用される材料の比誘電率は３．０以下であることが望ましい。

第１素子配線３３及び第１ボンディング配線３７は、第２の層間絶縁膜２５内に形成されている。第２素子配線３４及び第２ボンディング配線３８は、第３及び第４の層間絶縁膜２６、２７内に形成されている。第３素子配線３５及び第３ボンディング配線３９は、第５及び第６の層間絶縁膜２８、２９内に形成されている。第４素子配線３６及び第４ボンディング配線４０は第７及び第８の層間絶縁膜３０、３１内に形成され、接続配線４１は第８の層間絶縁膜３１内に形成されている。また、第２素子配線３４〜第４素子配線３６及び第２ボンディング配線３８〜第４ボンディング配線４０は、下層に隣接して形成される素子配線又はボンディング配線に接続するためのビアプラグ３４ａ〜３６ａ、３８ａ〜４０ａを含んだ断面形状をしている。具体的には、第３、第５、第７の層間絶縁膜２６、２８、３０内に形成されている部分がビアプラグ３４ａ〜３６ａ、３８ａ〜４０ａとして形成される。これらの配線はＲＣ遅延を抑制するべく電気抵抗の比較的小さい銅が用いられている。銅は、拡散係数が大きくシリコンや層間絶縁膜内に拡散しやすいため、銅の拡散を防止するためのバリアメタル層４４〜５０が各配線の表面に形成されている。例えば、バリアメタル層４４〜５０は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｔｉ、ＴｉＮ又はＴｉＳｉＮ等から形成されていても良い。

シールリング１２は、層間絶縁膜２５〜２９内において形成された各構成部分が結合されて構成されている。すなわち、シールリング１２は、第２の層間絶縁膜２５内に形成された第１シール配線５１と、第３及び第４の層間絶縁膜２６、２７内に形成された第２シール配線５２と、第５及び第６の層間絶縁膜２８、２９内に形成された第３シール配線５３と、が積層され且つ層間絶縁膜２５〜２９を貫通するように一体的に形成されている。また、第２シール配線５２及び第３シール配線５３は、下層に隣接して形成されるシール配線に接続するためのシールプラグ５２ａ、５３ａを含んだ断面形状をしている。具体的には、第３及び第５の層間絶縁膜２６、２８内に形成されている部分がシールプラグ５２ａ、５３ａとして形成される。シール配線も上述したボンディングパッド１３と半導体素子２１とを接続する多層配線と同様に、銅によって形成されている。従って、シール配線の表面にも銅の層間絶縁膜内への拡散防止を目的としてバリアメタル層５５〜５７が形成されている。例えば、バリアメタル層５５〜５７もＴａ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｔｉ、ＴｉＮ又はＴｉＳｉＮ等から形成されていても良い。

図３は図１おける３−３線断面図である。図３に示された断面図は、図１から判るようにボンディングバッド１３とは異なるボンディングパッド１３´を含む断面図である。しかしながら、ボンディングパッド１３とボンディングパッド１３´とは活性領域に接続されるまでの配線パターンが異なるだけであって、基本的にはその構造は同等である。以下、図３を参照しつつ異なる構成部分についての説明をする。なお、図２と構造が異なる部分については異なる符合を付して説明し、同等（すなわち、対応する構造）の構造部分については図２と区別するために各符号に「´」を付してその説明を省略する。また、層間絶縁膜２４〜３１及び配線シール５２、５１については同一であるため同一の符号を付することとする。

図３に示されているように、第５及び第６の層間絶縁膜２８、２９を貫通する第３シール配線５３は形成されておらず、第６の層間絶縁膜２９内に第３素子配線３５´と第３ボンディング配線３９´を接続する接続配線５９が形成されている。ここで、第３素子配線３５´、第３ボンディング配線３９´及び接続配線５９の表面には、バリアメタル層６０が形成されている。

また、第８の層間絶縁膜３１内には第４素子配線３６´と第４ボンディング配線４０´とは接続されておらず、第４素子配線３６´と第４ボンディング配線４０´との間に第４シール配線５４が形成されている。また、第４シール配線５４にも他のシール配線と同様に銅によって形成されており、その表面には拡散防止のためのバリアメタル層５８が形成されている。例えば、バリアメタル層５８もＴａ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｔｉ、ＴｉＮ又はＴｉＳｉＮ等から形成されていても良い。ここで、第４ボンディング配線４０´の表面にはバリアメタル層６１が形成されている。

また、図２及び図３から判るように、ボンディングパッド１３、１３´はシールリング１２と同一の層（すなわち、配線層２３）内には形成されていない。すなわち、シールリングの上端の界面（例えば、図３における第４シール配線５４の上端面）は、ボンディングパッド１３、１３´の下端の界面（例えば、コンタクトプラグ４２、４２´の下端面）よりも低い位置に形成される。かかる構成によってボンディング時における接続配線のシールリング１２への接触を防止することが可能となり、ボンディングによる接続不良を低減することができる。なお、半導体装置１０の設計等の観点からボンディングパッド１３、１３´の下端の界面よりもシールリング１２の上端の界面が高くなるような構造としても良い。

図２及び図３から判るように、ボンディングパッド１３、１３´の各々は、それぞれに異なる層間絶縁膜内に接続配線を有している。従って、シールリング１２には、接続配線が貫通するための開口が積層方向（すなわち、高さ方向）において異なる位置に複数設けられている。かかるシールリング１２の開口部分についての構造を図４及び図５を参照しつつ説明する。

図４は、第４、第６、第８の層間絶縁膜２７、２９、３１ごとにおける図１の破線領域４における平面断面図である。図４（ａ）に示されているように、第４の層間絶縁膜２７内においては、ボンディングパッド１３、１３´の下方に形成されたボンディング配線３８、３８´は活性領域１１内の半導体素子２１、２１´と接続するための接続配線は形成されておらず、ボンディング配線３８、３８´はシール配線５２によって半導体素子２１、２１´から離間されていることとなる。

次に、図４（ｂ）に示されているように、第６の層間絶縁膜２９内においては、ボンディング配線３９´は接続配線５９と接続されており、活性領域１１の半導体素子２１´と接続されている。ここで、シール配線５３には開口７１が形成されたおり、接続配線５９は開口７１を貫通している。ボンディング配線３９には接続配線が接続されておらず、シール配線５３によって半導体素子２１から離間されていることとなる。

次に、図４（ｃ）に示されているように、第８の層間絶縁膜３１内においては、ボンディング配線４０は接続配線４１と接続されており、活性領域１１の半導体素子２１と接続されている。ここで、シール配線５４には開口７２が形成されており、接続配線４１は開口７２を貫通している。ボンディング配線４０´には接続配線が接続されておらず、シール配線５４によって半導体素子２１から離間されているため、ボンディング配線４０´はボンディング配線３９´及び接続配線５９を介して半導体素子２１´と接続されている。

図５は、図１の破線４で囲まれた領域のシールリング１２の積層方向に沿った断面図である。図５に示されているに、シールリング１２は第１の層間絶縁膜２４から拡散防止膜３１ｃまで間の層間絶縁膜２５〜３１を貫通して形成されている。また、シールリング１２には略矩形の開口７１、７２が形成されている。また、開口７１と開口７２とは層間絶縁膜の積層方向の異なる高さに設けられている。これは、各ボンディングパッドからの配線の接触防止のためであり、これによって様々な配線設計を行うことができることとなる。接続配線４１、５９は、開口７１、７２は接触することがないことから、拡散防止膜２８ａ〜３１ａ及びシリコン酸化膜２８ｂ〜３１ｂも開口７１、７２を貫通していることとなる。ここで、開口７１、７２は、シリコン酸化膜を含む層間絶縁膜内に形成されることが望ましい。これは、ｌｏｗ−ｋ膜を含んだ層間絶縁膜内に形成されると、開口をｌｏｗ−ｋ膜が貫通することとなり、開口部分に形成されたｌｏｗ−ｋ膜が剥離及び破壊する可能性があり、またかかる剥離及び破壊等によって水分等の不純物を透過させる可能性もあるからである。また、かかる剥離及び破壊等がなくとも、ｌｏｗ−ｋ膜の透水性により水分を透過させてしまう可能性があるからである。

次に、かかる構造を有する半導体装置１０の製造方法について図６に示す製造工程図を参照しつつ説明する。なお、活性領域１１の部分については、ボンディング配線と同様に素子配線が形成されることとから、図面への記載は省略するものとする。

先ず、公知の半導体素子形成工程を経て半導体層２２（ウエハ）の活性領域内にトランジスタ等の回路素子である半導体素子（図示せず）を形成する。次に、回路素子が形成されたウエハ上に例えばＢＰＳＧ膜を堆積した後、約８５０℃のＮ₂雰囲気中でリフロー平坦化処理を施して第１の層間絶縁膜２４を形成する。その後、平坦化されたＢＰＳＧ膜にコンタクトプラグ（図示せず）及びプラグ４３を形成するための開口を形成する。次に、ＷＦ₆及びＨ₂を反応ガスとして使用したＣＶＤ法により上記開口内部を埋め込むようにタングステンを堆積させ、コンタクトプラグ及びプラグ４３を形成する。その後、第１の層間絶縁膜２４上に堆積した余分なタングステンをＣＭＰ法等により除去するとともに、第１の層間絶縁膜２４を平坦化させる（図６（ａ））。

次に第１の層間絶縁膜２４上に、第２の層間絶縁膜２５を形成する。まず、第１の層間絶縁膜２４上にプラズマＣＶＤ法によりＳｉＮ膜を５〜２００ｎｍ程度堆積し、拡散防止膜２５ａを形成する。この拡散防止膜２５ａを形成することにより配線及びシールリングを構成する銅の第１の層間絶縁膜２４内への拡散を防止する。次に、拡散防止膜２５ａ上に厚さ１００〜５０００ｎｍ程度のｌｏｗ−ｋ膜２５ｂを形成する。ｌｏｗ−ｋ膜の材料としては例えば、メチル含有ポリシロキサン（ＭＳＱ）を用いることができ、その形成方法としては溶液をスピンコートした後熱処理を施して薄膜を形成するＳＯＤ(Spin on dielectrics）法を用いることができる。なお、ｌｏｗ−ｋ膜の形成方法としては、塗布法に限らずＣＶＤ法を用いて形成することとしも良い。また、ｌｏｗ−ｋ膜２５ｂを形成した後、ｌｏｗ−ｋ膜２５ｂの表面にヘリウムプラズマを照射して表面改質処理を行うこととしても良い。これにより、ｌｏｗ−ｋ膜２５ｂの上に形成されるキャップ膜２５ｃとの接着性が改善され界面剥離が生じ難くなる。次に、ＳｉＨ₄とＯ₂を反応ガスとして使用したＣＶＤ法によりｌｏｗ−ｋ膜２５ｂの上にＳｉＯ₂膜を５〜２００ｎｍ程度堆積し、キャップ膜２５ｃを形成する。このキャップ膜２５ｃは、ｌｏｗ−ｋ膜２５ｂの表面保護膜として機能する他、ｌｏｗ−ｋ膜に後述のエッチング処理を施す際のハードマスクとしても機能する。以上の拡散防止膜２５ａ、ｌｏｗ−ｋ膜２５ｂ、キャップ膜２５ｃにより第２の層間絶縁膜２５が形成される。次に、キャップ膜２５ｃ上に第１ボンディング配線３７及び第１シール配線５１を形成すべき箇所に開口を有するフォトマスクを形成し、異方性ドライエッチング処理により、キャップ膜２５ｃ、ｌｏｗ−ｋ膜２５ｂ、拡散防止膜２５ａをエッチングして第１ボンディング配線３７及び第１シール配線５１をダマシン法により形成するための配線溝８１、８２を形成する（図６（ｂ））。なお、図示されていないが、上述した工程と同様にして第１素子配線３３、３３´用の配線溝も同時に形成されている。

次に、スパッタ法により先の工程で形成した配線溝８１、８２の底面及び側面に膜厚２〜５０ｎｍのＴｉＮ膜を堆積させ、バリアメタル層４８、４８´、５５を形成する。バリアメタル層４８、４８´、５５を形成することにより、第１ボンディング配線３７、３７´及び第１シール配線５１の材料である銅の拡散を防止する。なお、バリアメタル層４８、４８´、５５の形成方法としてはＴｉＣｌ₄とＮＨ₃を反応ガスとして使用したＣＶＤ法を用いることとしても良い。次に、電界メッキ法により配線溝８１、８２を充填するように銅膜を堆積させ、第１ボンディング配線３７、３７´を形成するとともに第１シール配線５１を形成する。なお、銅メッキを施す前に、バリアメタル層４８、４８´、５５が形成された配線溝８１、８２内にスパッタ法により銅を堆積させてメッキシード層を形成することとしても良い。続いて、例えば２５０℃のＮ₂雰囲気中でアニール処理を行う。その後、キャップ層２５ｃ上に堆積した銅をＣＭＰ法により除去するとともに表面の平坦化処理を行う。この銅除去工程においては、高研磨レートかつ研磨レートのウエハ面内の均一性を確保できる研磨条件として、例えば研磨圧力２．５〜４．５ｐｓｉ、研磨パッドとウエハ間の相対速度６０〜８０ｍ／ｍｉｎに設定することが望ましい。これにより、配線溝８１、８２内にダマシン法による第１ボンディング配線３７、３７´及び第１シール配線５１が形成される（図６（ｃ））。なお、図示されていないが、上述した工程と同様にして第１素子配線３３、３３´及びそれを保護するバリアメタル層４４、４４´も同時に形成されている。

また、上述した配線溝の形成工程において、配線溝８１を格子状に形成し、銅の堆積工程においてかかる格子状の配線溝８１に銅を堆積させて格子状の第１ボンディング配線３７、３７´を形成しても良い。第１ボンディング配線３７、３７´を格子状に形成することによって、形成後の研磨による平坦化をより精度良く実施することができるからである。従って、後述するその他のボンディング配線においても同様にして格子状に形成しても良い。

次に、第１ボンディング配線３７、３７´及び第１シール配線５１が形成されたウエハ上に第３の層間絶縁膜２６及び第４の層間絶縁膜２７を順次形成する。第３の層間絶縁膜２６は拡散防止膜２６ａ及びｌｏｗ−ｋ膜２６ｂにより構成され、第４の層間絶縁膜２７は拡散防止膜２７ａ、ｌｏｗ−ｋ膜２７ｂ及びキャップ膜２７ｃにより構成される。これら第３及び第４の層間絶縁膜２６、２７を構成する拡散防止膜２６ａ、２７ａと、ｌｏｗ−ｋ膜２６ｂ、２７ｂと、キャップ膜２７ｃとは、上記第２の層間絶縁膜の形成方法と同様の方法で形成される。第３及び第４の層間絶縁膜２６、２７を成膜した後、キャップ膜２７ｃ上にビアプラグ３８ａ、３８ａ´及びシールプラグ５２ａを形成すべき箇所に開口を有するフォトマスクを形成し、異方性ドライエッチング処理により第３及び第４の層間絶縁膜２６、２７をエッチングしてビアプラグ３８ａ、３８ａ´及びシールプラグ５２ａを形成するための配線溝８３及び８４を形成する（図６（ｄ））。尚、配線溝８３、８４の幅寸法は同程度で形成されることが望ましい。なお、図示されていないが、上述した工程と同様にして第２素子配線３４、３４´のビアプラグ用の配線溝も同時に形成されている。

続いて、キャップ膜２７ｃ上に第２ボンディング配線３８、３８´及び第２シール配線５２を形成すべき箇所に開口を有するフォトマスクを形成し、異方性ドライエッチング処理により、第４の層間絶縁膜２７をエッチングして第２ボンディング配線３８、３８´及び第２シール配線５２を形成するための配線溝８５及び８６を形成する（図６（ｅ））。なお、図示されていなが、上述した工程と同様にして第２素子配線３４、３４´用の配線溝も同時に形成されている。

次に、上記工程において第３及び第４の層間絶縁膜２６、２７内に形成された配線溝８３〜８６の底面及び側面にスパッタ法によりＴｉＮ膜を堆積し、バリアメタル層４９、４９´、５６を形成する。次に、電界メッキ法により配線溝８３〜８６を充填するように銅膜を堆積し、ビアプラグ３８ａ、３８ａ´を含んだ第２ボンディング配線３８、３８´を形成するとともに、シールプラグ５２ａを含んだ第２シール配線５２を形成する。すなわち、第２ボンディング配線３８、３８´及び第２シール配線５２は、ビア部分を含めて配線を一挙に形成するデュアルダマシン法によって形成される。銅膜を形成した後、例えば２５０℃のＮ₂雰囲気中でアニール処理を行う。その後、キャップ層２７ｃ上に堆積した銅をＣＭＰ法により除去するとともに表面の平坦化処理を行う（図７（ｆ））。なお、図示されていないが、上述した工程と同様にして第２素子配線３４、３４´も同時に形成されている。

次に、上記工程を経たウエハ上に第５及び第６の層間絶縁膜２８、２９を順次形成する。第５及び第６の層間絶縁膜２８、２９は、拡散防止膜２８ａ、２９ａ及びシリコン酸化膜２８ｂ、２９ｂにより構成されている。これら第５及び第６の層間絶縁膜２８、２９を構成する拡散防止膜２８ａ、２９ａは、上記第２の層間絶縁膜の形成方法と同様の方法で形成される。シリコン酸化膜２８ｂ、２９ｂは、ＳｉＨ₄とＯ₂を反応ガスとして使用したＣＶＤ法により形成され、その厚さは１００〜５０００ｎｍ程度であっても良い。次に、第５及び第６の層間絶縁膜２８、２９内に第３ボンディング配線３９及びシール配線３５を形成するための配線溝８７、８８を形成する（図７（ｇ１））。一方で、シール配線３５を部分的に形成せずに開口７１を形成して、開口７１を貫通する接続配線５９を形成する部分には、第３ボンディング配線３９´及び接続配線５９を形成するための配線溝８９を形成する（図７（ｇ２））。これらの配線溝は、上記した第３及び第４の層間絶縁膜２６、２７内に形成された配線溝の形成方法と同様の方法により形成される。なお、図示されていなが、上述した工程と同様にして第３素子配線３５、３５´用の配線溝も同時に形成されている。

次に、上記工程において第５及び第６の層間絶縁膜２８、２９内に形成された配線溝８７〜８９の底面及び側面にスパッタ法によりＴｉＮ膜を堆積し、バリアメタル層５０、５７、６０を形成する。次に、電界メッキ法により配線溝８７、８８を充填するように銅膜を堆積し、第３ボンディング配線３９及び第３シール配線５３を形成する（図７（ｈ１））。一方、第３シール配線５３を形成せず開口７１を形成する部分には、電界メッキ法により第３ボンディング配線３９´と接続配線５９とが接続されて形成される（図７（ｈ２））。従って、第３ボンディング配線３９、３９´及び第３シール配線５３はビア部分も同時に形成されるデュアルダマシン法によって形成される。銅膜を形成した後、例えば２５０℃のＮ₂雰囲気中でアニール処理を行う。その後、キャップ層２５ｃ上に堆積した銅をＣＭＰ法により除去するとともに表面の平坦化処理を行う。なお、図示されていないが、上述した工程と同様にして第３素子配線３５、３５´も同時に形成されている。

次に、上記工程を経たウエハ上に第７の層間絶縁膜３０及び第８の層間絶縁膜３１の一部を順次形成する。第７の層間絶縁膜３０は拡散防止膜３０ａ及びシリコン酸化膜３０ｂにより構成され、第８の層間絶縁膜３１は拡散防止膜３１ａ、シリコン酸化膜３１ｂ及び拡散防止膜３１ｃにより構成されている。ここでは、第８の層間絶縁膜３１の拡散防止膜３１ａ及びシリコン酸化膜３１ｂのみを形成することとする。これら第７及び第８の層間絶縁膜３０、３１を構成する拡散防止膜３０ａ、３１ａは、上記第２の層間絶縁膜の形成方法と同様の方法で形成される。シリコン酸化膜３０ｂ、３１ｂは、上記第５の層間絶縁膜２８の形成方法と同様の方法で形成される。次に、第７及び第８の層間絶縁膜３０、３１内にシール配線５４を部分的に形成せずに開口７２を形成して、開口７２を貫通する接続配線４１を形成する部分には、第４ボンディング配線４０及び接続配線４１を形成するための配線溝を形成する。一方、シール配線５４によって第４ボンディング配線４０´を第４素子配線３６´から離間させる場合には、シール配線５４及び第３ボンディング配線４０´を形成するための配線溝を形成する。これらの配線溝は、上記した第３及び第４の層間絶縁膜２６、２７内に形成された配線溝の形成方法と同様の方法により形成される。次に、上記工程において第７及び第８の層間絶縁膜３０、３１内に形成された配線溝の底面及び側面にスパッタ法によりＴｉＮ膜を堆積し、バリアメタル層４７、５８、６１を形成する。次に、電界メッキ法により配線溝を充填するように銅膜を堆積し、第４ボンディング配線４０と接続配線４１とが接続されて形成される（図８（ｉ１））。一方、シール配線５４によって第４ボンディング配線４０´を第４素子配線３６´から離間させる部分には、電界メッキ法により第４ボンディング配線４０´及び第４シール配線５４を形成する（図８（ｉ２））。従って、第４ボンディング配線４０、４０´及び第４シール配線５４はビア部分も同時に形成されるデュアルダマシン法によって形成される。銅膜を形成した後、例えば２５０℃のＮ₂雰囲気中でアニール処理を行う。その後、キャップ層２５ｃ上に堆積した銅をＣＭＰ法により除去するとともに表面の平坦化処理を行う。なお、図示されていないが、上述した工程と同様にして第４素子配線３６、３６´も同時に形成されている。

次に、シリコン酸化膜３０ｂ上に、拡散防止膜３１ｃを形成させて第８の層間絶縁膜３１を完成させる。拡散防止膜３１ｃは、上記第２の層間絶縁膜の形成方法と同様の方法で形成される。次に、コンタクトプラグ４２、４２´を形成するための開口を形成し、ＷＦ₆及びＨ₂を反応ガスとして使用したＣＶＤ法により上記開口内部を埋め込むようにタングステンを堆積させ、コンタクトプラグ４２、４２´を形成する。その後、所望の外部接続端子であるボンディングパッド１３、１３´を形成して本発明に係る半導体装置１０が完成する。（図８（ｊ１、ｊ２））。

なお、本実施例においては、シールリング及び多層配線をデュアルダマシン法を用いてシールプラグとシール配線及びビアプラグと回路配線を同時に形成することとしたが、シングルダマシン法を用いることとしても良い。すなわち、この場合、層間絶縁膜内にシールプラグ及びビアプラグを形成した後、上層の層間絶縁膜を形成し、シール配線及び回路配線部分のみをダマシン法によって形成する。

以上のように、本実施例による半導体装置１０によれば、半導体素子２１、２１´と外部接続端子であるボンディングパッド１３、１３´とを接続する配線が貫通する開口７１、７２を有する筒状防水シールであるシールリング１２が、半導体素子２１、２１´を含む半導体層２２上に設けられた絶縁層内に延在して半導体素子２１、２１´の全体を囲む故、ダイシング時及びボンディング時においても活性領域１１への水分等の不純物の侵入を防止し、小型化を容易におこなうことができることとなる。

本発明の実施例としての半導体装置が形成されたウエハの一部を示す平面図である。図１における２−２線断面図である。図１における３−３線断面図である。図４は、図１の破線領域４で囲まれた領域の各層間絶縁膜における平面断面図である。図１の破線領域４で囲まれた領域のシールリング積層方向に沿った断面図である。本発明の実施例としての半導体装置の各製造工程における断面図である。本発明の実施例としての半導体装置の各製造工程における断面図である。本発明の実施例としての半導体装置の各製造工程における断面図である。

符号の説明

１０半導体装置
１２シールリング
１３ボンディングパッド
２２半導体層
２３配線層
２４〜３１層間絶縁膜
５１第１シール配線
５２第２シール配線
５３第３シール配線
５４第４シール配線

Claims

複数の半導体素子を含む半導体層と、
前記半導体層上に設けられた絶縁膜と、
前記複数の半導体素子が形成された領域の外側の前記絶縁膜上に離間して設けられた複数の外部接続端子と、
前記絶縁膜を貫通して前記複数の外部接続端子と前記複数の半導体素子とを接続する複数の配線と、を含む半導体装置であって、
前記配線の各々が貫通する開口部を有して前記絶縁膜内に延在して前記複数の半導体素子の全体を囲み、かつ前記複数の外部接続端子の内側に配置された筒状ダミー配線を更に有し、
前記複数の外部接続端子のうちの隣接する前記外部接続端子にそれぞれ接続される前記配線が貫通する隣接する前記開口部は、前記筒状ダミー配線の前記絶縁膜の積層方向において互いに異なる高さに設けられていることを特徴とする半導体装置。
前記絶縁膜は、低誘電率膜とシリコン酸化膜とからなる少なくとも２層以上の構造であることを特徴とする請求項１記載の半導体装置。
前記低誘電率膜からなる層が、前記シリコン酸化膜からなる層よりも下層にあることを特徴とする請求項２に記載された半導体装置。
前記低誘電率膜は、比誘電率が３以下であることを特徴とする請求項２又は３記載の半導体装置。
前記開口部は、前記筒状ダミー配線の前記シリコン酸化膜内を延在する部分に形成されていることを特徴とする請求項２乃至４のいずれか１に記載の半導体装置。
前記筒状ダミー配線は銅からなることを特徴とする請求項１乃至５のいずれか１に記載の半導体装置。
前記筒状ダミー配線の上端の界面が、前記外部接続端子の下端の界面以下であることを特徴とする請求項１乃至６のいずれか１に記載された半導体装置。