JPWO2006121129A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2006121129A1 JPWO2006121129A1 JP2007528322A JP2007528322A JPWO2006121129A1 JP WO2006121129 A1 JPWO2006121129 A1 JP WO2006121129A1 JP 2007528322 A JP2007528322 A JP 2007528322A JP 2007528322 A JP2007528322 A JP 2007528322A JP WO2006121129 A1 JPWO2006121129 A1 JP WO2006121129A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- metal
- metal wall
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
図5は、本発明の第一の実施例に係る半導体装置301の断面図である。
(第1の実験)
まず、最下層の配線層において、0.1μm配線間に125℃で3MV/cmの電解を印加するTDDB信頼性試験を行った。
(第2の実験)
さらに、幅0.1μm、長さ100μmの最下層の配線に直径0.1μmのビアを接続し、350℃で0.3mAの電流を印加するエレクトロマイグレーション信頼性の比較を行った。
(1)ソースパワー:1000W
(2)ソース周波数:60MHz
(3)バイアスパワー:300W
(4)バイアス周波数:2MHz
(5)チャンバー圧力:50mTorr(約6.7Pa)
(6)基板温度:20℃
(1)ソースパワー:700W
(2)ソース周波数:60MHz
(3)バイアスパワー:100W
(4)バイアス周波数:2MHz
(5)チャンバー圧力:40mTorr(約5.3Pa)
(6)基板温度:20℃
(1)ソースパワー:1800W
(2)ソース周波数:60MHz
(3)バイアスパワー:150W
(4)バイアス周波数:2MHz
(5)チャンバー圧力:25mTorr(約3.3Pa)
(6)基板温度:20℃
(第二の実施例)
図8は、本発明の第二の実施例に係る半導体装置302の断面図である。
(第三の実施例)
図9は、本発明の第三の実施例に係る半導体装置303の断面図である。
(第四の実施例)
図10は、本発明の第四の実施例に係る半導体装置304の断面図である。
2 金属壁
3 ダイシングライン
4 半導体回路形成領域
5 チップ外周領域
6 下層金属壁
8 最上層金属壁
9 低誘電率絶縁性バリア膜
10 最上層配線
11 配線パターン
12 デュアルダマシンパターン
13 接続パッド開口部
99 MOSFET
100 半導体基板
111、112、113、114 シリコン酸化膜
121、122、123、124、125、126、127 シリコン窒化膜
131、132、133、134 SiOCH膜
141 シリコン酸窒化膜
151、152 TiN
161、162 タングステン
171、172、173、174、175、176 バリアメタル
181、182、183、184、185、186 Cu
191、192 Ti/TiN
201 Al−Cu
211、212 タングステンプラグ
221、222、223、224、225、226 デュアルダマシン溝
231、232 フォトレジスト
241 溝状ビアホール
251、252、253、253、254、255、256、257 SiCN膜
261、262、263、264、265 SiOCH膜
271、272、273、274、275、276 Ta/TaN
301 本発明の第一の実施例に係る半導体装置
302 本発明の第二の実施例に係る半導体装置
303 本発明の第三の実施例に係る半導体装置
304 本発明の第四の実施例に係る半導体装置
Claims (20)
- 半導体基板と、前記半導体基板上または半導体層上に形成された少なくとも一つの回路素子と、前記回路素子と電気的に接続された状態において前記半導体基板または半導体層上に形成された多層配線構造と、前記多層配線構造の外側において前記多層配線構造を囲むようにして形成された金属壁と、を備える半導体装置であって、
前記金属壁の最上層はアルミニウムを主成分とする金属からなり、
前記金属は前記半導体基板の外周にわたって連続的に延在する溝状コンタクトホールに埋め込まれ、下層金属壁と電気的に接続されていることを特徴とする半導体装置。 - 前記金属は、最上層と前記最上層の直下の層との間の界面を貫通して連続的に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記溝状コンタクトホールを形成する層間絶縁膜の少なくとも一部が、少なくともシリコンと炭素からなり、かつ、比誘電率5.0以下の低誘電率膜であることを特徴とする請求項1または2に記載の半導体装置。
- 前記低誘電率膜がジビニルシロキサンベンゾシクロブテン膜であることを特徴とする請求項3に記載の半導体装置。
- 前記アルミニウムを主成分とする金属が、チタン、タンタルもしくはそれらの窒化物、あるいは、それらの積層膜によって挟まれていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
- 前記下層金属壁が銅を主成分とすることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
- 前記金属壁が前記多層配線構造を中心とする半径方向において2個以上形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
- 相互に隣接する前記金属壁の最上層は相互に一体化して形成されていることを特徴とする請求項7に記載の半導体装置。
- 相互に隣接する前記金属壁を部分的に接続し、前記金属壁を上方から見た場合に、網目状構造になっていることを特徴とする請求項7または8に記載の半導体装置。
- 前記金属壁の最上層の下端は下層の絶縁層の内部に食い込んで形成されていることを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。
- 前記アルミニウムを主成分とする金属はアルミニウムと銅との合金(Al−Cu)であることを特徴とする請求項1乃至10のいずれか一項に記載の半導体装置。
- 半導体基板上または半導体層上に少なくとも一つの回路素子を形成する過程と、
前記回路素子と電気的に接続された状態において前記半導体基板または半導体層上に多層配線構造を形成する過程と、
前記多層配線構造の外側において前記多層配線構造を囲むようにして、最上層金属壁とその下方の下層金属壁とからなる金属壁を形成する過程と、
を備える半導体装置の製造方法において、
前記下層金属壁上に層間絶縁膜を形成する第一の過程と、
前記層間絶縁膜に前記半導体基板の外周にわたって連続的に延在する溝状ビアホールを形成する第二の過程と、
前記溝状ビアホールにアルミニウムを主成分とする金属を埋め込む第三の過程と、
前記アルミニウムを主成分とする金属によって前記最上層金属壁を形成する第四の過程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記第三の過程において、前記金属は、最上層と前記最上層の直下の層との間の界面を貫通して連続的に形成されることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第一の過程は、少なくともシリコンと炭素からなり、かつ、比誘電率5.0以下の絶縁膜を形成する工程を含むことを特徴とする請求項12または13に記載の半導体装置の製造方法。
- 前記第一の過程は、プラズマ重合法によりジビニルシロキサンベンゾシクロブテン膜を形成する工程を含むことを特徴とする請求項12または13に記載の半導体装置。
- 前記アルミニウムを主成分とする金属を、チタン、タンタルもしくはそれらの窒化物、あるいは、それらの積層膜によって挟み込む過程をさらに備えることを特徴とする請求項12乃至15のいずれか一項に記載の半導体装置の製造方法。
- 前記多層配線構造を中心とする半径方向において2個以上の前記金属壁を形成する第五の過程をさらに備えることを特徴とする請求項12乃至16のいずれか一項に記載の半導体装置の製造方法。
- 前記第五の過程において、相互に隣接する前記金属壁の最上層を相互に一体化して形成することを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記第五の過程において、相互に隣接する前記金属壁を部分的に接続し、前記金属壁を上方から見た場合に、網目状構造に形成することを特徴とする請求項17または18に記載の半導体装置の製造方法。
- 前記第四の過程において、前記金属壁の最上層の下端を下層の絶縁層の内部に食い込ませて形成することを特徴とする請求項12乃至19のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007528322A JP5438899B2 (ja) | 2005-05-13 | 2006-05-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005141251 | 2005-05-13 | ||
JP2005141251 | 2005-05-13 | ||
JP2007528322A JP5438899B2 (ja) | 2005-05-13 | 2006-05-11 | 半導体装置及びその製造方法 |
PCT/JP2006/309507 WO2006121129A1 (ja) | 2005-05-13 | 2006-05-11 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026127A Division JP5613272B2 (ja) | 2005-05-13 | 2013-02-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006121129A1 true JPWO2006121129A1 (ja) | 2008-12-18 |
JP5438899B2 JP5438899B2 (ja) | 2014-03-12 |
Family
ID=37396637
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007528322A Active JP5438899B2 (ja) | 2005-05-13 | 2006-05-11 | 半導体装置及びその製造方法 |
JP2013026127A Expired - Fee Related JP5613272B2 (ja) | 2005-05-13 | 2013-02-13 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026127A Expired - Fee Related JP5613272B2 (ja) | 2005-05-13 | 2013-02-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5438899B2 (ja) |
WO (1) | WO2006121129A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5448304B2 (ja) | 2007-04-19 | 2014-03-19 | パナソニック株式会社 | 半導体装置 |
JP5726989B2 (ja) * | 2013-11-11 | 2015-06-03 | パナソニック株式会社 | 半導体装置 |
JP6406138B2 (ja) * | 2014-07-18 | 2018-10-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP7378335B2 (ja) | 2020-03-31 | 2023-11-13 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000232081A (ja) * | 1999-02-10 | 2000-08-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
JP2002353307A (ja) * | 2001-05-25 | 2002-12-06 | Toshiba Corp | 半導体装置 |
JP3813562B2 (ja) * | 2002-03-15 | 2006-08-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP4360881B2 (ja) * | 2003-03-24 | 2009-11-11 | Necエレクトロニクス株式会社 | 多層配線を含む半導体装置およびその製造方法 |
JP3778445B2 (ja) * | 2003-03-27 | 2006-05-24 | 富士通株式会社 | 半導体装置 |
JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
US7453128B2 (en) * | 2003-11-10 | 2008-11-18 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2005275767A (ja) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | 文書情報検索装置および文書情報検索方法ならびにそのプログラム |
-
2006
- 2006-05-11 WO PCT/JP2006/309507 patent/WO2006121129A1/ja active Application Filing
- 2006-05-11 JP JP2007528322A patent/JP5438899B2/ja active Active
-
2013
- 2013-02-13 JP JP2013026127A patent/JP5613272B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5613272B2 (ja) | 2014-10-22 |
JP2013128140A (ja) | 2013-06-27 |
JP5438899B2 (ja) | 2014-03-12 |
WO2006121129A1 (ja) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106933B2 (ja) | 半導体装置 | |
JP4819501B2 (ja) | 配線構造およびその製造方法 | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
JP5324822B2 (ja) | 半導体装置 | |
US20100130001A1 (en) | Semiconductor device and manufacturing method thereof | |
WO2006001356A1 (ja) | 半導体装置及びその製造方法 | |
US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
JP4917249B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070200237A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5613272B2 (ja) | 半導体装置 | |
JP4272168B2 (ja) | 半導体装置及び半導体集積回路装置 | |
JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP4553892B2 (ja) | 半導体装置及びその製造方法 | |
JP2007043018A (ja) | 半導体装置 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2006253666A (ja) | 半導体装置およびその製造方法 | |
KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
JP2009188101A (ja) | 半導体装置及びその製造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5424551B2 (ja) | 半導体装置 | |
JP2008277859A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
KR20090119503A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
KR100703097B1 (ko) | 반도체 장치 | |
JP2002280450A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130405 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5438899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |