JP6406138B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6406138B2
JP6406138B2 JP2015127992A JP2015127992A JP6406138B2 JP 6406138 B2 JP6406138 B2 JP 6406138B2 JP 2015127992 A JP2015127992 A JP 2015127992A JP 2015127992 A JP2015127992 A JP 2015127992A JP 6406138 B2 JP6406138 B2 JP 6406138B2
Authority
JP
Japan
Prior art keywords
insulating film
seal
film
layer
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015127992A
Other languages
English (en)
Other versions
JP2016029711A (ja
Inventor
浩次 江口
浩次 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015127992A priority Critical patent/JP6406138B2/ja
Priority to US15/325,745 priority patent/US9799612B2/en
Priority to PCT/JP2015/003564 priority patent/WO2016009645A1/ja
Publication of JP2016029711A publication Critical patent/JP2016029711A/ja
Application granted granted Critical
Publication of JP6406138B2 publication Critical patent/JP6406138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、素子部を取り囲むシール部にシール構造が形成された半導体装置およびその製造方法に関するものである。
従来より、素子部と素子部を取り囲むシール部とを有し、シール部に素子部を取り囲むシール構造が形成された半導体装置が提案されている（例えば、特許文献１参照）。具体的には、半導体装置は、基板を有し、当該基板上には、層間絶縁膜および配線層が交互に積層された積層配線層が配置されている。なお、シール部では、各層の配線層は、それぞれ枠状に形成され、素子部を取り囲むように互いに接続されている。
また、積層配線層上には、層間絶縁膜より水分（水滴や水蒸気）の透過性が低い窒化膜が形成されている。つまり、積層配線層上には、当該積層配線層に外部からの水分が浸入することを抑制する窒化膜が形成されている。そして、窒化膜には、積層配線層における最も窒化膜側に位置する最上層配線層を露出させるビアホールが形成されており、当該ビアホールにシール層が形成されている。
なお、ビアホールは、最上層配線層に沿って枠状に形成され、シール層も枠状に形成されている。これにより、積層配線層における配線層とシール層とにより、素子部を取り囲むシール構造が形成されている。
このような半導体装置は、次のように製造される。すなわち、まず、素子部とシール部とを有するチップ領域を複数備え、各チップ領域がスクライブ部によって区画された半導体ウェハを用意する。そして、半導体ウェハ上に積層配線層を形成すると共に積層配線層上に窒化膜を形成する。続いて、窒化膜にビアホールを形成すると共にシール層を形成することにより、素子部を取り囲むシール構造を形成する。その後、スクライブ部に沿ってダイシングカッター等で半導体ウェハをチップ単位に分割することによって製造される。
これによれば、チップ単位に分割する際にチップ（半導体装置）の外縁部にクラック（チッピング）が発生することがあるが、シール構造によってクラックの伸展が抑制されるため、素子部にクラックが伝播されることを抑制できる。
特開２００９−１２３７３４号公報
しかしながら、上記半導体装置では、金属（シール層）との密着性が小さい窒化膜が露出しており、この窒化膜が剥離しやすい。このため、上記半導体装置では、窒化膜が剥離し、半導体装置の搬送時や使用時等に異物となる可能性がある。特に、半導体ウェハをダイシングする際に窒化膜にクラックが発生すると、当該クラックに起因して窒化膜が剥離し易くなる。
本発明は上記点に鑑みて、窒化膜が剥離することを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、一面（１０ａ）を有する基板（１０）と、基板の一面上に形成され、複数の層間絶縁膜（３１〜３４）と金属で構成された複数の配線層（４１ａ、４１ｂ、５１ａ、５１ｂ〜４３ａ、４３ｂ、５３ａ、５３ｂ）とが交互に積層された積層配線層（２０）と、積層配線層上に形成され、層間絶縁膜より水分の透過性が低い窒化膜（６０）と、を備え、基板の一面に対する法線方向から視たとき、半導体素子が形成される素子部（１）を取り囲むようにシール部（３）が配置され、シール部では、複数の配線層のうちの最も窒化膜側に位置する最上層配線層（４３ｂ）と接続され、金属で構成されるシール層（８２）が配置され、複数の配線層とシール層とが接続されることによって素子部を取り囲むシール構造（３ａ）が構成されている半導体装置において、以下の点を特徴としている。
すなわち、積層配線層は、基板側と反対側の最上層が窒化膜より最上層配線層との密着性が高い材料で構成された最上層絶縁膜（３４）とされ、窒化膜上には、窒化膜よりシール層との密着性が高い材料で構成された保護絶縁膜（７０）が配置されており、シール部では、保護絶縁膜、窒化膜、最上層絶縁膜に最上層配線層の一部を露出させるビアホール（７０ｂ、６０ｂ、３４ｂ）が形成され、シール層はビアホールに埋め込まれていると共に、保護絶縁膜のうちのビアホールの周囲に位置する部分上に渡って配置され、シール構造よりも外側に位置する保護絶縁膜、窒化膜、最上層絶縁膜のうちの一部は、シール層および最上層配線層によって挟まれていることを特徴としている。
これによれば、窒化膜は、金属との密着性が窒化膜より高い保護絶縁膜および最上層絶縁膜にて挟まれ、シール構造よりも外側では、保護絶縁膜、窒化膜、最上層絶縁膜の一部がシール層と最上層配線層とに挟まれている。このため、窒化膜にクラックが発生したとしても、半導体装置の搬送時や使用時等に窒化膜が剥離することを抑制できる。
また、請求項１０に記載の発明では、請求項１ないし９のいずれか１つに記載の半導体装置の製造方法において、素子部およびシール部を有するチップ領域を複数備えると共にそれぞれのチップ領域がスクライブ部（４）によって区画され、スクライブ部に沿って分割されることで基板を構成するウェハ（１００）を用意する工程と、ウェハの一面上に積層配線層を形成する工程と、積層配線層上に窒化膜を形成する工程と、窒化膜上に保護絶縁膜を形成する工程と、シール部において、保護絶縁膜、窒化膜、最上層絶縁膜を貫通して最上層配線層の一部を露出させるビアホールを形成する工程と、ビアホールを埋め込みつつ、保護絶縁膜上に金属膜（８０）を形成する工程と、金属膜をパターニングすることでシール層を形成することにより、複数の配線層とシール層とを有するシール構造を構成すると共に、シール構造の外側において、保護絶縁膜、窒化膜、最上層絶縁膜のうちの一部がシール層および最上層配線層によって挟まれるようにするパターニング工程と、ウェハをスクライブ部に沿ってチップ単位に分割する工程と、を行うことを特徴としている。
これによれば、ウェハをチップ単位に分割する際、スクライブ部からシール部にクラックが導入されたとしても、シール構造によってクラックが素子部に伸展することを抑制できる。また、シール構造の外側では、保護絶縁膜、窒化膜、最上層絶縁膜の一部がシール層および最上層配線層によって挟まれるようにしているため、窒化膜にクラックが発生したとしても、半導体装置の搬送時や使用時等に窒化膜が剥離することを抑制した半導体装置を製造できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の断面図である。 図１に示す半導体装置の平面模式図である。 図１に示す半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 図４に続く半導体装置の製造工程を示す断面図である。 図５（ｂ）の工程を行ったときにクラックが発生したときの状態を示す断面図である。 窒化膜が保護絶縁膜から露出するように金属膜をパターニングした際の断面図である。 図７Ａに示されるように金属膜をパターニングしてから洗浄工程を行った後の金属膜周辺の状態を示す平面模式図である。 窒化膜が保護絶縁膜から露出しないように金属膜をパターニングした際の断面図である。 図８Ａに示されるように金属膜をパターニングしてから洗浄工程を行った後の金属膜周辺の状態を示す平面模式図である。 本発明の第２実施形態における半導体装置の平面模式図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。半導体装置は、図１および図２に示されるように、素子部１、素子部１を取り囲む外周部２、外周部２を取り囲むシール部３を有しており、基板１０の一面１０ａ上に積層配線層２０が配置された構成とされている。なお、図１は、図２中のI−I断面に相当しており、図２は、素子部１、外周部２、シール部３、後述するシール構造３ａ（シール層８２）の配置関係を示す平面模式図である。
基板１０は、本実施形態では、支持基板１１、絶縁膜１２、半導体層１３が順に積層されたＳＯＩ基板とされている。そして、基板１０の素子部１には、詳細な構造については特に図示しないが、半導体層１３にＰ型不純物層やＮ型不純物層が適宜形成されることでトランジスタやダイオード等の半導体素子が形成されている。
基板１０の外周部２には、周知のガードリング等が形成されている。本実施形態では、外周部２における半導体層１３のうちの素子部１側の内縁部分とシール部３側の外縁部分とは、当該内縁部分と外縁部分との間にトレンチ１４が形成されると共に当該トレンチ１４に絶縁膜１５が埋め込まれることによって絶縁分離されている。なお、ガードリング等は、外周部２のうちの外縁部分に形成されている。
積層配線層２０は、第１〜第４層間絶縁膜３１〜３４と第１〜第４配線層４１ａ、４１ｂ、５１ａ、５１ｂ〜４３ａ、４３ｂ、５３ａ、５３ｂとが交互に形成された構成とされている。そして、積層配線層２０は、基板１０の一面１０ａ上に、半導体層１３の所定領域が露出するように形成された分離層（Shallow Trench Isolation）１６を介して配置されている。なお、図１では、半導体層１３のうちの外周部２の一部が分離層１６から露出するものを図示しているが、図１とは別断面において、半導体層１３のうちの素子部１の一部も分離層１６から露出している。
具体的には、分離層１６上に第１層間絶縁膜３１が形成されており、第１層間絶縁膜３１上には、外周部２に第１接続配線４１ａが形成されていると共に、シール部３に第１シール配線４１ｂが形成されている。なお、第１シール配線４１ｂは、外周部２を囲むように矩形枠状に形成されている。
そして、外周部２では、第１層間絶縁膜３１に分離層１６から露出する半導体層１３に達する第１接続ビア（コンタクト）ホール３１ａが形成され、当該第１接続ビアホール３１ａに第１接続ビア５１ａが埋め込まれている。これにより、第１接続配線４１ａと図示しないガードリングとが第１接続ビア５１ａを介して電気的に接続されている。
また、シール部３では、分離層１６上にポリシリコン等で構成されるストッパ膜１７が形成されている。このストッパ膜１７は、後述する第１シールビア（コンタクト）ホール３１ｂを形成する際、分離層１６が除去されて半導体層１３が露出することを防止するためのものである。そして、シール部３では、第１層間絶縁膜３１にストッパ膜１７に達する第１シールビアホール３１ｂが形成されており、第１シールビアホール３１ｂに第１シール配線４１ｂと接続される第１シールビア５１ｂが埋め込まれている。なお、第１シールビア５１ｂ（第１シールビアホール３１ｂ）は、第１シール配線４１ｂと同様に、外周部２を囲むように矩形枠状に形成されている。また、本実施形態では、第１接続配線４１ａおよび第１接続ビア５１ａ、第１シール配線４１ｂおよび第１シールビア５１ｂにて第１配線層が構成されている。
第１層間絶縁膜３１上には、第２層間絶縁膜３２が形成され、第２層間絶縁膜３２上には、外周部２に第２接続配線４２ａが形成されていると共に、シール部３に第２シール配線４２ｂが形成されている。なお、第２シール配線４２ｂは、外周部２を囲むように矩形枠状に形成され、第１シール配線４１ｂ上に配置されている。
そして、外周部２では、第２層間絶縁膜３２に第２接続ビアホール３２ａが形成され、第２接続ビアホール３２ａに第２接続ビア５２ａが埋め込まれている。これにより、第２接続配線４２ａと第１接続配線４１ａとが第２接続ビア５２ａを介して電気的に接続されている。
また、シール部３では、第２層間絶縁膜３２に第２シールビアホール３２ｂが形成されており、第２シールビアホール３２ｂに第２シール配線４２ｂと接続される第２シールビア５２ｂが埋め込まれている。なお、第２シールビア５２ｂ（第２シールビアホール３２ｂ）は、第２シール配線４２ｂと同様に、外周部２を囲むように矩形枠状に形成されている。また、本実施形態では、第２接続配線４２ａおよび第２接続ビア５２ａ、第２シール配線４２ｂおよび第２シールビア５２ｂにて第２配線層が構成されている。
さらに、第２層間絶縁膜３２上には、第３層間絶縁膜３３が形成され、第３層間絶縁膜３３上には、素子部１および外周部２に第３接続配線４３ａが形成されていると共に、シール部３に第３シール配線４３ｂが形成されている。なお、第３シール配線４３ｂは、外周部２を囲むように矩形枠状に形成され、第２シール配線４２ｂ上に配置されている。また、本実施形態では、第３シール配線４３ｂが本発明の最上層配線層に相当している。
そして、外周部２では、第３層間絶縁膜３３に第３接続ビアホール３３ａが形成され、第３接続ビアホール３３ａに第３接続ビア５３ａが埋め込まれている。これにより、第３接続配線４３ａと第２接続配線４２ａとが第３接続ビア５３ａを介して電気的に接続されている。
また、シール部３では、第３層間絶縁膜３３に第３シールビアホール３３ｂが形成されており、第３シールビアホール３３ｂに第３シール配線４３ｂと接続される第３シールビア５３ｂが埋め込まれている。なお、第３シールビア５３ｂ（第３シールビアホール３３ｂ）は、第３シール配線４３ｂと同様に、外周部２を囲むように矩形枠状に形成されている。また、本実施形態では、第３接続配線４３ａおよび第３接続ビア５３ａ、第３シール配線４３ｂおよび第３シールビア５３ｂにて第３配線層が構成されている。
そして、第３層間絶縁膜３３上には、第４層間絶縁膜３４が形成されている。つまり、積層配線層２０は、基板１０側と反対側の最上層が第４層間絶縁膜３４で構成されており、本実施形態では、第４層間絶縁膜３４が本発明の最上層絶縁膜に相当している。
なお、本実施形態では、第１〜第４層間絶縁膜３１〜３４は、後述する窒化膜６０より硬度が小さく（軟らかく）、かつ、窒化膜６０より金属との密着性が高いＴＥＯＳ（Tetra Ethyl Ortho Silicate）等の酸化膜で構成されている。第１〜第４配線層４１ａ、４１ｂ、５１ａ、５１ｂ〜４３ａ、４３ｂ、５３ａ、５３ｂは、Ａｌ、Ｃｕ、またはＡｌＣｕ等の金属で構成されている。また、素子部１には、図１とは別断面において、外周部２と同様に、第１接続配線４１ａ、第１接続ビア５１ａ、第２接続配線４２ａ、第２接続ビア５２ａが適宜形成されている。そして、素子部１に形成された第１〜第３配線層４１ａ、５１ａ〜４３ａ、５３ａと外周部２に形成された第１〜第３配線層４１ａ、５１ａ〜４３ａ、５３ａとは、図１とは別断面において適宜接続されている。
積層配線層２０上には、第１〜第４層間絶縁膜３１〜３４より水分（水滴や水蒸気）の透過性が低い窒化膜６０が配置されている。また、窒化膜６０上には、当該窒化膜６０より硬度が小さいと共に窒化膜６０より金属との密着性が高く、かつ窒素を含まない保護絶縁膜７０が配置されている。本実施形態では、この保護絶縁膜７０は、第１〜第４層間絶縁膜３１〜３４と同様に、ＴＥＯＳ等の酸化膜で構成され、窒化膜６０のうちの第４層間絶縁膜３４と反対側の全面上に配置されている。つまり、保護絶縁膜７０は、第４層間絶縁膜３４と反対側の部分を全て被覆するように配置されている。言い換えると、窒化膜６０は、第４層間絶縁膜３４と反対側の部分が露出しない構成とされている。
素子部１では、保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４を貫通して第３接続配線４３ａを露出させる接続ビアホール７０ａ、６０ａ、３４ａが形成されている。そして、当該接続ビアホール７０ａ、６０ａ、３４ａには、Ａｌ、Ｃｕ、またはＡｌＣｕ等の金属で構成され、ボンディングワイヤ等を介して外部回路と接続される電極８１が埋め込まれている。なお、図１では１つの電極８１（１つの接続ビアホール７０ａ、６０ａ、３４ａ）のみが図示されているが、実際には複数の電極８１（複数の接続ビアホール７０ａ、６０ａ、３４ａ）が形成されている。
また、シール部３では、保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４を貫通して第３シール配線４３ｂを露出させるシールビアホール７０ｂ、６０ｂ、３４ｂが形成されている。具体的には、シールビアホール７０ｂ、６０ｂ、３４ｂは、矩形枠状とされている第３シール配線４３ｂのうちの外周部２側の内縁部分と当該内縁部分と反対側の外縁部分との間の略中央部分が矩形枠状に露出するように形成されている。なお、本実施形態では、シールビアホール７０ｂ、６０ｂ、３４ｂが本発明のビアホールに相当している。
そして、このシールビアホール７０ｂ、６０ｂ、３４ｂに、Ａｌ、Ｃｕ、またはＡｌＣｕ等で構成されるシール層８２が埋め込まれている。これにより、シール層８２、第３シール配線４３ｂ、第３シールビア５３ｂ、第２シール配線４２ｂ、第２シールビア５２ｂ、第１シール配線４１ｂ、第１シールビア５１ｂにより、素子部１および外周部２を囲むシール構造３ａが構成されている。なお、シール構造３ａは、半導体層１３と絶縁されている。
また、シール層８２は、シールビアホール７０ｂ、６０ｂ、３４ｂに埋め込まれていると共に、保護絶縁膜７０のうちのシールビアホール７０ｂの周囲に位置する部分上にも形成されている。つまり、シールビアホール７０ｂ、６０ｂ、３４ｂの周囲に位置する保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４は、シール層８２および第３シール配線４３ｂによって挟み込まれた状態となっている。
保護絶縁膜７０上には、保護膜９０が配置されており、当該保護膜９０には、外部回路と接続される電極８１を露出させるためのボンディング開口部９０ａが形成されている。言い換えると、隣接する電極８１の間に保護膜９０が配置されている。これにより、電極８１にボンディングワイヤ等が接続される際、電極８１が基板１０の一面１０ａにおける面方向に膨張することを保護膜９０にて抑制でき、隣接する電極８１同士が接触して電気的に接続されることが抑制される。
以上が本実施形態における半導体装置の構成である。なお、このような半導体装置は、モールド樹脂等のパッケージ材料にて封止されて用いられるため、保護膜９０としてはパッケージ材料との密着性が高いポリイミド等が用いられる。
次に、上記半導体装置の製造方法について図３〜図５を参照しつつ説明する。
まず、図３（ａ）に示されるように、支持基板１１、絶縁膜１２、半導体層１３が順に積層された半導体ウェハ１００を用意し、半導体層１３に上記トレンチ１４および絶縁膜１５を形成する。そして、半導体ウェハ１００上に上記分離層１６、ストッパ膜１７、積層配線層２０等を適宜形成する。
なお、半導体ウェハ１００は、素子部１、外周部２、シール部３を有するチップ領域を複数備え、各チップ領域がそれぞれスクライブ部４によって区画されたものであり、図３（ａ）では、１つの素子部１、外周部２、シール部３、スクライブ部４のみを示している。また、積層配線層２０における第１シールビアホール３１ｂを形成する際には、ストッパ膜１７をエッチングストッパとして利用することにより、分離層１６が除去されることを抑制できる。
続いて、図３（ｂ）に示されるように、積層配線層２０上に、ＣＶＤ（Chemical Vapor Deposition）法等によって窒化膜６０を成膜する。そして、図３（ｃ）に示されるように、窒化膜６０上に、ＣＶＤ法等によって保護絶縁膜７０を成膜する。
次に、図４（ａ）に示されるように、エッチング等により、素子部１において、保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４を貫通して第３接続配線４３ａを露出させる接続ビアホール７０ａ、６０ａ、３４ａを形成する。同様に、シール部３において、保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４を貫通して第３シール配線４３ｂを露出させるシールビアホール７０ｂ、６０ｂ、３４ｂを形成する。なお、シールビアホール７０ｂ、６０ｂ、３４ｂは、上記のように、矩形枠状とされている第３シール配線４３ｂのうちの外周部２側の内縁部分と当該内縁部分と反対側の外縁部分との間の略中央部分が矩形枠状に露出するように形成される。
そして、図４（ｂ）に示されるように、接続ビアホール７０ａ、６０ａ、３４ａおよびシールビアホール７０ｂ、６０ｂ、３４ｂが埋め込まれるように、保護絶縁膜７０上にＡｌ、Ｃｕ、またはＡｌＣｕ等の金属膜８０をＰＶＤ（Physical Vapor Deposition）法等によって成膜する。
続いて、図４（ｃ）に示されるように、金属膜８０上にレジスト（図示略）を配置し、当該レジストをマスクとして金属膜８０をドライエッチング等によってパターニングすることにより、電極８１およびシール層８２を形成する。このとき、シール層８２は、矩形枠状に形成されると共に、保護絶縁膜７０のうちのシールビアホール７０ｂの周囲の部分上にも形成される。これにより、シールビアホール７０ｂ、６０ｂ、３４ｂの周囲に位置する保護絶縁膜７０、窒化膜６０、第４層間絶縁膜３４は、シール層８２および第３シール配線４３ｂによって挟み込まれた状態となる。その後、例えば、有機系溶液を用いたウェット洗浄を行うことにより、レジストを除去すると共に電極８１やシール層８２に付着したエッチング生成物を除去する。
なお、ここでのエッチング生成物とは、ドライエッチングにて除去（生成）される反応物や、通常のドライエッチング時にドライエッチングされることによって形成される金属膜８０の側面を保護するための堆積膜（デポ膜）を含むものである。また、本実施形態では、保護絶縁膜７０をエッチングストッパとして用いるため、金属膜８０が除去された部分では、保護絶縁膜７０も僅かに除去されている。ここで、本実施形態では、保護絶縁膜７０をエッチングストッパとして用いるが、窒化膜６０のうちの第４層間絶縁膜３４側と反対側の部分が露出しないように金属膜８０をパターニングする。つまり、図３（ｃ）の工程では、図４（ｃ）の工程にて除去される部分より厚い膜厚を有する保護絶縁膜７０を形成する。
次に、図５（ａ）に示されるように、電極８１およびシール層８２が覆われるように、ポリイミド等で構成される保護膜９０を形成する。そして、電極８１が露出するようにフォトリソグラフィー等によって保護膜９０をパターニングすることにより、保護膜９０にボンディング開口部９０ａを形成する。
続いて、図５（ｂ）に示されるように、スクライブ部４をダイシングカッター等で切断してチップ単位に分割することにより、図１に示す半導体装置が製造される。このとき、図６に示されるように、スクライブ部４に隣接するシール部３では、クラックＣが発生する可能性があるが、シール構造３ａによってクラックＣの伸展が抑制されるため、素子部１にクラックＣが伝播されることを抑制できる。なお、上記のように、第１〜第４層間絶縁膜３１〜３４および保護絶縁膜７０は、窒化膜６０より硬度の小さい材料にて構成されているため、クラックＣは窒化膜６０に導入され易い。
以上説明したように、本実施形態では、窒化膜６０は、金属（シール層８２および第３シール配線４３ｂ）との密着性が窒化膜６０より高い保護絶縁膜７０および第４層間絶縁膜３４にて挟まれている。そして、シール構造３ａより外側に位置する窒化膜６０は、保護絶縁膜７０および第４層間絶縁膜３４と共に、一部がシール層８２および第３シール配線４３ｂによって挟み込まれた状態となっている。このため、窒化膜６０にクラックＣが発生したとしても、半導体装置の搬送時や使用時等に窒化膜６０が剥離して飛散することを抑制できる。
さらに、保護絶縁膜７０は、シール層８２より窒化膜６０との密着性が高くされており、第４層間絶縁膜３４は第３シール配線４３ｂより窒化膜６０との密着性が高くされている。このため、窒化膜６０がシール層８２または第３シール配線４３ｂとの界面から剥離することも抑制できる。
そして、保護絶縁膜７０は窒化膜６０より硬度が小さい材料にて構成されている。このため、スクライブ部４をダイシングカッター等で切断してチップ単位に分割する際、クラックＣが発生するとしても、当該クラックＣは露出する保護絶縁膜７０ではなく、保護絶縁膜７０と第４層間絶縁膜３４との間に挟まれる窒化膜６０に形成され易い。このため、クラックＣに起因する異物が飛散することをさらに抑制できる。
さらに、保護絶縁膜７０にて窒化膜６０のうちの第４層間絶縁膜３４側と反対側の部分が全て被覆されている。このため、窒化膜６０にクラックＣが発生したとしても窒化膜６０が剥離して飛散することをさらに抑制できる。
また、ストッパ膜１７が配置されており、シール構造３ａと半導体層１３とが絶縁されている。このため、半導体層１３の電位が変動することを抑制できる。
さらに、本実施形態では、窒素を含まない材料にて保護絶縁膜７０を構成し、窒化膜６０のうちの第４層間絶縁膜３４側と反対側の部分が保護絶縁膜７０から露出しないように、金属膜８０をパターニングしている。このため、次の効果を得ることができる。
すなわち、金属膜８０をパターニングした際、電極８１およびシール層８２にはエッチング生成物が付着する。この際、図７Ａに示されるように、保護絶縁膜７０が窒化膜６０上に残存しないように金属膜８０をパターニングすると、つまり、金属膜８０をパターニングする際に窒化膜６０が除去されると、洗浄工程を行ったとしても、図７Ｂに示されるように、エッチング生成物の一部が除去されずに残存して異物Ｋとなってしまう。この現象に関し、本発明者らは鋭意検討を行い、明確な原理については明らかにならなかったが、窒化膜６０に含まれる窒素によって異物Ｋ（エッチング生成物）の組成が変化することで結合エネルギーが上昇し、洗浄工程で除去できないものが発生すると推定した。このように、保護絶縁膜７０が窒化膜６０上に残存しないように金属膜８０をパターニングすると、半導体装置に異物Ｋが付着した状態となり、その後の工程に用いられる製造装置等に対する汚染源となる可能性がある。
これに対し、図８Ａに示されるように、窒素を含まない保護絶縁膜７０が窒化膜６０上に残存するように金属膜８０をパターニングすると、洗浄工程を行うことにより、図８Ｂに示されるように、エッチング生成物を完全に除去できる。したがって、その後の工程に用いられる製造装置が汚染されることを抑制できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してシール構造３ａの構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図９に示されるように、シール構造３ａは、基板１０の一面１０ａに対する法線方向から視たとき、矩形枠状の角部が面取りされた八角枠状とされている。つまり、シール層８２、第３シール配線４３ｂ、第３シールビア５３ｂ、第２シール配線４２ｂ、第２シールビア５２ｂ、第１シール配線４１ｂ、第１シールビア５１ｂは、それぞれ八角枠状とされている。
これによれば、シール構造３ａの特定箇所に応力が集中することを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。なお、ここでは、シール構造３ａが八角枠状とされている例について説明したが、例えば、シール構造３ａは、六角枠状とされていてもよいし、環状とされていてもよい。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、外周部２が形成されていなくてもよい。つまり、素子部１とシール部３とが隣接していてもよい。
また、上記各実施形態において、図１０に示されるように、第１シール配線４１ｂ、第２シール配線４２ｂを複数形成すると共に、第１〜第３シールビア５１ｂ〜５３ｂを複数形成するようにしてもよい。つまり、多重環状構造となるように、第１シール配線４１ｂ、第２シール配線４２ｂ、第１〜第３シールビア５１ｂ〜５３ｂが形成されていてもよい。
さらに、上記各実施形態において、図１１に示されるように、半導体層１３のうちのシール部３の一部も露出するように分離層１６を形成し、シール部３においても、ストッパ膜１７を形成せずに第１シールビア５１ｂと半導体層１３とが接続されていてもよい。この場合は、半導体層１３のうちの外周部２となる部分とシール部３となる部分とが絶縁分離されるように、半導体層１３にトレンチ１８を形成すると共に当該トレンチ１８に絶縁膜１９を埋め込むことが好ましい。
また、上記各実施形態において、基板１０は、ＳＯＩ基板ではなく、シリコン基板等を用いてもよい。
そして、上記各実施形態において、金属膜８０をパターニングする際、ウェットエッチングによって行ってもよい。
さらに、上記各実施形態において、第４層間絶縁膜３４が第３シール配線４３ｂより窒化膜６０との密着性が低い材料で構成され、保護絶縁膜７０がシール層８２より窒化膜６０との密着性が低い材料で構成されていてもよい。また、保護絶縁膜７０は、窒化膜６０より硬度が大きい材料で構成されていてもよい。そして、保護絶縁膜７０は、窒素を含む材料で構成されていてもよい。
１ 素子部
３ シール部
３ａ シール構造
１０ 基板
１０ａ 一面
２０ 積層配線層
３１〜３４ 層間絶縁膜
４１ａ〜４３ａ 第１〜第３接続配線
４１ｂ〜４３ｂ 第１〜第３シール配線
５１ａ〜５３ａ 第１〜第３接続ビア
５１ｂ〜５３ｂ 第１〜第３シールビア
６０ 窒化膜
７０ 保護絶縁膜
８２ シール層

Claims (11)

  1. 一面（１０ａ）を有する基板（１０）と、
    前記基板の一面上に形成され、複数の層間絶縁膜（３１〜３４）と金属で構成された複数の配線層（４１ａ、４１ｂ、５１ａ、５１ｂ〜４３ａ、４３ｂ、５３ａ、５３ｂ）とが交互に積層された積層配線層（２０）と、
    前記積層配線層上に形成され、前記層間絶縁膜より水分の透過性が低い窒化膜（６０）と、を備え、
    前記基板の一面に対する法線方向から視たとき、半導体素子が形成される素子部（１）を取り囲むようにシール部（３）が配置され、前記シール部では、前記複数の配線層のうちの最も前記窒化膜側に位置する最上層配線層（４３ｂ）と接続されると共に金属で構成されたシール層（８２）が配置され、前記複数の配線層と前記シール層とが接続されることによって前記素子部を取り囲むシール構造（３ａ）が構成されている半導体装置において、
    前記積層配線層は、前記基板側と反対側の最上層が前記窒化膜より前記最上層配線層との密着性が高い材料で構成された最上層絶縁膜（３４）とされ、
    前記窒化膜上には、前記窒化膜より前記シール層との密着性が高い材料で構成された保護絶縁膜（７０）が配置されており、
    前記シール部では、前記保護絶縁膜、前記窒化膜、前記最上層絶縁膜に前記最上層配線層の一部を露出させるビアホール（７０ｂ、６０ｂ、３４ｂ）が形成され、前記シール層は前記ビアホールに埋め込まれていると共に、前記保護絶縁膜のうちの前記ビアホールの周囲に位置する部分上に渡って配置され、
    前記シール構造の外側では、前記保護絶縁膜、前記窒化膜、前記最上層絶縁膜の一部が前記シール層および前記最上層配線層によって挟まれていることを特徴とする半導体装置。
  2. 前記最上層絶縁膜は、前記最上層配線層より前記窒化膜との密着性が高い材料で構成され、
    前記保護絶縁膜は、前記シール層より前記窒化膜との密着性が高い材料で構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記保護絶縁膜は、前記窒化膜より硬度が小さい材料にて構成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記保護絶縁膜は、前記窒化膜のうちの前記積層配線層側と反対側の部分を全て被覆していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記保護絶縁膜は、窒素を含まない構成とされていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記保護絶縁膜は、酸化膜であることを特徴とする請求項５に記載の半導体装置。
  7. 前記シール構造は、前記基板と絶縁されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 前記シール構造は、前記基板の一面に対する法線方向から視たとき、矩形枠状の角部が面取りされた形状とされていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 前記基板は、支持基板（１１）、絶縁膜（１２）、半導体層（１３）が順に積層されて構成されていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 請求項１ないし９のいずれか１つに記載の半導体装置の製造方法において、
    前記素子部および前記シール部を有するチップ領域を複数備えると共にそれぞれの前記チップ領域がスクライブ部（４）によって区画され、前記スクライブ部に沿って分割されることで前記基板を構成するウェハ（１００）を用意する工程と、
    前記ウェハの一面上に前記積層配線層を形成する工程と、
    前記積層配線層上に前記窒化膜を形成する工程と、
    前記窒化膜上に前記保護絶縁膜を形成する工程と、
    前記シール部において、前記保護絶縁膜、前記窒化膜、前記最上層絶縁膜を貫通して前記最上層配線層の一部を露出させる前記ビアホールを形成する工程と、
    前記ビアホールを埋め込みつつ、前記保護絶縁膜上に金属膜（８０）を成膜する工程と、
    前記金属膜をパターニングすることで前記シール層を形成することにより、前記複数の配線層と前記シール層とを有する前記シール構造を構成すると共に、前記シール構造の外側において、前記保護絶縁膜、前記窒化膜、前記最上層絶縁膜の一部が前記シール層および前記最上層配線層によって挟まれるようにするパターニング工程と、
    前記ウェハをスクライブ部に沿ってチップ単位に分割する工程と、を行うことを特徴とする半導体装置の製造方法。
  11. 前記保護絶縁膜を形成する工程では、窒素を含まない前記保護絶縁膜を形成し、
    前記保護絶縁膜を形成する工程および前記パターニング工程では、前記窒化膜のうちの前記積層配線層側と反対側の部分が全て前記保護絶縁膜にて被覆されるように、前記保護絶縁膜を形成すると共に、前記金属膜をドライエッチングすることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2015127992A 2014-07-18 2015-06-25 半導体装置およびその製造方法 Active JP6406138B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015127992A JP6406138B2 (ja) 2014-07-18 2015-06-25 半導体装置およびその製造方法
US15/325,745 US9799612B2 (en) 2014-07-18 2015-07-14 Semiconductor device and manufacturing method of the same
PCT/JP2015/003564 WO2016009645A1 (ja) 2014-07-18 2015-07-14 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014147970 2014-07-18
JP2014147970 2014-07-18
JP2015127992A JP6406138B2 (ja) 2014-07-18 2015-06-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016029711A JP2016029711A (ja) 2016-03-03
JP6406138B2 true JP6406138B2 (ja) 2018-10-17

Family

ID=55078153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015127992A Active JP6406138B2 (ja) 2014-07-18 2015-06-25 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9799612B2 (ja)
JP (1) JP6406138B2 (ja)
WO (1) WO2016009645A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115679B1 (en) * 2017-06-19 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench structure and method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776826A (en) 1996-05-06 1998-07-07 International Business Machines Corporation Crack stop formation for high-productivity processes
US6261945B1 (en) * 2000-02-10 2001-07-17 International Business Machines Corporation Crackstop and oxygen barrier for low-K dielectric integrated circuits
TW517384B (en) * 2001-01-15 2003-01-11 Matsushita Electric Ind Co Ltd Semiconductor apparatus and its manufacturing method
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
CN1617312A (zh) 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
JP4401874B2 (ja) 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
US7223673B2 (en) 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
JP5438899B2 (ja) * 2005-05-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2008270232A (ja) * 2005-07-08 2008-11-06 Renesas Technology Corp 半導体装置
JP5448304B2 (ja) 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
JP2009123734A (ja) 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
CN102272903A (zh) * 2009-01-30 2011-12-07 松下电器产业株式会社 半导体装置及其制造方法
JP5527648B2 (ja) * 2009-08-05 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5849478B2 (ja) 2011-07-11 2016-01-27 富士通セミコンダクター株式会社 半導体装置および試験方法
US9629397B2 (en) * 2012-08-31 2017-04-25 Under Armour, Inc. Articles of apparel including auxetic materials
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置
JP6061726B2 (ja) * 2013-02-26 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体ウェハ
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same

Also Published As

Publication number Publication date
US9799612B2 (en) 2017-10-24
JP2016029711A (ja) 2016-03-03
WO2016009645A1 (ja) 2016-01-21
US20170170112A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
JP5028988B2 (ja) 半導体装置の製造方法
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN102468247B (zh) 附着聚酰亚胺层的密封环结构
JP2008270488A (ja) 半導体装置及びその製造方法
JP2008098605A (ja) 半導体装置
TWI430415B (zh) 晶片封裝體及其製造方法
JP2006332344A (ja) 半導体装置
US20140232001A1 (en) Device Bond Pads Over Process Control Monitor Structures in a Semiconductor Die
US20160172406A1 (en) Semiconductor device and solid-state imaging device
TWI492382B (zh) 晶片封裝體及其製作方法
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
US10269640B2 (en) Method for singulating packaged integrated circuits and resulting structures
JP6406138B2 (ja) 半導体装置およびその製造方法
JP6319028B2 (ja) 半導体装置
WO2019097573A1 (ja) 半導体装置およびその製造方法
JP2009224492A (ja) 半導体装置及びその製造方法
JP2009218504A (ja) 半導体装置
JP6688490B2 (ja) 電子デバイス及びその製造方法
TWI525763B (zh) 晶片封裝體及其形成方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP5876893B2 (ja) 半導体装置及びその製造方法
JP2012160547A (ja) 半導体装置及びその製造方法
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JP5726989B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R151 Written notification of patent or utility model registration

Ref document number: 6406138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250