JP2008270488A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008270488A JP2008270488A JP2007110777A JP2007110777A JP2008270488A JP 2008270488 A JP2008270488 A JP 2008270488A JP 2007110777 A JP2007110777 A JP 2007110777A JP 2007110777 A JP2007110777 A JP 2007110777A JP 2008270488 A JP2008270488 A JP 2008270488A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor device
- seal ring
- chip region
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 204
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010410 layer Substances 0.000 claims description 241
- 230000001681 protective effect Effects 0.000 claims description 114
- 238000000034 method Methods 0.000 claims description 105
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 abstract description 300
- 230000001902 propagating effect Effects 0.000 abstract description 14
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 87
- 238000012986 modification Methods 0.000 description 87
- 230000015572 biosynthetic process Effects 0.000 description 41
- 238000001312 dry etching Methods 0.000 description 23
- 238000001459 lithography Methods 0.000 description 23
- 239000002356 single layer Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005336 cracking Methods 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- 238000007363 ring formation reaction Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】基板101上に形成された層間絶縁膜105及び107に、チップ領域102を連続的に取り囲むシールリング104が形成されている。層間絶縁膜107の上に、チップ領域102から見てシールリング104の外側に開口部131を有する第1のパッシベーション膜109が形成されている。
【選択図】図3
Description
図1は、以下に詳述する本発明の各実施形態に係る半導体装置(例えばチップ領域を1重に取り囲むシールリングを有する半導体装置)が設けられているウェハの一部分を示す平面図である。また、図2(a)は、図1の領域R1(破線によって囲まれた領域)を拡大した平面図であり、図2(b)は、チップ領域の内部に位置するパッド形成領域の断面図(図1及び図2(a)に示すパッド90近傍領域の断面図)であり、図2(c)は、チップ領域の内部に位置する最上層配線形成領域の断面図(最上層配線については図1及び図2(a)で図示を省略している)である。
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第1変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第2変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第3変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第1の実施形態の第4変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態の第1変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態の第2変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第3の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第3の実施形態の変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。
61 プラグ(ビア)
62 配線
63 プラグ(ビア)
64 配線
70 活性層
71 プラグ(ビア)
72 配線
73 プラグ(ビア)
74 配線
75 最上層配線
90 パッド
101 基板
102 チップ領域
103 スクライブ領域
104 シールリング
105 第1の層間絶縁膜
105a 溝状凹部
105c 配線溝
107 第2の層間絶縁膜
107a 溝状凹部
107c 配線溝
109 第1のパッシベーション膜
110 活性層(又は導電層)
111 第1のシールビア
112 第1のシール配線
113 第2のシールビア
114 第2のシール配線
121 第1のシールビア
122 第1のシール配線
123 第2のシールビア
124 第2のシール配線
125 キャップ層
126 キャップ層
127 キャップ層
131 開口部
132 開口部
133 薄膜化部分
136 キャップ層
142 サイドウォールスペーサ
145 溝
150 第2のパッシベーション膜
161 開口部
201 ウェハ
Claims (27)
- 基板上に形成された層間絶縁膜と、
前記基板のチップ領域に位置する部分の前記層間絶縁膜中に形成された配線と、
前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中に形成され且つ前記チップ領域を連続的に取り囲むシールリングと、
前記配線と前記シールリングとが設けられた前記層間絶縁膜上に形成された第1の保護膜とを備え、
前記チップ領域から見て前記シールリングの外側に位置する部分の前記第1の保護膜に第1の開口部が設けられており、当該第1の開口部において前記層間絶縁膜が露出していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記層間絶縁膜の露出部分に溝が形成されていることを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記第1の開口部は前記シールリング上まで設けられており、前記シールリング上に位置する部分の前記第1の開口部に前記シールリングと接続するキャップ層が形成されていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記キャップ層と前記層間絶縁膜の露出部分とが互いに隣接することを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記シールリング上に位置する部分の前記第1の保護膜に第2の開口部が設けられており、前記第2の開口部に前記シールリングと接続するキャップ層が形成されていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記第1の開口部と前記第2の開口部との間に位置する部分の前記第1の保護膜における前記第1の開口部側の側面に、前記キャップ層と同一の材料からなるサイドウォールスペーサが形成されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記サイドウォールスペーサの下面は前記第1の保護膜の下面よりも下方に位置することを特徴とする半導体装置。 - 請求項6又は7に記載の半導体装置において、
前記層間絶縁膜の露出部分の表面は前記サイドウォールスペーサの下面よりも下方に位置することを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記第1の開口部から見て前記チップ領域側に位置する部分の前記第1の保護膜の端部を覆うようにキャップ層が形成されていることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記第1の開口部から見て前記チップ領域の反対側に位置する部分の前記第1の保護膜の端部を覆うように他のキャップ層が形成されていることを特徴とする半導体装置。 - 請求項1〜10のいずれか1項に記載の半導体装置において、
前記配線上に位置する部分の前記第1の保護膜にパッド用開口部が設けられており、当該パッド用開口部に前記配線と接続するパッドが形成されていることを特徴とする半導体装置。 - 請求項1〜10のいずれか1項に記載の半導体装置において、
前記配線上に位置する部分の前記第1の保護膜に最上層配線用開口部が設けられており、当該最上層配線用開口部に前記配線と接続する最上層配線が形成されていることを特徴とする半導体装置。 - 請求項12に記載の半導体装置において、
前記第1の保護膜上に前記最上層配線を覆うように第2の保護膜が形成されており、
前記第1の開口部上に位置する部分の前記第2の保護膜に第3の開口部が設けられていることを特徴とする半導体装置。 - 請求項13に記載の半導体装置において、
前記第1の開口部から見て前記チップ領域の反対側に位置する部分の前記第1の保護膜の端部と、前記第3の開口部から見て前記チップ領域の反対側に位置する部分の前記第2の保護膜の端部とは位置ずれしていることを特徴とする半導体装置。 - 請求項14に記載の半導体装置において、
前記第3の開口部から見て前記チップ領域の反対側に位置する部分の前記第2の保護膜の端部は、前記第1の開口部から見て前記チップ領域の反対側に位置する部分の前記第1の保護膜の上側に位置することを特徴とする半導体装置。 - 請求項14に記載の半導体装置において、
前記第1の開口部から見て前記チップ領域の反対側に位置する部分の前記第1の保護膜の端部は、前記第3の開口部から見て前記チップ領域の反対側に位置する部分の前記第2の保護膜の下側に位置することを特徴とする半導体装置。 - 基板上に形成された層間絶縁膜と、
前記基板のチップ領域に位置する部分の前記層間絶縁膜中に形成された配線と、
前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中に形成され且つ前記チップ領域を連続的に取り囲むシールリングと、
前記配線と前記シールリングとが設けられた前記層間絶縁膜上に形成された第1の保護膜とを備え、
前記チップ領域から見て前記シールリングの外側に位置する部分の前記第1の保護膜が薄膜化されており、当該薄膜化部分が露出していることを特徴とする半導体装置。 - 請求項1〜17のいずれか1項に記載の半導体装置において、
前記第1の保護膜の厚さは150nm以上であることを特徴とする半導体装置。 - 基板上に層間絶縁膜を形成する工程(a)と、
前記基板のチップ領域に位置する部分の前記層間絶縁膜中に配線を形成すると共に、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中にシールリングを前記チップ領域を連続的に取り囲むように形成する工程(b)と、
前記配線と前記シールリングとが設けられた前記層間絶縁膜上に第1の保護膜を形成する工程(c)と、
前記チップ領域から見て前記シールリングの外側に位置する部分の第1の保護膜に第1の開口部を形成して、当該第1の開口部において前記層間絶縁膜を露出させる工程(d)とを備えていることを特徴とする半導体装置の製造方法。 - 請求項19に記載の半導体装置の製造方法において、
前記工程(d)は前記層間絶縁膜の露出部分に溝を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項19又は20に記載の半導体装置の製造方法において、
前記工程(d)は、前記第1の開口部を前記シールリング上まで形成する工程を含み、
前記工程(d)の後に、前記シールリング上に位置する部分の前記第1の開口部に前記シールリングと接続するキャップ層を形成する工程(e)をさらに備えていることを特徴とする半導体装置の製造方法。 - 請求項19又は20に記載の半導体装置の製造方法において、
前記工程(d)は、前記シールリング上に位置する部分の前記第1の保護膜に第2の開口部を形成する工程を含み、
前記工程(d)の後に、前記第2の開口部に前記シールリングと接続するキャップ層を形成する工程(e)をさらに備えていることを特徴とする半導体装置の製造方法。 - 請求項22に記載の半導体装置の製造方法において、
前記工程(e)は、前記第1の開口部と前記第2の開口部との間に位置する部分の前記第1の保護膜における前記第1の開口部側の側面に、前記キャップ層と同一の材料からなるサイドウォールスペーサを形成する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項21〜23のいずれか1項に記載の半導体装置の製造方法において、
前記工程(e)の後に、前記第1の保護膜上に第2の保護膜を形成する工程(f)と、前記第1の開口部上に位置する部分の前記第2の保護膜に第3の開口部を形成する工程(g)とを備えていることを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記工程(g)は前記層間絶縁膜の露出部分に溝を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項19又は20に記載の半導体装置の製造方法において、
前記工程(c)と前記工程(d)との間に、前記シールリング上に位置する部分の前記第1の保護膜に第2の開口部を形成した後、前記第2の開口部に前記シールリングと接続するキャップ層を形成し、その後、前記第1の保護膜上に第2の保護膜を形成する工程とをさらに備え、
前記工程(d)は、前記チップ領域から見て前記シールリングの外側に位置する部分の前記第2の保護膜に第3の開口部を形成した後、当該第3の開口部の下側に位置する部分の前記第1の保護膜に前記第1の開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 基板上に層間絶縁膜を形成する工程と、
前記基板のチップ領域に位置する部分の前記層間絶縁膜中に配線を形成すると共に、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中にシールリングを前記チップ領域を連続的に取り囲むように形成する工程と、
前記配線と前記シールリングとが設けられた前記層間絶縁膜上に第1の保護膜を形成する工程と、
前記チップ領域から見て前記シールリングの外側に位置する部分の前記第1の保護膜を薄膜化する工程とを備えていることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007110777A JP5448304B2 (ja) | 2007-04-19 | 2007-04-19 | 半導体装置 |
US12/029,969 US8164163B2 (en) | 2007-04-19 | 2008-02-12 | Semiconductor device having sealing ring |
CN200810083557.0A CN101290912B (zh) | 2007-04-19 | 2008-03-12 | 半导体装置及其制造方法 |
CN201110302929.6A CN102324419B (zh) | 2007-04-19 | 2008-03-12 | 半导体装置及其制造方法 |
US13/428,992 US8841753B2 (en) | 2007-04-19 | 2012-03-23 | Semiconductor device having seal wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007110777A JP5448304B2 (ja) | 2007-04-19 | 2007-04-19 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013233265A Division JP5726989B2 (ja) | 2013-11-11 | 2013-11-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008270488A true JP2008270488A (ja) | 2008-11-06 |
JP5448304B2 JP5448304B2 (ja) | 2014-03-19 |
Family
ID=39871363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007110777A Active JP5448304B2 (ja) | 2007-04-19 | 2007-04-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8164163B2 (ja) |
JP (1) | JP5448304B2 (ja) |
CN (2) | CN101290912B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086952A1 (ja) * | 2009-01-30 | 2010-08-05 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
WO2011067882A1 (ja) * | 2009-12-03 | 2011-06-09 | パナソニック株式会社 | 半導体集積回路及びそれを備えた半導体装置、並びに電子機器 |
WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
KR101194921B1 (ko) | 2010-08-13 | 2012-10-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 금속 패드를 갖는 밀봉 링 구조 |
JPWO2014013581A1 (ja) * | 2012-07-19 | 2016-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
MD4554B1 (ro) * | 2017-10-18 | 2018-02-28 | Государственный Университет Молд0 | Procedeu de majorare a eficienţei celulelor fotovoltaice pe baza p+InP-p-InP-n+CdS |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100995558B1 (ko) * | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
US8022509B2 (en) * | 2008-11-28 | 2011-09-20 | United Microelectronics Corp. | Crack stopping structure and method for fabricating the same |
US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
CN102171821B (zh) * | 2011-04-19 | 2013-02-27 | 华为技术有限公司 | 焊盘的防水结构、防水焊盘和形成该防水结构的方法 |
US9059191B2 (en) * | 2011-10-19 | 2015-06-16 | International Business Machines Corporation | Chamfered corner crackstop for an integrated circuit chip |
JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
CN103578919A (zh) * | 2012-07-26 | 2014-02-12 | 无锡华润上华科技有限公司 | 一种mos器件的钝化层形成方法以及一种mos器件 |
JP6061726B2 (ja) | 2013-02-26 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体ウェハ |
CN104218005B (zh) * | 2013-06-05 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 芯片密封圈及包括该密封圈的芯片 |
KR20150058778A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법 |
JP6406138B2 (ja) * | 2014-07-18 | 2018-10-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
US10128201B2 (en) * | 2017-02-16 | 2018-11-13 | Globalfoundries Singapore Pte. Ltd. | Seal ring for wafer level package |
KR102428328B1 (ko) | 2017-07-26 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
CN107634074B (zh) * | 2017-08-16 | 2020-02-21 | 上海微阱电子科技有限公司 | 防止划片损伤的cmos图像传感器结构及其制作方法 |
CN109920772B (zh) * | 2017-12-12 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其形成方法 |
WO2019126318A1 (en) * | 2017-12-20 | 2019-06-27 | Skyworks Solutions, Inc. | Capacitor metal guard ring for moisture ingression prevention |
CN110034064A (zh) * | 2019-04-10 | 2019-07-19 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
CN112331618B (zh) * | 2019-08-05 | 2023-11-07 | 华邦电子股份有限公司 | 半导体组件及其制造方法 |
CN113130413B (zh) * | 2019-12-30 | 2024-09-06 | 联华电子股份有限公司 | 半导体元件封装结构及其制造方法 |
US11373962B2 (en) * | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
CN112164693B (zh) * | 2020-09-22 | 2021-12-28 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
CN112201622A (zh) * | 2020-09-30 | 2021-01-08 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
US11652069B2 (en) | 2020-12-08 | 2023-05-16 | Globalfoundries Singapore Pte. Ltd. | Crackstop structures |
CN113066763B (zh) * | 2021-03-24 | 2022-04-26 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6022791A (en) * | 1997-10-15 | 2000-02-08 | International Business Machines Corporation | Chip crack stop |
JP2001267325A (ja) * | 2000-02-10 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | 低誘電率集積回路のクラック止めと酸素バリア |
JP2001308099A (ja) * | 2001-03-12 | 2001-11-02 | Seiko Epson Corp | 半導体装置 |
JP2004079596A (ja) * | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 半導体装置 |
JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005217411A (ja) * | 2004-01-30 | 2005-08-11 | Chartered Semiconductor Mfg Ltd | 集積回路を製造する方法および集積回路 |
JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151583A (ja) | 1992-11-05 | 1994-05-31 | Oki Electric Ind Co Ltd | 化合物半導体ウエハ |
US5861658A (en) * | 1996-10-03 | 1999-01-19 | International Business Machines Corporation | Inorganic seal for encapsulation of an organic layer and method for making the same |
JPH10172927A (ja) | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
US6566736B1 (en) * | 2001-11-30 | 2003-05-20 | Advanced Micro Devices, Inc. | Die seal for semiconductor device moisture protection |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP4401874B2 (ja) * | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
WO2006121129A1 (ja) | 2005-05-13 | 2006-11-16 | Nec Corporation | 半導体装置及びその製造方法 |
JP2007049066A (ja) | 2005-08-12 | 2007-02-22 | Seiko Epson Corp | 半導体ウェハ、並びに、半導体チップおよびその製造方法 |
US7456507B2 (en) * | 2006-01-12 | 2008-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Die seal structure for reducing stress induced during die saw process |
US7566915B2 (en) * | 2006-12-29 | 2009-07-28 | Intel Corporation | Guard ring extension to prevent reliability failures |
-
2007
- 2007-04-19 JP JP2007110777A patent/JP5448304B2/ja active Active
-
2008
- 2008-02-12 US US12/029,969 patent/US8164163B2/en active Active
- 2008-03-12 CN CN200810083557.0A patent/CN101290912B/zh active Active
- 2008-03-12 CN CN201110302929.6A patent/CN102324419B/zh active Active
-
2012
- 2012-03-23 US US13/428,992 patent/US8841753B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6022791A (en) * | 1997-10-15 | 2000-02-08 | International Business Machines Corporation | Chip crack stop |
JP2001267325A (ja) * | 2000-02-10 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | 低誘電率集積回路のクラック止めと酸素バリア |
JP2001308099A (ja) * | 2001-03-12 | 2001-11-02 | Seiko Epson Corp | 半導体装置 |
JP2004079596A (ja) * | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 半導体装置 |
JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005217411A (ja) * | 2004-01-30 | 2005-08-11 | Chartered Semiconductor Mfg Ltd | 集積回路を製造する方法および集積回路 |
JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086952A1 (ja) * | 2009-01-30 | 2010-08-05 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
US8241999B2 (en) | 2009-03-23 | 2012-08-14 | Kabushiki Kaisha Toshiba | Semiconductor device having a protection pattern with two element separation regions |
WO2011067882A1 (ja) * | 2009-12-03 | 2011-06-09 | パナソニック株式会社 | 半導体集積回路及びそれを備えた半導体装置、並びに電子機器 |
KR101194921B1 (ko) | 2010-08-13 | 2012-10-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 금속 패드를 갖는 밀봉 링 구조 |
US9035445B2 (en) | 2010-08-13 | 2015-05-19 | Taiwan Semicondutor Manufacturing Company, Ltd. | Seal ring structure with a metal pad |
US9812409B2 (en) | 2010-08-13 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with a metal pad |
WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
JPWO2014013581A1 (ja) * | 2012-07-19 | 2016-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
MD4554B1 (ro) * | 2017-10-18 | 2018-02-28 | Государственный Университет Молд0 | Procedeu de majorare a eficienţei celulelor fotovoltaice pe baza p+InP-p-InP-n+CdS |
Also Published As
Publication number | Publication date |
---|---|
CN101290912B (zh) | 2011-12-07 |
US8164163B2 (en) | 2012-04-24 |
CN101290912A (zh) | 2008-10-22 |
US8841753B2 (en) | 2014-09-23 |
CN102324419A (zh) | 2012-01-18 |
CN102324419B (zh) | 2014-05-07 |
US20120181670A1 (en) | 2012-07-19 |
JP5448304B2 (ja) | 2014-03-19 |
US20080258266A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448304B2 (ja) | 半導体装置 | |
JP5235378B2 (ja) | 半導体装置 | |
JP4401874B2 (ja) | 半導体装置 | |
JP5175066B2 (ja) | 半導体装置 | |
US7453128B2 (en) | Semiconductor device and method for fabricating the same | |
US7649258B2 (en) | Semiconductor device | |
JP5834934B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2008126268A1 (ja) | 半導体装置 | |
JP2009105160A (ja) | 半導体装置 | |
JP2009123733A (ja) | 半導体装置及びその製造方法 | |
JP2009218504A (ja) | 半導体装置 | |
JP5726989B2 (ja) | 半導体装置 | |
JP5655844B2 (ja) | 半導体装置およびその製造方法 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP5932079B2 (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 | |
JP5801329B2 (ja) | 半導体装置 | |
JP5214571B2 (ja) | 半導体装置 | |
JP5541345B2 (ja) | 半導体装置およびその製造方法 | |
JP2013175798A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5448304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |