JP2004079596A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004079596A JP2004079596A JP2002234387A JP2002234387A JP2004079596A JP 2004079596 A JP2004079596 A JP 2004079596A JP 2002234387 A JP2002234387 A JP 2002234387A JP 2002234387 A JP2002234387 A JP 2002234387A JP 2004079596 A JP2004079596 A JP 2004079596A
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- semiconductor device
- layer
- wiring layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】最上層に銅の層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止する。
【解決手段】パッシベーション膜１２０には、層間絶縁膜１０９にまで到達する開口部１２３が形成されている。開口部１２３はシールリング１１０の外側を囲むよう配置されている。つまり、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。よって、第２配線層１１４が酸化、腐食し、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。さらに、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜１２０にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【選択図】 図１
【解決手段】パッシベーション膜１２０には、層間絶縁膜１０９にまで到達する開口部１２３が形成されている。開口部１２３はシールリング１１０の外側を囲むよう配置されている。つまり、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。よって、第２配線層１１４が酸化、腐食し、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。さらに、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜１２０にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の保護構造であるパッシベーション膜およびダイエッジシールに関するものである。
【０００２】
【従来の技術】
半導体装置の回路形成領域を外界の雰囲気からの水分やイオンの影響から保護するために、ダイシングラインの内側、即ちチップ（ダイ）のエッジ部近傍に、ダイエッジシール（Ｄｉｅ Ｅｄｇｅ Ｓｅａｌ）あるいはガードリング、シールリングと呼ばれる保護構造が設けられる。シールリングは、回路形成領域と同様の配線層およびコンタクトによって形成され、半導体装置の回路形成領域を囲むように形成される。さらに、半導体装置の表面を保護し外界の雰囲気の影響を避ける手段として、当該表面をパッシベーション膜と呼ばれる保護膜が設けられる。
【０００３】
ところで近年、半導体装置における構造の微細化並びに高集積化、動作の高速化が進むにつれ、配線の低抵抗化の重要性が高まっている。それに伴い、比較的抵抗の小さい銅（Ｃｕ）が、配線材料として多く用いられるようになっている。即ち、上記のシールリング構造にも銅が使用されるケースが増加しつつある。
【０００４】
図２９は、従来の半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。上記したように、シールリングはダイシングラインの内側に形成されるものであり、図２９に示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。なお、同図において半導体装置の回路部分の図示は省略している。
【０００５】
同図に示すように、シールリング１１０は、第１コンタクト１１１、第１配線層１１２、第２コンタクト１１３、第２配線層１１４により構成されている。素子分離膜１０２が形成されたリコン基板１０１上には、第１コンタクト１１１が形成された層間絶縁膜１０３、銅を材料とする第１配線層１１２が形成された層間絶縁膜１０５、第２コンタクト１１３が形成された層間絶縁膜１０７、銅を材料とする第２配線層１１４が形成された層間絶縁膜１０９が形成されている。また、層間絶縁膜１０３と層間絶縁膜１０５との間にはエッチングストッパ膜１０４が、層間絶縁膜１０５と層間絶縁膜１０７との間にはエッチングストッパ膜１０６が、層間絶縁膜１０７と層間絶縁膜１０９との間にはエッチングストッパ膜１０８が、それぞれ形成されている。
【０００６】
第１コンタクト１１１および第２コンタクト１１３の材料は、例えばタングステン（Ｗ）であり、層間絶縁膜１０３，１０５，１０７，１０９の材料は、例えばプラズマ酸化膜である。また、エッチングストッパ膜１０４，１０６，１０８の材料は、例えばプラズマ窒化膜である。
【０００７】
また、最上層の層間絶縁膜状にはパッシベーション膜１２０が形成されている。この例では、パッシベーション膜１２０は、プラズマ窒化膜層１２１とポリイミド層１２２との２層構造である。
【０００８】
シールリング１１０およびパッシベーション膜１２０の存在により、半導体装置の回路形成領域は外界の雰囲気からの水分やイオンの影響から保護され、長期間に渡って当該半導体装置の特性を安定させることができる。
【０００９】
また、シールリング１１０は、ダイシング領域をダイシングする際に回路形成領域にクラックが発生するのを抑える作用も有している。ダイシングの際にはダイシング領域にクラックが発生することがあるが、ダイシング領域と回路形成領域との間にシールリング１１０が存在するため、そのクラックが回路形成領域にまで達することが防止されるからである。
【００１０】
【発明が解決しようとする課題】
パッシベーション膜１２０は、シールリング１１０の回路形成領域側にのみ形成されており、ダイシング領域側は層間絶縁膜１０９上面が露出している。その理由は、パッシベーション膜１２０をダイシング領域を含むウェハ表面全体に形成したままの場合、ダイシング領域をダイシングする際にダイシングに起因する応力（あるいはクラック）がパッシベーション膜１２０を介して回路形成領域にまで伝わりやすく、回路形成領域にクラックが発生してしまう恐れがあるからである。
【００１１】
よって、従来の半導体装置においては、図２９に示すようにシールリング１１０の最上層である第２配線層１１４の上面が露出した構造となっていた。即ち、第２配線層１１４の上面は外気に曝されていた。銅は他の金属配線材料（例えばアルミニウム）よりも比較的酸化、腐食しやすい。よって、この例のように、シールリング構造の最上層である第２配線層１１４が銅である場合、第２配線層１１４が酸化、腐食してしまう。そして、当該シールリング１１０による半導体装置の保護効果の劣化を招いてしまう。
【００１２】
本発明は以上のような課題を解決するためになされたものであり、最上層に銅を材料とする層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止できる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有しており、前記シールリング部の最上層の上面は、前記パッシベーション膜に覆われていることを特徴とする。
【００１４】
請求項２に記載の半導体装置は、半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、前記シールリング部上に形成されたアルミ配線層と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有し、前記シールリング部の最上層の上面は、前記アルミ配線層に覆われていることを特徴とする。
【００１５】
請求項３に記載の半導体装置は、請求項１または請求項２に記載の半導体装置であって、前記半導体チップのダイシング領域において、前記層間絶縁膜は、前記シールリング部を囲む第２の開口部を有することを特徴とする。
【００１６】
請求項４に記載の半導体装置は、半導体チップの回路形成領域を囲むように、前記半導体チップのエッジ部近傍に形成されたシールリング部と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成され、前記シールリング部の最上層の上面を露出する第１の開口部を有する第１のパッシベーション膜と、前記第１の開口部に形成されたアルミ配線層と、前記第１のパッシベーション膜および前記アルミ配線を覆うように形成され、前記第１のパッシベーション膜に対してエッチング選択性を有する第２のパッシベーション膜とを備え、前記第２のパッシベーション膜は、前記第１のパッシベーション膜の上面を露出する第２の開口部を備えることを特徴とする。
【００１７】
請求項５に記載の半導体装置は、請求項１から請求項４のいずれかに記載の半導体装置であって、前記シールリング部の最上層は銅であることを特徴とする。
【００１８】
【発明の実施の形態】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。この図において、図２９に図示したものと同一の要素には同一符号を付してあるので、それらの詳細な説明は省略する。なお、図１においても、図示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。また、第１配線層１１２および第２配線層１１４は共に銅を材料としている。
【００１９】
本実施の形態において、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されており、言い換えれば、開口部１２３はパッシベーション膜１２０が形成されていない領域である。
【００２０】
開口部１２３はスリット形状を有しており、シールリング１１０の外側を囲むよう配置されている。つまり、開口部１２３の位置と第２配線層１１４上面の位置とは互いにずれており、開口部１２３の方がチップの外側（即ちダイシング領域側）に位置している。従って、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。よって、第２配線層１１４が酸化、腐食し、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。
【００２１】
さらに、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜１２０にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００２２】
図２〜図７は、図１に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００２３】
シリコン基板１０１にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法で例えば厚さ３００ｎｍのトレンチ分離（素子分離膜１０２）を形成する。次に、例えば高密度プラズマ（ＨＤＰ：Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜を１０００ｎｍ堆積して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により３００ｎｍ研磨することによって、層間絶縁膜１０３を形成する。そして層間絶縁膜１０３を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第１コンタクト１１１を形成するための開口を形成する。このとき、シリコン基板１０１と、層間絶縁膜１０３とは充分エッチング選択比のある条件でエッチングしている。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第１コンタクト１１１の材料であるタングステンを堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０３上のタングステンおよびバリアメタルを除去することで、第１コンタクト１１１が形成される（図２）。
【００２４】
次に、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０４を形成する。さらに、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０５を形成する。そして、層間絶縁膜１０５をレジストマスク１３１をマスクとしてドライエッチングすることにより、第１配線層１１２を形成するための開口を形成する（図３）。
【００２５】
レジストマスク１３１を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第１配線層１１２の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０５上の銅およびバリアメタルを除去することで、第１配線層１１２が形成される。
【００２６】
さらに、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０６を形成する。続いて例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する。そして、ＣＶＤ法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第１コンタクト１１１の材料であるタングステンを２００ｎｍ堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０７に形成された開口の外のタングステンおよびバリアメタルを除去することで、第２コンタクト１１３が形成される。
【００２７】
そして、プラズマ窒化膜を３０ｎｍ堆積させることで、エッチングストッパ層１０８を形成し、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０９を形成する。その後、レジストマスク１３２をマスクとするドライエッチングにより、第２配線層１１４を形成するための開口を形成する（図４）。
【００２８】
レジストマスク１３２を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第２配線層１１４の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０９上の銅およびバリアメタルを除去することで、第２配線層１１４が形成される（図５）。以上の工程で、シールリング１１０の形成が完了する。
【００２９】
次に、パッシベーション膜１２０のプラズマ窒化膜層１２１を８００ｎｍ堆積する（図６）。そして、プラズマ窒化膜層１２１上にレジストマスク１３３を形成し、レジストマスク１３３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される。開口部１２３ａは、例えば１μｍのスリット状に形成される（図７）。
【００３０】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１に示した本実施の形態に係る半導体装置が形成される。
【００３１】
なお、上記の説明において、層間絶縁膜１０３，１０５，１０７，１０９は、プラズマ酸化膜としたが、例えば、ＦＳＧ（Ｆ−ｄｏｐｅｄ ＳｉｌｉｃａｔｅＧｌａｓｓ）膜や、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率膜（ｌｏｗ−ｋ膜）であってもよい。またそれら層間絶縁膜の厚さは上で示したものに限定されるものではなく、例えば０〜２００ｎｍであってもよい。また、エッチングストッパ層１０４，１０６，１０８はプラズマ窒化膜としたが、例えばＳｉＣ、ＳｉＯＮであってもよい。またの厚さ上で示したものに限定されるものではない。さらに、第１および第２コンタクト１１１，１１２の材料は、タングステン以外の例えばＡｌ、ＴｉＮ、Ｒｕ等のメタルやポリシリコンなどでもよい。
【００３２】
パッシベーション膜１２０は、プラズマ窒化膜１２１およびポリイミド膜１２２の２層構造としたが、単層構造であってもよいし２層以上の多層構造であってもよい。また、パッシベーション膜１２０の材料としては、プラズマ窒化膜およびポリイミド以外にも、例えばＳｉＣＦや、またＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率材料であってもよい。パッシベーション膜１２０に形成される開口部１２３の幅は１μｍに限定されるものではない。
【００３３】
パッシベーション膜１２０にはシールリング構造の外側の開口部１２３だけでなく、レイアウト可能であればシールリング１１０の内側にも回路形成領域を囲むスリット状の開口を形成してもよい。その場合、回路形成領域でのクラックの発生を抑える効果はさらに向上される。但しその場合、パッシベーション膜１２０による保護効果が劣化する恐れがあるので注意が必要である。
【００３４】
また、開口部１２３は、スリット形状でなくてもよく、例えば、ダイシング領域側のパッシベーション膜が全て除去される構成であってもよい。
【００３５】
さらにまた、図１において、開口部１２３を構成するプラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂの幅はほぼ同じ大きさで示したが、レイアウト可能であればプラズマ窒化膜層１２１の開口部１２３ａの幅をより大きく（あるいは、露光可能であれば、ポリイミド層１２２の開口部１２３ｂをより小さく）形成してもよい。それにより、開口部１２３ａと開口部１２３ｂとの位置合わせずれに対するマージンを大きくとることができる。
【００３６】
また、開口部１２３の形成工程は、プラズマ窒化膜層１２１の開口部１２３ａを形成した後にポリイミド層１２２を堆積し、開口部１２３ｂを形成することによって行われるように説明したが、次のように行ってもよい。即ち、まずプラズマ窒化膜層１２１およびポリイミド層１２２を堆積し、ポリイミド層１２２に開口部１２３ｂを形成した後、そのポリイミド層をマスクとして自己整合的にプラズマ窒化膜層１２１に開口部１２３ａを形成してもよい。その場合、開口部１２３ａと開口部１２３ｂとの位置合わせを行う必要がなくなると共に製造工程数を削減することができる。
【００３７】
なお、本実施の形態においては、２層配線構造を有する半導体装置について説明したが、例えば単層構造や３層以上の多層配線構造の場合でも、上記と同様の効果を得ることができることは明らかである。
【００３８】
＜実施の形態２＞
実施の形態１では、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、主回路領域における回路形成工程に応じて、デュアルダマシン法を用いるものであってもよい。図８はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。同図において、図１と同様の要素には同一符号を付してある。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。
【００３９】
本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。
【００４０】
よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食し、シールリングによる半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００４１】
図９〜図１１は、図８に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００４２】
まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜１０３、エッチングストッパ層１０４、層間絶縁膜１０５、第１コンタクト１１１および第１配線層１１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。
【００４３】
そして、例えばプラズマ窒化膜のエッチングストッパ層１０６を形成し、続いて例えばプラズマ酸化膜の層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７上に、第２コンタクト１１３を形成する領域が開口されたレジストマスク１３４を形成する。そして、レジストマスク１３４をマスクとするドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する（図９）。
【００４４】
レジストマスク１３４を除去した後、さらに第２配線層１１４を形成する領域が開口されたレジストマスク１３５を形成し、それをマスクとするドライエッチングにより層間絶縁膜１０７に第２配線層１１４を形成するための開口を形成する（図１０）。
【００４５】
レジストマスク１３５を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて銅をめっき法で堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０７上の銅およびバリアメタルを除去することで、層間絶縁膜１０７に第２コンタクト１１３並びに第２配線層１１４が形成される（図１１）。
【００４６】
そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図８に示した本実施の形態に係る半導体装置が形成される。
【００４７】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンを小さくできるので、シールリング１１０をより確実に形成することができる。
【００４８】
＜実施の形態３＞
図１２は、実施の形態３に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、シールリング１１０の最上層である第２配線層１１４上に、当該第２配線層１１４上面を覆うアルミ配線層１４１を形成する。
【００４９】
なお、本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。
【００５０】
よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食して、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００５１】
また、例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成されてしまった場合、第２配線層１１４は開口部１２３に露出してしまう。しかし、本実施の形態では、開口部１２３が第２配線層１１４の上方に形成された場合、アルミ配線層１４１が開口部１２３に露出するが、その下の第２配線層１１４は露出しない。アルミは銅に比較して酸化および腐食は生じ難いため、結果としてシールリング１１０による半導体装置の保護効果の劣化は防止される。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。
【００５２】
さらに、ダイシング領域とシールリング１１０との間に、開口部１２３を形成するためのスペースを確保できない場合、開口部１２３を意図的にアルミ配線層１４１上方に形成してもよい。即ち、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３がアルミ配線層１４１の上に位置していれば、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。
【００５３】
図１３〜図１５は、図１２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００５４】
まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にアルミ配線層１４１を形成する（図１３）。
【００５５】
そして第２配線層１１４の上方に、レジストマスク１４２を形成し、それをマスクとしてアルミ配線層１４１をエッチングする。その結果、第２配線層１１４の上面を覆うアルミ配線層１４１が形成される（図１４）。このとき、第２配線層１１４とアルミ配線層１４１との位置合わせずれを考慮し、アルミ配線層１４１は第２配線層１１４よりもひと回り大きい幅で形成する。即ち、アルミ配線層１４１を第２配線層１１４よりも位置合わせずれ量以上大きい幅に形成することで、アルミ配線層１４１は第２配線層１１４の上面を完全に覆うことができる。
【００５６】
レジストマスク１４２を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１４３を形成し、レジストマスク１４３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される（図１５）。
【００５７】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１２に示した本実施の形態に係る半導体装置が形成される。
【００５８】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図１６はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図１６に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。
【００５９】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００６０】
＜実施の形態４＞
例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成された場合、第２配線層１１４は開口部１２３に露出してしまう。そこで実施の形態３において、それを防止するために第２配線層１１４を覆うアルミ配線層１４１を有する構成を示した。しかしその場合、上述したようにアルミ配線層１４１を第２配線層１１４よりもひと回り大きく形成する必要があり、半導体装置の小型化の妨げとなる。
【００６１】
一方、開口部１２３に第２配線層１１４が露出してしまうのを防止するために、第２配線層１１４および層間絶縁膜１０９上に、プラズマ窒化膜層１２１とのエッチング選択性を有する保護膜を形成することが考えられる。しかしその場合、ダイシングの際のクラックが当該保護膜を介して回路構成領域にまで達してしまう恐れが生じる。
【００６２】
図１７は、実施の形態４に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。本実施の形態においては、シールリング１１０上方のパッシベーション膜１２０は、ポリイミド層１２２、プラズマ窒化膜層１２１およびプラズマ酸化膜層１５１の３層構造となっている。プラズマ酸化膜層１５１は、プラズマ窒化膜層１２１に対するエッチング選択性を有している。また、プラズマ酸化膜層１５１は第２配線層１１４上に開口部１５１ａを有しており、開口部１５１ａにはアルミ配線層１５２が形成されている。
【００６３】
本実施の形態によれば、開口部１２３が第２配線層１１４の上方に形成された場合でも、プラズマ窒化膜層１２１に対するエッチング選択性を有するプラズマ酸化膜層１５１あるいはアルミ配線層１５２が第２配線層１１４を覆っているため、第２配線層１１４は露出しない。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。
【００６４】
また、実施の形態３と異なり、アルミ配線層１５２は第２配線層１１４よりも大きく形成する必要はないので、装置の小型化に寄与できる。さらに、プラズマ酸化膜層１５１にはアルミ配線層１５２が形成された開口部１５１ａを有しているので、ダイシングの際のクラックがプラズマ酸化膜層１５１を介して回路構成領域にまで達することを防止できる。
【００６５】
さらに、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。
【００６６】
本実施の形態においては、図１７で参照部号１５１で示した第１のパッシベーション膜としての層はプラズマ酸化膜、１２１で示した第２のパッシベーション膜としての層はプラズマ窒化膜という組合せについて説明する。しかし、第１のパッシベーション膜と第２のパッシベーション膜との間にエッチング選択性を有する組合せであれば、他の組合せでもよい。
【００６７】
図１８〜図２０は、図１７に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００６８】
まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。
【００６９】
その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にプラズマ酸化膜層１５１を形成し、第２配線層１１４上方を開口したレジストマスク１５３を形成し、当該レジストマスク１５３をマスクとしてプラズマ酸化膜層１５１をエッチングすることで、開口部１５１ａを形成する（図１８）。このとき、開口部１５１ａの幅は第２配線層１１４の幅よりも狭いものでよい。
【００７０】
次に、プラズマ酸化膜層１５１上にアルミ配線層１５２を堆積させる。そして、開口部１５１ａの上方にレジストマスク１５４を形成し、レジストマスク１５４をマスクとしてアルミ配線層１５２をエッチングする（図１９）。このとき、レジストマスク１５４は開口部１５１ａの幅よりもひと回り大きく形成すればよく、必ずしも第２配線層１１４の幅よりも大きくする必要は無い。アルミ配線層１５２の幅はレジストマスク１５４の幅により規定されるので、レジストマスク１５４を第２配線層１１４の幅よりも狭くすれば、実施の形態３よりもシールリング１１０が形成される領域の幅を狭くレイアウトすることが可能になり、半導体装置の小型化に寄与できる。
【００７１】
レジストマスク１５４を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１４３を形成し、レジストマスク１４３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される（図２０）。
【００７２】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１７に示した本実施の形態に係る半導体装置が形成される。
【００７３】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図２１はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図２１に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。
【００７４】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００７５】
＜実施の形態５＞
図２２は、実施の形態５に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、開口部１２３はエッチングストッパ層１０８にまで到達している。即ち、開口部１２３は、ポリイミド層１２２の開口部１２３ｂ、プラズマ窒化膜層１２１の開口部１２３ａおよび層間絶縁膜１０９の開口部１２３ｃとから成る。この場合、ダイシング領域をダイシングする際の応力は、図１の場合よりもさらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果は実施の形態１よりもさらに向上される。
【００７６】
また、本実施の形態は、層間絶縁膜として上記したような低誘電率膜（ｌｏｗ−ｋ膜）を使用したケースに特に有効である。一般に、低誘電率膜はポーラスなものが多く、そのため加熱処理等における収縮が大きいものが多い。従って、例えば層間絶縁膜として１０９としてそのような低誘電率膜を使用した場合、その収縮によるストレス（応力）が層間絶縁膜１０９自身に加わり、クラックが発生しやすくなる。よって、層間絶縁膜１０９が開口部１２３ｃを有することで、その収縮による応力を緩和することができ、クラック発生を防止することができる。
【００７７】
図２３および図２４は、図２２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００７８】
まず、実施の形態１で図２〜図６に示したものと同様の工程で、シールリング１１０を形成し、その上にパッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する（図２３）。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。
【００７９】
そして、プラズマ窒化膜層１２１上にレジストマスク１５６を形成し、レジストマスク１５６をマスクとしてプラズマ窒化膜層１２１をエッチングしてシールリング構造の外側を囲む開口部１２３ａを形成すると共に、層間絶縁膜１０９をエッチングして開口部１２３ｂを形成する（図２４）。
【００８０】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図２２に示した本実施の形態に係る半導体装置が形成される。
【００８１】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。その場合、図８において開口部１２３が層間絶縁膜１０７の下のエッチングストッパ層１０６にまで達する構成となる。
【００８２】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００８３】
＜実施の形態６＞
例えば、主回路領域における回路形成工程にデュアルダマシン法が用いられる場合、実施の形態２のように、シールリング１１０の形成にもデュアルダマシン法を用いればよい。しかし、シールリングの各層はデュアルダマシンフローのうちのコンタクト形成工程のみによっても形成することができる。
【００８４】
図２５は本実施の形態に係る半導体装置の構成を示す図である。同図において、図１と同様の要素には同一符号を付してある。ここで、当該半導体装置は配線の材料として銅を用いるものと仮定する。
【００８５】
同図に示すように、シールリング２１０は、第１コンタクト２１１、第１配線層２１２、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５から構成されている。第１コンタクト２１１および第１配線層２１２はシングルダマシン法で形成され、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５はデュアルダマシンのコンタクト形成工程で形成されている。デュアルダマシン法では、コンタクトは配線層と同じ材料で形成されるので、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５は銅で形成される。
【００８６】
素子分離膜１０２が形成されたシリコン基板１０１上には、第１コンタクト２１１が形成された層間絶縁膜２０１、第１配線層２１２が形成された層間絶縁膜２０３、第２コンタクト２１３が形成された層間絶縁膜２０５、第３コンタクト２１４が形成された層間絶縁膜２０７、第４コンタクト２１５が形成された層間絶縁膜２０９が形成されている。また、層間絶縁膜２０１と層間絶縁膜２０３との間にはエッチングストッパ膜２０２、層間絶縁膜２０３と層間絶縁膜２０５との間にはエッチングストッパ膜２０４が、層間絶縁膜２０５と層間絶縁膜２０７との間にはエッチングストッパ膜２０６が、層間絶縁膜２０７と層間絶縁膜２０９との間にはエッチングストッパ層２０８がそれぞれ形成されている。
【００８７】
パッシベーション膜１２０には、層間絶縁膜２０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されている。よって、実施の形態１と同様に、ダイシング時に回路形成領域にクラックが入ってしまうことを防止することができる。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第４コンタクト２１５が酸化、腐食してシールリング２１０による半導体装置の保護効果が劣化するのを防止することができる。
【００８８】
図２６〜図２８は、図２５に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００８９】
まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜２０１、エッチングストッパ層２０２、層間絶縁膜２０３、第１コンタクト２１１および第１配線層２１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。
【００９０】
その後、例えばプラズマ窒化膜によるエッチングストッパ層２０４を形成し、続いて例えばプラズマ酸化膜により層間絶縁膜２０５を形成する。その後、層間絶縁膜２０５上に、第２コンタクト２１３を形成する領域が開口されたレジストマスク２２１を形成する。そして、レジストマスク２２１をマスクとするドライエッチングにより、第２コンタクト２１３を形成するための開口を形成する（図２６）。レジストマスク２２１を除去した後、回路形成領域においては配線のためのトレンチ形成が行われるが、このときシールリング２１０を形成する領域においては何の処理も行わない。
【００９１】
そして、バリアメタル（不図示）を形成した後、銅をめっき法で堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜２０５上の銅およびバリアメタルを除去することで、層間絶縁膜２０５に第２コンタクト２１３が形成される（図２７）。このように、第２コンタクト２１３は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。
【００９２】
その後、上と同様にデュアルダマシンフローのうちのコンタクト形成工程のみを使用して、エッチングストッパ層２０６、層間絶縁膜２０７、第３コンタクト２１４を形成し、さらにその上にエッチングストッパ層２０８、層間絶縁膜２０９、第４コンタクト２１５を形成する（図２８）。以上の工程で、シールリング２１０の形成が完了する。
【００９３】
そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図２５に示した本実施の形態に係る半導体装置が形成される。
【００９４】
このように、本実施の形態においては、シールリング２１０を構成する所定の層（第２コンタクト２１３、第３コンタクト２１４、第４コンタクト２１５）は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。その場合、デュアルダマシンフローのコンタクト形成工程と配線形成工程との両方を用いる場合と異なり、シールリング２１０の配線層とコンタクトとの位置合わせを行わないため、当該位置合わせずれに対するマージンをとる必要がない。よって、上記した他の実施の形態よりも、シールリングの幅を狭く構成できる。
【００９５】
なお、以上説明では、シールリング２１０を構成する層のうちの一部が、デュアルダマシンフローのうちのコンタクト形成工程のみにより形成されるものとして説明したが、回路形成領域のコンタクトおよび配線の形成手法に応じて、全ての層がデュアルダマシンフローのうちのコンタクト形成工程のみによって形成されるものであってもよい。
【００９６】
【発明の効果】
請求項１に記載の半導体装置によれば、シールリング部の最上層の上面は、パッシベーション膜に覆われているので、シールリングの最上層の上面は外気に曝されない。よって、例えばシールリングの最上層に銅が使用された場合でも、それが酸化、腐食し、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。さらに、パッシベーション膜が形成されていない領域の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００９７】
請求項２によれば、シールリングの最上層の上面は、アルミ配線層に覆われているので、シールリングの最上層の上面は外気に曝されない。また、パッシベーション膜が形成されていない領域にアルミ配線層が露出してしまったとしても、アルミは酸化、腐食が生じ難いため、シールリングによる半導体装置の保護効果の劣化は防止される。よって、高精度な位置合わせ精度を得ることができない場合や、ダイシング領域とシールリングとの間に、パッシベーション膜が形成されていない領域を形成するためのスペースを確保できない場合に有効である。
【００９８】
請求項３に記載の半導体装置によれば、請求項１または請求項２に記載の半導体装置において、層間絶縁膜は、半導体チップのダイシング領域に、シールリング部を囲む開口部を有するので、ダイシング領域をダイシングする際の応力は、さらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果はさらに向上される。特に、層間絶縁膜として加熱処理による収縮が大きい材料が使用されるケースに特に有効である。
【００９９】
請求項４に記載の半導体装置によれば、第１のパッシベーションの第１の開口部にアルミ配線層が形成されているため、シールリング部の最上層上面は外気に曝されない。また、第２の開口部がシールリングの最上層の上方に形成された場合でも、アルミ配線の存在により当該シールリングの最上層は露出しない。さらに、アルミ配線層はシールリングの最上層の幅よりも大きく形成する必要はないので、装置の小型化に寄与できる。また、第２のパッシベーション膜は、第１のパッシベーション膜の上面を露出する第２の開口部を備えるので、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【０１００】
請求項５に記載の半導体装置によれば、請求項１から請求項４のいずれかに記載の半導体装置において、シールリングの最上層は銅であるので、配線の低抵抗化を図ることができる。また、銅は酸化、腐食しやすいが、シールリングの最上層の上面は外気に曝されないので、シールリングの最上層の酸化、腐食を抑えることができ、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の構成を示す図である。
【図２】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図３】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図４】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図５】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図６】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図７】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図８】実施の形態２に係る半導体装置の構成を示す図である。
【図９】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１０】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１１】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１２】実施の形態３に係る半導体装置の構成を示す図である。
【図１３】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１４】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１５】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１６】実施の形態３に係る半導体装置の変形例を示す図である。
【図１７】実施の形態４に係る半導体装置の構成を示す図である。
【図１８】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図１９】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図２０】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図２１】実施の形態４に係る半導体装置の変形例を示す図である。
【図２２】実施の形態５に係る半導体装置の構成を示す図である。
【図２３】実施の形態５に係る半導体装置の製造工程を説明するための図である。
【図２４】実施の形態５に係る半導体装置の製造工程を説明するための図である。
【図２５】実施の形態６に係る半導体装置の構成を示す図である。
【図２６】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２７】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２８】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２９】従来の半導体装置の構成を示す図である。
【符号の説明】
１０１ シリコン基板、１０２ 素子分離膜、１０３，１０５，１０７，１０９，２０１，２０３，２０５，２０９ 層間絶縁膜、１０４，１０６，１０８，２０２，２０４，２０６，２０８ エッチングストッパ層、１１０，２１０ シールリング、１１１，２１１ 第１コンタクト、１１２，２１２ 第１配線層、１１３，２１３ 第２コンタクト、１１４ 第２配線層、１２０ パッシベーション膜、１２１ プラズマ窒化膜層、１２２ ポリイミド層、１２３ 開口部、１４１ アルミ配線層、２１４ 第３コンタクト、２１５ 第４コンタクト。
【発明の属する技術分野】
本発明は、半導体装置の保護構造であるパッシベーション膜およびダイエッジシールに関するものである。
【０００２】
【従来の技術】
半導体装置の回路形成領域を外界の雰囲気からの水分やイオンの影響から保護するために、ダイシングラインの内側、即ちチップ（ダイ）のエッジ部近傍に、ダイエッジシール（Ｄｉｅ Ｅｄｇｅ Ｓｅａｌ）あるいはガードリング、シールリングと呼ばれる保護構造が設けられる。シールリングは、回路形成領域と同様の配線層およびコンタクトによって形成され、半導体装置の回路形成領域を囲むように形成される。さらに、半導体装置の表面を保護し外界の雰囲気の影響を避ける手段として、当該表面をパッシベーション膜と呼ばれる保護膜が設けられる。
【０００３】
ところで近年、半導体装置における構造の微細化並びに高集積化、動作の高速化が進むにつれ、配線の低抵抗化の重要性が高まっている。それに伴い、比較的抵抗の小さい銅（Ｃｕ）が、配線材料として多く用いられるようになっている。即ち、上記のシールリング構造にも銅が使用されるケースが増加しつつある。
【０００４】
図２９は、従来の半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。上記したように、シールリングはダイシングラインの内側に形成されるものであり、図２９に示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。なお、同図において半導体装置の回路部分の図示は省略している。
【０００５】
同図に示すように、シールリング１１０は、第１コンタクト１１１、第１配線層１１２、第２コンタクト１１３、第２配線層１１４により構成されている。素子分離膜１０２が形成されたリコン基板１０１上には、第１コンタクト１１１が形成された層間絶縁膜１０３、銅を材料とする第１配線層１１２が形成された層間絶縁膜１０５、第２コンタクト１１３が形成された層間絶縁膜１０７、銅を材料とする第２配線層１１４が形成された層間絶縁膜１０９が形成されている。また、層間絶縁膜１０３と層間絶縁膜１０５との間にはエッチングストッパ膜１０４が、層間絶縁膜１０５と層間絶縁膜１０７との間にはエッチングストッパ膜１０６が、層間絶縁膜１０７と層間絶縁膜１０９との間にはエッチングストッパ膜１０８が、それぞれ形成されている。
【０００６】
第１コンタクト１１１および第２コンタクト１１３の材料は、例えばタングステン（Ｗ）であり、層間絶縁膜１０３，１０５，１０７，１０９の材料は、例えばプラズマ酸化膜である。また、エッチングストッパ膜１０４，１０６，１０８の材料は、例えばプラズマ窒化膜である。
【０００７】
また、最上層の層間絶縁膜状にはパッシベーション膜１２０が形成されている。この例では、パッシベーション膜１２０は、プラズマ窒化膜層１２１とポリイミド層１２２との２層構造である。
【０００８】
シールリング１１０およびパッシベーション膜１２０の存在により、半導体装置の回路形成領域は外界の雰囲気からの水分やイオンの影響から保護され、長期間に渡って当該半導体装置の特性を安定させることができる。
【０００９】
また、シールリング１１０は、ダイシング領域をダイシングする際に回路形成領域にクラックが発生するのを抑える作用も有している。ダイシングの際にはダイシング領域にクラックが発生することがあるが、ダイシング領域と回路形成領域との間にシールリング１１０が存在するため、そのクラックが回路形成領域にまで達することが防止されるからである。
【００１０】
【発明が解決しようとする課題】
パッシベーション膜１２０は、シールリング１１０の回路形成領域側にのみ形成されており、ダイシング領域側は層間絶縁膜１０９上面が露出している。その理由は、パッシベーション膜１２０をダイシング領域を含むウェハ表面全体に形成したままの場合、ダイシング領域をダイシングする際にダイシングに起因する応力（あるいはクラック）がパッシベーション膜１２０を介して回路形成領域にまで伝わりやすく、回路形成領域にクラックが発生してしまう恐れがあるからである。
【００１１】
よって、従来の半導体装置においては、図２９に示すようにシールリング１１０の最上層である第２配線層１１４の上面が露出した構造となっていた。即ち、第２配線層１１４の上面は外気に曝されていた。銅は他の金属配線材料（例えばアルミニウム）よりも比較的酸化、腐食しやすい。よって、この例のように、シールリング構造の最上層である第２配線層１１４が銅である場合、第２配線層１１４が酸化、腐食してしまう。そして、当該シールリング１１０による半導体装置の保護効果の劣化を招いてしまう。
【００１２】
本発明は以上のような課題を解決するためになされたものであり、最上層に銅を材料とする層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止できる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有しており、前記シールリング部の最上層の上面は、前記パッシベーション膜に覆われていることを特徴とする。
【００１４】
請求項２に記載の半導体装置は、半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、前記シールリング部上に形成されたアルミ配線層と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有し、前記シールリング部の最上層の上面は、前記アルミ配線層に覆われていることを特徴とする。
【００１５】
請求項３に記載の半導体装置は、請求項１または請求項２に記載の半導体装置であって、前記半導体チップのダイシング領域において、前記層間絶縁膜は、前記シールリング部を囲む第２の開口部を有することを特徴とする。
【００１６】
請求項４に記載の半導体装置は、半導体チップの回路形成領域を囲むように、前記半導体チップのエッジ部近傍に形成されたシールリング部と、前記半導体チップの表面を覆うように前記シールリング部の上層に形成され、前記シールリング部の最上層の上面を露出する第１の開口部を有する第１のパッシベーション膜と、前記第１の開口部に形成されたアルミ配線層と、前記第１のパッシベーション膜および前記アルミ配線を覆うように形成され、前記第１のパッシベーション膜に対してエッチング選択性を有する第２のパッシベーション膜とを備え、前記第２のパッシベーション膜は、前記第１のパッシベーション膜の上面を露出する第２の開口部を備えることを特徴とする。
【００１７】
請求項５に記載の半導体装置は、請求項１から請求項４のいずれかに記載の半導体装置であって、前記シールリング部の最上層は銅であることを特徴とする。
【００１８】
【発明の実施の形態】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。この図において、図２９に図示したものと同一の要素には同一符号を付してあるので、それらの詳細な説明は省略する。なお、図１においても、図示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。また、第１配線層１１２および第２配線層１１４は共に銅を材料としている。
【００１９】
本実施の形態において、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されており、言い換えれば、開口部１２３はパッシベーション膜１２０が形成されていない領域である。
【００２０】
開口部１２３はスリット形状を有しており、シールリング１１０の外側を囲むよう配置されている。つまり、開口部１２３の位置と第２配線層１１４上面の位置とは互いにずれており、開口部１２３の方がチップの外側（即ちダイシング領域側）に位置している。従って、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。よって、第２配線層１１４が酸化、腐食し、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。
【００２１】
さらに、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜１２０にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００２２】
図２〜図７は、図１に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００２３】
シリコン基板１０１にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法で例えば厚さ３００ｎｍのトレンチ分離（素子分離膜１０２）を形成する。次に、例えば高密度プラズマ（ＨＤＰ：Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜を１０００ｎｍ堆積して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により３００ｎｍ研磨することによって、層間絶縁膜１０３を形成する。そして層間絶縁膜１０３を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第１コンタクト１１１を形成するための開口を形成する。このとき、シリコン基板１０１と、層間絶縁膜１０３とは充分エッチング選択比のある条件でエッチングしている。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第１コンタクト１１１の材料であるタングステンを堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０３上のタングステンおよびバリアメタルを除去することで、第１コンタクト１１１が形成される（図２）。
【００２４】
次に、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０４を形成する。さらに、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０５を形成する。そして、層間絶縁膜１０５をレジストマスク１３１をマスクとしてドライエッチングすることにより、第１配線層１１２を形成するための開口を形成する（図３）。
【００２５】
レジストマスク１３１を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第１配線層１１２の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０５上の銅およびバリアメタルを除去することで、第１配線層１１２が形成される。
【００２６】
さらに、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０６を形成する。続いて例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する。そして、ＣＶＤ法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第１コンタクト１１１の材料であるタングステンを２００ｎｍ堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０７に形成された開口の外のタングステンおよびバリアメタルを除去することで、第２コンタクト１１３が形成される。
【００２７】
そして、プラズマ窒化膜を３０ｎｍ堆積させることで、エッチングストッパ層１０８を形成し、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０９を形成する。その後、レジストマスク１３２をマスクとするドライエッチングにより、第２配線層１１４を形成するための開口を形成する（図４）。
【００２８】
レジストマスク１３２を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第２配線層１１４の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０９上の銅およびバリアメタルを除去することで、第２配線層１１４が形成される（図５）。以上の工程で、シールリング１１０の形成が完了する。
【００２９】
次に、パッシベーション膜１２０のプラズマ窒化膜層１２１を８００ｎｍ堆積する（図６）。そして、プラズマ窒化膜層１２１上にレジストマスク１３３を形成し、レジストマスク１３３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される。開口部１２３ａは、例えば１μｍのスリット状に形成される（図７）。
【００３０】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１に示した本実施の形態に係る半導体装置が形成される。
【００３１】
なお、上記の説明において、層間絶縁膜１０３，１０５，１０７，１０９は、プラズマ酸化膜としたが、例えば、ＦＳＧ（Ｆ−ｄｏｐｅｄ ＳｉｌｉｃａｔｅＧｌａｓｓ）膜や、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率膜（ｌｏｗ−ｋ膜）であってもよい。またそれら層間絶縁膜の厚さは上で示したものに限定されるものではなく、例えば０〜２００ｎｍであってもよい。また、エッチングストッパ層１０４，１０６，１０８はプラズマ窒化膜としたが、例えばＳｉＣ、ＳｉＯＮであってもよい。またの厚さ上で示したものに限定されるものではない。さらに、第１および第２コンタクト１１１，１１２の材料は、タングステン以外の例えばＡｌ、ＴｉＮ、Ｒｕ等のメタルやポリシリコンなどでもよい。
【００３２】
パッシベーション膜１２０は、プラズマ窒化膜１２１およびポリイミド膜１２２の２層構造としたが、単層構造であってもよいし２層以上の多層構造であってもよい。また、パッシベーション膜１２０の材料としては、プラズマ窒化膜およびポリイミド以外にも、例えばＳｉＣＦや、またＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率材料であってもよい。パッシベーション膜１２０に形成される開口部１２３の幅は１μｍに限定されるものではない。
【００３３】
パッシベーション膜１２０にはシールリング構造の外側の開口部１２３だけでなく、レイアウト可能であればシールリング１１０の内側にも回路形成領域を囲むスリット状の開口を形成してもよい。その場合、回路形成領域でのクラックの発生を抑える効果はさらに向上される。但しその場合、パッシベーション膜１２０による保護効果が劣化する恐れがあるので注意が必要である。
【００３４】
また、開口部１２３は、スリット形状でなくてもよく、例えば、ダイシング領域側のパッシベーション膜が全て除去される構成であってもよい。
【００３５】
さらにまた、図１において、開口部１２３を構成するプラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂの幅はほぼ同じ大きさで示したが、レイアウト可能であればプラズマ窒化膜層１２１の開口部１２３ａの幅をより大きく（あるいは、露光可能であれば、ポリイミド層１２２の開口部１２３ｂをより小さく）形成してもよい。それにより、開口部１２３ａと開口部１２３ｂとの位置合わせずれに対するマージンを大きくとることができる。
【００３６】
また、開口部１２３の形成工程は、プラズマ窒化膜層１２１の開口部１２３ａを形成した後にポリイミド層１２２を堆積し、開口部１２３ｂを形成することによって行われるように説明したが、次のように行ってもよい。即ち、まずプラズマ窒化膜層１２１およびポリイミド層１２２を堆積し、ポリイミド層１２２に開口部１２３ｂを形成した後、そのポリイミド層をマスクとして自己整合的にプラズマ窒化膜層１２１に開口部１２３ａを形成してもよい。その場合、開口部１２３ａと開口部１２３ｂとの位置合わせを行う必要がなくなると共に製造工程数を削減することができる。
【００３７】
なお、本実施の形態においては、２層配線構造を有する半導体装置について説明したが、例えば単層構造や３層以上の多層配線構造の場合でも、上記と同様の効果を得ることができることは明らかである。
【００３８】
＜実施の形態２＞
実施の形態１では、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、主回路領域における回路形成工程に応じて、デュアルダマシン法を用いるものであってもよい。図８はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。同図において、図１と同様の要素には同一符号を付してある。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。
【００３９】
本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。
【００４０】
よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食し、シールリングによる半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００４１】
図９〜図１１は、図８に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００４２】
まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜１０３、エッチングストッパ層１０４、層間絶縁膜１０５、第１コンタクト１１１および第１配線層１１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。
【００４３】
そして、例えばプラズマ窒化膜のエッチングストッパ層１０６を形成し、続いて例えばプラズマ酸化膜の層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７上に、第２コンタクト１１３を形成する領域が開口されたレジストマスク１３４を形成する。そして、レジストマスク１３４をマスクとするドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する（図９）。
【００４４】
レジストマスク１３４を除去した後、さらに第２配線層１１４を形成する領域が開口されたレジストマスク１３５を形成し、それをマスクとするドライエッチングにより層間絶縁膜１０７に第２配線層１１４を形成するための開口を形成する（図１０）。
【００４５】
レジストマスク１３５を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて銅をめっき法で堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜１０７上の銅およびバリアメタルを除去することで、層間絶縁膜１０７に第２コンタクト１１３並びに第２配線層１１４が形成される（図１１）。
【００４６】
そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図８に示した本実施の形態に係る半導体装置が形成される。
【００４７】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンを小さくできるので、シールリング１１０をより確実に形成することができる。
【００４８】
＜実施の形態３＞
図１２は、実施の形態３に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、シールリング１１０の最上層である第２配線層１１４上に、当該第２配線層１１４上面を覆うアルミ配線層１４１を形成する。
【００４９】
なお、本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。
【００５０】
よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食して、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００５１】
また、例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成されてしまった場合、第２配線層１１４は開口部１２３に露出してしまう。しかし、本実施の形態では、開口部１２３が第２配線層１１４の上方に形成された場合、アルミ配線層１４１が開口部１２３に露出するが、その下の第２配線層１１４は露出しない。アルミは銅に比較して酸化および腐食は生じ難いため、結果としてシールリング１１０による半導体装置の保護効果の劣化は防止される。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。
【００５２】
さらに、ダイシング領域とシールリング１１０との間に、開口部１２３を形成するためのスペースを確保できない場合、開口部１２３を意図的にアルミ配線層１４１上方に形成してもよい。即ち、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３がアルミ配線層１４１の上に位置していれば、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。
【００５３】
図１３〜図１５は、図１２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００５４】
まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にアルミ配線層１４１を形成する（図１３）。
【００５５】
そして第２配線層１１４の上方に、レジストマスク１４２を形成し、それをマスクとしてアルミ配線層１４１をエッチングする。その結果、第２配線層１１４の上面を覆うアルミ配線層１４１が形成される（図１４）。このとき、第２配線層１１４とアルミ配線層１４１との位置合わせずれを考慮し、アルミ配線層１４１は第２配線層１１４よりもひと回り大きい幅で形成する。即ち、アルミ配線層１４１を第２配線層１１４よりも位置合わせずれ量以上大きい幅に形成することで、アルミ配線層１４１は第２配線層１１４の上面を完全に覆うことができる。
【００５６】
レジストマスク１４２を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１４３を形成し、レジストマスク１４３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される（図１５）。
【００５７】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１２に示した本実施の形態に係る半導体装置が形成される。
【００５８】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図１６はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図１６に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。
【００５９】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００６０】
＜実施の形態４＞
例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成された場合、第２配線層１１４は開口部１２３に露出してしまう。そこで実施の形態３において、それを防止するために第２配線層１１４を覆うアルミ配線層１４１を有する構成を示した。しかしその場合、上述したようにアルミ配線層１４１を第２配線層１１４よりもひと回り大きく形成する必要があり、半導体装置の小型化の妨げとなる。
【００６１】
一方、開口部１２３に第２配線層１１４が露出してしまうのを防止するために、第２配線層１１４および層間絶縁膜１０９上に、プラズマ窒化膜層１２１とのエッチング選択性を有する保護膜を形成することが考えられる。しかしその場合、ダイシングの際のクラックが当該保護膜を介して回路構成領域にまで達してしまう恐れが生じる。
【００６２】
図１７は、実施の形態４に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。本実施の形態においては、シールリング１１０上方のパッシベーション膜１２０は、ポリイミド層１２２、プラズマ窒化膜層１２１およびプラズマ酸化膜層１５１の３層構造となっている。プラズマ酸化膜層１５１は、プラズマ窒化膜層１２１に対するエッチング選択性を有している。また、プラズマ酸化膜層１５１は第２配線層１１４上に開口部１５１ａを有しており、開口部１５１ａにはアルミ配線層１５２が形成されている。
【００６３】
本実施の形態によれば、開口部１２３が第２配線層１１４の上方に形成された場合でも、プラズマ窒化膜層１２１に対するエッチング選択性を有するプラズマ酸化膜層１５１あるいはアルミ配線層１５２が第２配線層１１４を覆っているため、第２配線層１１４は露出しない。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。
【００６４】
また、実施の形態３と異なり、アルミ配線層１５２は第２配線層１１４よりも大きく形成する必要はないので、装置の小型化に寄与できる。さらに、プラズマ酸化膜層１５１にはアルミ配線層１５２が形成された開口部１５１ａを有しているので、ダイシングの際のクラックがプラズマ酸化膜層１５１を介して回路構成領域にまで達することを防止できる。
【００６５】
さらに、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。
【００６６】
本実施の形態においては、図１７で参照部号１５１で示した第１のパッシベーション膜としての層はプラズマ酸化膜、１２１で示した第２のパッシベーション膜としての層はプラズマ窒化膜という組合せについて説明する。しかし、第１のパッシベーション膜と第２のパッシベーション膜との間にエッチング選択性を有する組合せであれば、他の組合せでもよい。
【００６７】
図１８〜図２０は、図１７に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００６８】
まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。
【００６９】
その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にプラズマ酸化膜層１５１を形成し、第２配線層１１４上方を開口したレジストマスク１５３を形成し、当該レジストマスク１５３をマスクとしてプラズマ酸化膜層１５１をエッチングすることで、開口部１５１ａを形成する（図１８）。このとき、開口部１５１ａの幅は第２配線層１１４の幅よりも狭いものでよい。
【００７０】
次に、プラズマ酸化膜層１５１上にアルミ配線層１５２を堆積させる。そして、開口部１５１ａの上方にレジストマスク１５４を形成し、レジストマスク１５４をマスクとしてアルミ配線層１５２をエッチングする（図１９）。このとき、レジストマスク１５４は開口部１５１ａの幅よりもひと回り大きく形成すればよく、必ずしも第２配線層１１４の幅よりも大きくする必要は無い。アルミ配線層１５２の幅はレジストマスク１５４の幅により規定されるので、レジストマスク１５４を第２配線層１１４の幅よりも狭くすれば、実施の形態３よりもシールリング１１０が形成される領域の幅を狭くレイアウトすることが可能になり、半導体装置の小型化に寄与できる。
【００７１】
レジストマスク１５４を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１４３を形成し、レジストマスク１４３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される（図２０）。
【００７２】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図１７に示した本実施の形態に係る半導体装置が形成される。
【００７３】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図２１はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図２１に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。
【００７４】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００７５】
＜実施の形態５＞
図２２は、実施の形態５に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、開口部１２３はエッチングストッパ層１０８にまで到達している。即ち、開口部１２３は、ポリイミド層１２２の開口部１２３ｂ、プラズマ窒化膜層１２１の開口部１２３ａおよび層間絶縁膜１０９の開口部１２３ｃとから成る。この場合、ダイシング領域をダイシングする際の応力は、図１の場合よりもさらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果は実施の形態１よりもさらに向上される。
【００７６】
また、本実施の形態は、層間絶縁膜として上記したような低誘電率膜（ｌｏｗ−ｋ膜）を使用したケースに特に有効である。一般に、低誘電率膜はポーラスなものが多く、そのため加熱処理等における収縮が大きいものが多い。従って、例えば層間絶縁膜として１０９としてそのような低誘電率膜を使用した場合、その収縮によるストレス（応力）が層間絶縁膜１０９自身に加わり、クラックが発生しやすくなる。よって、層間絶縁膜１０９が開口部１２３ｃを有することで、その収縮による応力を緩和することができ、クラック発生を防止することができる。
【００７７】
図２３および図２４は、図２２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００７８】
まず、実施の形態１で図２〜図６に示したものと同様の工程で、シールリング１１０を形成し、その上にパッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する（図２３）。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。
【００７９】
そして、プラズマ窒化膜層１２１上にレジストマスク１５６を形成し、レジストマスク１５６をマスクとしてプラズマ窒化膜層１２１をエッチングしてシールリング構造の外側を囲む開口部１２３ａを形成すると共に、層間絶縁膜１０９をエッチングして開口部１２３ｂを形成する（図２４）。
【００８０】
そして最後に、ポリイミド膜１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド膜１２２に開口部１２３ｂを形成する。以上の工程により、図２２に示した本実施の形態に係る半導体装置が形成される。
【００８１】
なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。その場合、図８において開口部１２３が層間絶縁膜１０７の下のエッチングストッパ層１０６にまで達する構成となる。
【００８２】
デュアルダマシン法では、コンタクトと配線層の埋込は同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。
【００８３】
＜実施の形態６＞
例えば、主回路領域における回路形成工程にデュアルダマシン法が用いられる場合、実施の形態２のように、シールリング１１０の形成にもデュアルダマシン法を用いればよい。しかし、シールリングの各層はデュアルダマシンフローのうちのコンタクト形成工程のみによっても形成することができる。
【００８４】
図２５は本実施の形態に係る半導体装置の構成を示す図である。同図において、図１と同様の要素には同一符号を付してある。ここで、当該半導体装置は配線の材料として銅を用いるものと仮定する。
【００８５】
同図に示すように、シールリング２１０は、第１コンタクト２１１、第１配線層２１２、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５から構成されている。第１コンタクト２１１および第１配線層２１２はシングルダマシン法で形成され、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５はデュアルダマシンのコンタクト形成工程で形成されている。デュアルダマシン法では、コンタクトは配線層と同じ材料で形成されるので、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５は銅で形成される。
【００８６】
素子分離膜１０２が形成されたシリコン基板１０１上には、第１コンタクト２１１が形成された層間絶縁膜２０１、第１配線層２１２が形成された層間絶縁膜２０３、第２コンタクト２１３が形成された層間絶縁膜２０５、第３コンタクト２１４が形成された層間絶縁膜２０７、第４コンタクト２１５が形成された層間絶縁膜２０９が形成されている。また、層間絶縁膜２０１と層間絶縁膜２０３との間にはエッチングストッパ膜２０２、層間絶縁膜２０３と層間絶縁膜２０５との間にはエッチングストッパ膜２０４が、層間絶縁膜２０５と層間絶縁膜２０７との間にはエッチングストッパ膜２０６が、層間絶縁膜２０７と層間絶縁膜２０９との間にはエッチングストッパ層２０８がそれぞれ形成されている。
【００８７】
パッシベーション膜１２０には、層間絶縁膜２０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されている。よって、実施の形態１と同様に、ダイシング時に回路形成領域にクラックが入ってしまうことを防止することができる。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第４コンタクト２１５が酸化、腐食してシールリング２１０による半導体装置の保護効果が劣化するのを防止することができる。
【００８８】
図２６〜図２８は、図２５に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。
【００８９】
まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜２０１、エッチングストッパ層２０２、層間絶縁膜２０３、第１コンタクト２１１および第１配線層２１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。
【００９０】
その後、例えばプラズマ窒化膜によるエッチングストッパ層２０４を形成し、続いて例えばプラズマ酸化膜により層間絶縁膜２０５を形成する。その後、層間絶縁膜２０５上に、第２コンタクト２１３を形成する領域が開口されたレジストマスク２２１を形成する。そして、レジストマスク２２１をマスクとするドライエッチングにより、第２コンタクト２１３を形成するための開口を形成する（図２６）。レジストマスク２２１を除去した後、回路形成領域においては配線のためのトレンチ形成が行われるが、このときシールリング２１０を形成する領域においては何の処理も行わない。
【００９１】
そして、バリアメタル（不図示）を形成した後、銅をめっき法で堆積させる。そして、ＣＭＰ法をを用いて層間絶縁膜２０５上の銅およびバリアメタルを除去することで、層間絶縁膜２０５に第２コンタクト２１３が形成される（図２７）。このように、第２コンタクト２１３は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。
【００９２】
その後、上と同様にデュアルダマシンフローのうちのコンタクト形成工程のみを使用して、エッチングストッパ層２０６、層間絶縁膜２０７、第３コンタクト２１４を形成し、さらにその上にエッチングストッパ層２０８、層間絶縁膜２０９、第４コンタクト２１５を形成する（図２８）。以上の工程で、シールリング２１０の形成が完了する。
【００９３】
そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図２５に示した本実施の形態に係る半導体装置が形成される。
【００９４】
このように、本実施の形態においては、シールリング２１０を構成する所定の層（第２コンタクト２１３、第３コンタクト２１４、第４コンタクト２１５）は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。その場合、デュアルダマシンフローのコンタクト形成工程と配線形成工程との両方を用いる場合と異なり、シールリング２１０の配線層とコンタクトとの位置合わせを行わないため、当該位置合わせずれに対するマージンをとる必要がない。よって、上記した他の実施の形態よりも、シールリングの幅を狭く構成できる。
【００９５】
なお、以上説明では、シールリング２１０を構成する層のうちの一部が、デュアルダマシンフローのうちのコンタクト形成工程のみにより形成されるものとして説明したが、回路形成領域のコンタクトおよび配線の形成手法に応じて、全ての層がデュアルダマシンフローのうちのコンタクト形成工程のみによって形成されるものであってもよい。
【００９６】
【発明の効果】
請求項１に記載の半導体装置によれば、シールリング部の最上層の上面は、パッシベーション膜に覆われているので、シールリングの最上層の上面は外気に曝されない。よって、例えばシールリングの最上層に銅が使用された場合でも、それが酸化、腐食し、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。さらに、パッシベーション膜が形成されていない領域の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【００９７】
請求項２によれば、シールリングの最上層の上面は、アルミ配線層に覆われているので、シールリングの最上層の上面は外気に曝されない。また、パッシベーション膜が形成されていない領域にアルミ配線層が露出してしまったとしても、アルミは酸化、腐食が生じ難いため、シールリングによる半導体装置の保護効果の劣化は防止される。よって、高精度な位置合わせ精度を得ることができない場合や、ダイシング領域とシールリングとの間に、パッシベーション膜が形成されていない領域を形成するためのスペースを確保できない場合に有効である。
【００９８】
請求項３に記載の半導体装置によれば、請求項１または請求項２に記載の半導体装置において、層間絶縁膜は、半導体チップのダイシング領域に、シールリング部を囲む開口部を有するので、ダイシング領域をダイシングする際の応力は、さらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果はさらに向上される。特に、層間絶縁膜として加熱処理による収縮が大きい材料が使用されるケースに特に有効である。
【００９９】
請求項４に記載の半導体装置によれば、第１のパッシベーションの第１の開口部にアルミ配線層が形成されているため、シールリング部の最上層上面は外気に曝されない。また、第２の開口部がシールリングの最上層の上方に形成された場合でも、アルミ配線の存在により当該シールリングの最上層は露出しない。さらに、アルミ配線層はシールリングの最上層の幅よりも大きく形成する必要はないので、装置の小型化に寄与できる。また、第２のパッシベーション膜は、第１のパッシベーション膜の上面を露出する第２の開口部を備えるので、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝り難く、回路形成領域にクラックが入ってしまうことを防止することができる。
【０１００】
請求項５に記載の半導体装置によれば、請求項１から請求項４のいずれかに記載の半導体装置において、シールリングの最上層は銅であるので、配線の低抵抗化を図ることができる。また、銅は酸化、腐食しやすいが、シールリングの最上層の上面は外気に曝されないので、シールリングの最上層の酸化、腐食を抑えることができ、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の構成を示す図である。
【図２】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図３】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図４】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図５】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図６】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図７】実施の形態１に係る半導体装置の製造工程を説明するための図である。
【図８】実施の形態２に係る半導体装置の構成を示す図である。
【図９】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１０】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１１】実施の形態２に係る半導体装置の製造工程を説明するための図である。
【図１２】実施の形態３に係る半導体装置の構成を示す図である。
【図１３】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１４】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１５】実施の形態３に係る半導体装置の製造工程を説明するための図である。
【図１６】実施の形態３に係る半導体装置の変形例を示す図である。
【図１７】実施の形態４に係る半導体装置の構成を示す図である。
【図１８】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図１９】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図２０】実施の形態４に係る半導体装置の製造工程を説明するための図である。
【図２１】実施の形態４に係る半導体装置の変形例を示す図である。
【図２２】実施の形態５に係る半導体装置の構成を示す図である。
【図２３】実施の形態５に係る半導体装置の製造工程を説明するための図である。
【図２４】実施の形態５に係る半導体装置の製造工程を説明するための図である。
【図２５】実施の形態６に係る半導体装置の構成を示す図である。
【図２６】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２７】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２８】実施の形態６に係る半導体装置の製造工程を説明するための図である。
【図２９】従来の半導体装置の構成を示す図である。
【符号の説明】
１０１ シリコン基板、１０２ 素子分離膜、１０３，１０５，１０７，１０９，２０１，２０３，２０５，２０９ 層間絶縁膜、１０４，１０６，１０８，２０２，２０４，２０６，２０８ エッチングストッパ層、１１０，２１０ シールリング、１１１，２１１ 第１コンタクト、１１２，２１２ 第１配線層、１１３，２１３ 第２コンタクト、１１４ 第２配線層、１２０ パッシベーション膜、１２１ プラズマ窒化膜層、１２２ ポリイミド層、１２３ 開口部、１４１ アルミ配線層、２１４ 第３コンタクト、２１５ 第４コンタクト。
Claims (5)
- 半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、
前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、
前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有しており、
前記シールリング部の最上層の上面は、前記パッシベーション膜に覆われている
ことを特徴とする半導体装置。 - 半導体チップの回路形成領域を囲むように前記半導体チップのエッジ部近傍の層間絶縁膜内に形成されたシールリング部と、
前記シールリング部上に形成されたアルミ配線層と、
前記半導体チップの表面を覆うように前記シールリング部の上層に形成されたパッシベーション膜とを有する半導体装置であって、
前記パッシベーション膜は、前記層間絶縁膜の上面を露出する第１の開口部を有し、
前記シールリング部の最上層の上面は、前記アルミ配線層に覆われている
ことを特徴とする半導体装置。 - 請求項１または請求項２に記載の半導体装置であって、
前記半導体チップのダイシング領域において、前記層間絶縁膜は、前記シールリング部を囲む第２の開口部を有する
ことを特徴とする半導体装置。 - 半導体チップの回路形成領域を囲むように、前記半導体チップのエッジ部近傍に形成されたシールリング部と、
前記半導体チップの表面を覆うように前記シールリング部の上層に形成され、前記シールリング部の最上層の上面を露出する第１の開口部を有する第１のパッシベーション膜と、
前記第１の開口部に形成されたアルミ配線層と、
前記第１のパッシベーション膜および前記アルミ配線を覆うように形成され、前記第１のパッシベーション膜に対してエッチング選択性を有する第２のパッシベーション膜とを備え、
前記第２のパッシベーション膜は、前記第１のパッシベーション膜の上面を露出する第２の開口部を備える
ことを特徴とする半導体装置。 - 請求項１から請求項４のいずれかに記載の半導体装置であって、
前記シールリング部の最上層は銅である
ことを特徴とする半導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234387A JP4088120B2 (ja) | 2002-08-12 | 2002-08-12 | 半導体装置 |
| US10/360,799 US6753608B2 (en) | 2002-08-12 | 2003-02-10 | Semiconductor device with seal ring |
| KR10-2003-0009133A KR100479406B1 (ko) | 2002-08-12 | 2003-02-13 | 반도체 장치 |
| TW092107495A TWI224371B (en) | 2002-08-12 | 2003-04-02 | Semiconductor device |
| DE10316835A DE10316835A1 (de) | 2002-08-12 | 2003-04-11 | Halbleiterbaugruppe |
| CNB031104517A CN1316585C (zh) | 2002-08-12 | 2003-04-15 | 半导体器件 |
| CN2007100881748A CN101026120B (zh) | 2002-08-12 | 2003-04-15 | 半导体器件 |
| CNB2007100881733A CN100557788C (zh) | 2002-08-12 | 2003-04-15 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234387A JP4088120B2 (ja) | 2002-08-12 | 2002-08-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007295277A Division JP4926918B2 (ja) | 2007-11-14 | 2007-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079596A true JP2004079596A (ja) | 2004-03-11 |
| JP4088120B2 JP4088120B2 (ja) | 2008-05-21 |
Family
ID=31492450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002234387A Expired - Lifetime JP4088120B2 (ja) | 2002-08-12 | 2002-08-12 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6753608B2 (ja) |
| JP (1) | JP4088120B2 (ja) |
| KR (1) | KR100479406B1 (ja) |
| CN (3) | CN100557788C (ja) |
| DE (1) | DE10316835A1 (ja) |
| TW (1) | TWI224371B (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101509A1 (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2006049534A (ja) * | 2004-08-04 | 2006-02-16 | Rohm Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JPWO2004097917A1 (ja) * | 2003-04-30 | 2006-07-13 | 富士通株式会社 | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2007500944A (ja) * | 2003-07-28 | 2007-01-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｉｃチップ用のクラック・ストップおよびそれを形成するための方法（低ｋ誘電体用のクラック・ストップ） |
| KR100712052B1 (ko) * | 2004-03-29 | 2007-05-02 | 야마하 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| JP2007123328A (ja) * | 2005-10-25 | 2007-05-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008270488A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009076782A (ja) * | 2007-09-21 | 2009-04-09 | Sharp Corp | 半導体基板、その製造方法、および半導体チップ |
| US7550850B2 (en) | 2004-11-16 | 2009-06-23 | Nec Electronics Corporation | Semiconductor device |
| JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| JP2009218504A (ja) * | 2008-03-12 | 2009-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
| US7649258B2 (en) | 2004-08-19 | 2010-01-19 | Nec Electronics Corporation | Semiconductor device |
| US7795705B2 (en) | 2007-10-24 | 2010-09-14 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
| US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2011097074A (ja) * | 2010-12-20 | 2011-05-12 | Yamaha Corp | 半導体ウェーハ及びその製造方法 |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| JP2012033721A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
| JP2014027057A (ja) * | 2012-07-25 | 2014-02-06 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2014057086A (ja) * | 2013-11-01 | 2014-03-27 | Renesas Electronics Corp | 半導体装置 |
| JP2014064023A (ja) * | 2013-11-11 | 2014-04-10 | Panasonic Corp | 半導体装置 |
| US9240386B2 (en) | 2012-01-17 | 2016-01-19 | Fujitsu Semiconductor Limited | Semiconductor device and process for producing semiconductor device |
| US9520440B2 (en) | 2014-06-19 | 2016-12-13 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
| WO2017150343A1 (ja) * | 2016-03-03 | 2017-09-08 | 株式会社デンソー | 半導体装置 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4028393B2 (ja) * | 2003-01-09 | 2007-12-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7244673B2 (en) * | 2003-11-12 | 2007-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration film scheme for copper / low-k interconnect |
| EP3249154A1 (en) * | 2003-11-18 | 2017-11-29 | Halliburton Energy Services Inc. | High temperature environment tool system and method |
| US20050242444A1 (en) * | 2004-04-30 | 2005-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a strengthened passivation structure |
| JP4776195B2 (ja) * | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7777338B2 (en) * | 2004-09-13 | 2010-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure for integrated circuit chips |
| JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
| JP2006310508A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
| US7572738B2 (en) * | 2005-05-23 | 2009-08-11 | Sony Corporation | Crack stop trenches in multi-layered low-k semiconductor devices |
| CN100407403C (zh) * | 2005-06-28 | 2008-07-30 | 联华电子股份有限公司 | 半导体晶片 |
| US8217473B2 (en) * | 2005-07-29 | 2012-07-10 | Hewlett-Packard Development Company, L.P. | Micro electro-mechanical system packaging and interconnect |
| CN100382283C (zh) * | 2005-10-14 | 2008-04-16 | 威盛电子股份有限公司 | 集成电路芯片及其制程 |
| US20070087067A1 (en) * | 2005-10-18 | 2007-04-19 | Yuan Yuan | Semiconductor die having a protective periphery region and method for forming |
| JP4302720B2 (ja) * | 2006-06-28 | 2009-07-29 | 株式会社沖データ | 半導体装置、ｌｅｄヘッド及び画像形成装置 |
| JP5175066B2 (ja) * | 2006-09-15 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7566915B2 (en) * | 2006-12-29 | 2009-07-28 | Intel Corporation | Guard ring extension to prevent reliability failures |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| US7893459B2 (en) | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
| US7615469B2 (en) | 2007-05-25 | 2009-11-10 | Semiconductor Components Industries, L.L.C. | Edge seal for a semiconductor device and method therefor |
| US7538346B2 (en) | 2007-05-29 | 2009-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| JP5173525B2 (ja) * | 2008-03-28 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法 |
| US20090251960A1 (en) * | 2008-04-07 | 2009-10-08 | Halliburton Energy Services, Inc. | High temperature memory device |
| US7821104B2 (en) * | 2008-08-29 | 2010-10-26 | Freescale Semiconductor, Inc. | Package device having crack arrest feature and method of forming |
| US8013333B2 (en) | 2008-11-07 | 2011-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor test pad structures |
| US7897433B2 (en) * | 2009-02-18 | 2011-03-01 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer and method of making the same |
| JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5442308B2 (ja) * | 2009-04-22 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20110006389A1 (en) * | 2009-07-08 | 2011-01-13 | Lsi Corporation | Suppressing fractures in diced integrated circuits |
| CN102024752B (zh) * | 2009-09-17 | 2013-02-20 | 中芯国际集成电路制造(上海)有限公司 | 一种改进芯片切割的方法 |
| US8058108B2 (en) | 2010-03-10 | 2011-11-15 | Ati Technologies Ulc | Methods of forming semiconductor chip underfill anchors |
| CN102237307A (zh) * | 2010-04-27 | 2011-11-09 | 瑞鼎科技股份有限公司 | 集成电路晶圆切割方法 |
| CN102234830B (zh) * | 2010-05-06 | 2014-04-16 | 台湾积体电路制造股份有限公司 | 电镀装置及于基板上电镀导电层的方法 |
| US8314472B2 (en) | 2010-07-29 | 2012-11-20 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising pillar |
| US8344504B2 (en) | 2010-07-29 | 2013-01-01 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising pillar and moisture barrier |
| US8338917B2 (en) * | 2010-08-13 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple seal ring structure |
| US8373243B2 (en) | 2011-01-06 | 2013-02-12 | Omnivision Technologies, Inc. | Seal ring support for backside illuminated image sensor |
| JP5879774B2 (ja) * | 2011-06-30 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US8587090B2 (en) * | 2011-07-29 | 2013-11-19 | Mediatek Inc. | Die seal ring structure |
| US8963282B2 (en) | 2011-09-14 | 2015-02-24 | Nanya Technology Corp. | Crack stop structure and method for forming the same |
| US8536707B2 (en) | 2011-11-29 | 2013-09-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor structure comprising moisture barrier and conductive redistribution layer |
| US9343392B2 (en) | 2012-06-29 | 2016-05-17 | Sony Corporation | Semiconductor device, manufacturing method for semiconductor device, and electronic device |
| ITMI20122240A1 (it) * | 2012-12-27 | 2014-06-28 | St Microelectronics Srl | Dispositivo elettronico integrato per la rilevazione di un parametro locale correlato ad una forza avvertita lungo una direzione predeterminata, all'interno di una struttura solida |
| ITMI20122241A1 (it) | 2012-12-27 | 2014-06-28 | St Microelectronics Srl | Dispositivo elettronico integrato per il monitoraggio di sforzo meccanico all'interno di una struttura solida |
| US9305887B2 (en) | 2013-06-05 | 2016-04-05 | United Microelectronics Corp. | Seal ring structure with a v-shaped dielectric layer conformally overlapping a conductive layer |
| US10553508B2 (en) | 2014-01-13 | 2020-02-04 | Nxp Usa, Inc. | Semiconductor manufacturing using disposable test circuitry within scribe lanes |
| CN105374762B (zh) * | 2014-08-28 | 2018-09-18 | 中芯国际集成电路制造(上海)有限公司 | 待切割的半导体芯片结构及其制造方法 |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| KR200485881Y1 (ko) | 2017-04-14 | 2018-03-07 | 이장석 | 하수구용 악취방지장치 |
| KR102428328B1 (ko) | 2017-07-26 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
| CN107634074B (zh) * | 2017-08-16 | 2020-02-21 | 上海微阱电子科技有限公司 | 防止划片损伤的cmos图像传感器结构及其制作方法 |
| US10714421B2 (en) | 2017-08-29 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with self-aligned conductive features |
| CN109494214B (zh) * | 2017-09-11 | 2021-05-04 | 联华电子股份有限公司 | 半导体装置的连接结构以及其制作方法 |
| KR102618309B1 (ko) | 2018-07-25 | 2023-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| CN113078109B (zh) * | 2021-03-26 | 2022-11-25 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| US12100670B2 (en) | 2021-03-26 | 2024-09-24 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695548B2 (ja) * | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| JPH0677315A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 半導体装置 |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
| US5861658A (en) * | 1996-10-03 | 1999-01-19 | International Business Machines Corporation | Inorganic seal for encapsulation of an organic layer and method for making the same |
| TW311242B (en) * | 1996-12-12 | 1997-07-21 | Winbond Electronics Corp | Die seal structure with trench and manufacturing method thereof |
| TW325576B (en) * | 1996-12-12 | 1998-01-21 | Winbond Electronics Corp | The manufacturing methods for die seal |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US5926697A (en) * | 1997-10-09 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a moisture guard ring for integrated circuit applications |
| WO1999019905A1 (fr) * | 1997-10-13 | 1999-04-22 | Fujitsu Limited | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication |
| US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
| JP3788093B2 (ja) * | 1998-06-11 | 2006-06-21 | セイコーエプソン株式会社 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
| US6105427A (en) * | 1998-07-31 | 2000-08-22 | Litton Systems, Inc. | Micro-mechanical semiconductor accelerometer |
| US6573538B2 (en) * | 1998-11-12 | 2003-06-03 | International Business Machines Corporation | Semiconductor device with internal heat dissipation |
| JP2000232104A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | チップサイズパッケージ |
| US6180503B1 (en) * | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| KR100322543B1 (ko) * | 1999-08-31 | 2002-03-18 | 윤종용 | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 |
| US6251786B1 (en) | 1999-09-07 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to create a copper dual damascene structure with less dishing and erosion |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| JP3548061B2 (ja) * | 1999-10-13 | 2004-07-28 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2001156170A (ja) * | 1999-11-30 | 2001-06-08 | Sony Corp | 多層配線の製造方法 |
| US6735755B2 (en) * | 2000-03-27 | 2004-05-11 | Jeng-Jye Shau | Cost saving methods using pre-defined integrated circuit modules |
| JP4471488B2 (ja) * | 2000-12-15 | 2010-06-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US6492716B1 (en) * | 2001-04-30 | 2002-12-10 | Zeevo, Inc. | Seal ring structure for IC containing integrated digital/RF/analog circuits and functions |
| US6537849B1 (en) * | 2001-08-22 | 2003-03-25 | Taiwan Semiconductor Manufacturing Company | Seal ring structure for radio frequency integrated circuits |
| US6566736B1 (en) * | 2001-11-30 | 2003-05-20 | Advanced Micro Devices, Inc. | Die seal for semiconductor device moisture protection |
| US6683329B2 (en) * | 2002-02-28 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Semiconductor device with slot above guard ring |
-
2002
- 2002-08-12 JP JP2002234387A patent/JP4088120B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-10 US US10/360,799 patent/US6753608B2/en not_active Expired - Lifetime
- 2003-02-13 KR KR10-2003-0009133A patent/KR100479406B1/ko active IP Right Grant
- 2003-04-02 TW TW092107495A patent/TWI224371B/zh not_active IP Right Cessation
- 2003-04-11 DE DE10316835A patent/DE10316835A1/de not_active Withdrawn
- 2003-04-15 CN CNB2007100881733A patent/CN100557788C/zh not_active Expired - Lifetime
- 2003-04-15 CN CN2007100881748A patent/CN101026120B/zh not_active Expired - Lifetime
- 2003-04-15 CN CNB031104517A patent/CN1316585C/zh not_active Expired - Lifetime
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4580867B2 (ja) * | 2003-04-30 | 2010-11-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
| JPWO2004097917A1 (ja) * | 2003-04-30 | 2006-07-13 | 富士通株式会社 | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
| JP2007500944A (ja) * | 2003-07-28 | 2007-01-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｉｃチップ用のクラック・ストップおよびそれを形成するための方法（低ｋ誘電体用のクラック・ストップ） |
| KR100712052B1 (ko) * | 2004-03-29 | 2007-05-02 | 야마하 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100727697B1 (ko) | 2004-03-29 | 2007-06-13 | 야마하 가부시키가이샤 | 반도체 웨이퍼 및 그 제조방법 |
| WO2005101509A1 (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
| CN100466260C (zh) * | 2004-04-14 | 2009-03-04 | 富士通微电子株式会社 | 半导体装置及其制造方法 |
| US7781812B2 (en) | 2004-04-14 | 2010-08-24 | Fujitsu Semiconductor Limited | Semiconductor device for non-volatile memory and method of manufacturing the same |
| JPWO2005101509A1 (ja) * | 2004-04-14 | 2008-03-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2006049534A (ja) * | 2004-08-04 | 2006-02-16 | Rohm Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US7649258B2 (en) | 2004-08-19 | 2010-01-19 | Nec Electronics Corporation | Semiconductor device |
| US8106514B2 (en) | 2004-11-16 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor device having an annular guard ring |
| US8686532B2 (en) | 2004-11-16 | 2014-04-01 | Renesas Electronics Corporation | Semiconductor device having an annular guard ring |
| US7550850B2 (en) | 2004-11-16 | 2009-06-23 | Nec Electronics Corporation | Semiconductor device |
| JP2006261613A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2007123328A (ja) * | 2005-10-25 | 2007-05-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8143153B2 (en) | 2007-03-30 | 2012-03-27 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
| US8937007B2 (en) | 2007-03-30 | 2015-01-20 | Fujitsu Semiconductor Limited | Semiconductor device |
| US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2008270488A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009076782A (ja) * | 2007-09-21 | 2009-04-09 | Sharp Corp | 半導体基板、その製造方法、および半導体チップ |
| US7795705B2 (en) | 2007-10-24 | 2010-09-14 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| US8759983B2 (en) | 2008-01-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2009218504A (ja) * | 2008-03-12 | 2009-09-24 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2010225763A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
| US9685416B2 (en) | 2010-03-24 | 2017-06-20 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| JP2011222939A (ja) * | 2010-03-24 | 2011-11-04 | Fujitsu Semiconductor Ltd | 半導体ウエハとその製造方法、及び半導体チップ |
| US8742547B2 (en) | 2010-03-24 | 2014-06-03 | Fujitsu Semiconductor Limited | Semiconductor wafer and its manufacture method, and semiconductor chip |
| JP2012033721A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| JP2011097074A (ja) * | 2010-12-20 | 2011-05-12 | Yamaha Corp | 半導体ウェーハ及びその製造方法 |
| CN102918637A (zh) * | 2011-01-14 | 2013-02-06 | 松下电器产业株式会社 | 半导体装置及倒装芯片安装件 |
| WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
| US9240386B2 (en) | 2012-01-17 | 2016-01-19 | Fujitsu Semiconductor Limited | Semiconductor device and process for producing semiconductor device |
| JP2014027057A (ja) * | 2012-07-25 | 2014-02-06 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2014057086A (ja) * | 2013-11-01 | 2014-03-27 | Renesas Electronics Corp | 半導体装置 |
| JP2014064023A (ja) * | 2013-11-11 | 2014-04-10 | Panasonic Corp | 半導体装置 |
| US9520440B2 (en) | 2014-06-19 | 2016-12-13 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
| US10032821B2 (en) | 2014-06-19 | 2018-07-24 | Renesas Electronics Corporation | Imaging device and method of manufacturing the same |
| WO2017150343A1 (ja) * | 2016-03-03 | 2017-09-08 | 株式会社デンソー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040014904A (ko) | 2004-02-18 |
| CN100557788C (zh) | 2009-11-04 |
| CN101026120B (zh) | 2012-03-07 |
| CN101017800A (zh) | 2007-08-15 |
| CN1316585C (zh) | 2007-05-16 |
| JP4088120B2 (ja) | 2008-05-21 |
| TW200402802A (en) | 2004-02-16 |
| CN1476072A (zh) | 2004-02-18 |
| KR100479406B1 (ko) | 2005-03-31 |
| CN101026120A (zh) | 2007-08-29 |
| US6753608B2 (en) | 2004-06-22 |
| US20040026785A1 (en) | 2004-02-12 |
| DE10316835A1 (de) | 2004-03-04 |
| TWI224371B (en) | 2004-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4088120B2 (ja) | 半導体装置 | |
| US11056450B2 (en) | Semiconductor device | |
| US7119439B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4434606B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP4926918B2 (ja) | 半導体装置の製造方法 | |
| US8324708B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US6313037B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
| JP5214571B2 (ja) | 半導体装置 | |
| JP5801329B2 (ja) | 半導体装置 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4088120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |