JP4250006B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4250006B2 JP4250006B2 JP2003076962A JP2003076962A JP4250006B2 JP 4250006 B2 JP4250006 B2 JP 4250006B2 JP 2003076962 A JP2003076962 A JP 2003076962A JP 2003076962 A JP2003076962 A JP 2003076962A JP 4250006 B2 JP4250006 B2 JP 4250006B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- pattern
- interlayer insulating
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置及びその製造方法に関し、特に耐湿リングを備えた半導体装置及びその製造方法に関する。
【０００２】
今日の半導体装置では、微細化・高集積化に伴い共通基板上に多数の半導体素子を相互接続するために、複数の層間絶縁膜を積層し、各々の層間絶縁膜中に配線パターンを埋設した多層配線構造が使用されることが多い。このような半導体装置では、前記多層配線構造を構成する層間絶縁膜の界面に沿って、水分あるいは腐食性ガスが半導体装置内部へ侵入することがあるため、前記多層配線構造中に、基板周辺部に沿って耐湿リングを形成し、水分や腐食性ガスの浸入を阻止することが一般的に行われている。
【０００３】
【従来の技術】
今日の半導体装置では、微細化・高集積化にともないデザインルールは年々縮小されており、メタル配線材料を直接エッチングで形成する方法に技術的な限界が生じ始めている。そこで、先に層間絶縁膜に配線パターン、ビアコンタクト、あるいは配線パターンとビアコンタクトの両方をフォトリソグラフィー法で形成し、その後、配線材料を埋め込み、ＣＭＰ（化学機械研磨）技術を用いて研磨を行い、配線パターン、ビアコンタクトを形成するダマシン法が利用され始めている。
【０００４】
特に、最近のサブミクロンあるいはサブクォータミクロンサイズの半導体装置を含む超微細化半導体装置では、かかる多層配線構造中において生じる信号遅延を回避するために、導体パターンとしての低抵抗のＣｕ（銅）を低誘電率の有機層間絶縁膜と組み合わせて使うことが行われている。その際、Ｃｕは従来から導電パターンに使われてきたＡｌやＷ等と異なりドライエッチングが困難であるため、先に層間絶縁膜中に配線溝および接続孔を形成しておき、先に説明したような、かかる配線溝及び接続孔を埋めるようにＣｕ層を電解めっき法等により堆積するデュアルダマシン法が使われることが多い。
【０００５】
一般的に、ダマシン法を用いる場合、Ｃｕの拡散防止と配線パターンや接続孔の深さ方向の制御性向上のために、下層層間絶縁膜と上層層間絶縁膜との間にストッパー兼拡散防止膜を形成する。
【０００６】
図１は、従来の多層配線構造例を示す。
図１を参照するに、絶縁膜１０およびビアコンタクトプラグ７０を担持した半導体基板６０上に回路素子４を形成後に、層間絶縁膜１１を成膜し、前記層間絶縁膜１１上に図示していないフォトレジスト膜を塗布し、これをさらに露光、現像して前記フォトレジスト膜を配線パターン４１の形状にパターニングする。その後、このように形成されたレジストパターン（図示せず）をマスクに、層間絶縁膜１１に形成したい配線パターン４１に対応した形状のエッチングを行い、配線パターン４１内部にバリアメタル膜３１を形成する。さらに配線パターン４１をその上に埋め込む。その後ＣＭＰ法を用いて研磨を行い、配線パターン４１を形成する。このような方法をシングルダマシン法と称する。なお、ビアコンタクトは、ビアホール内壁面を覆う密着膜７０bと密着膜７０b上に形成された金属膜７０aとよりなる。
【０００７】
配線パターン４１の形成後に、ストッパー膜兼拡散防止膜２１と、層間絶縁膜１２と、エッチングストッパー膜２２と、層間絶縁膜１３とを順に形成し、その後、図示していないレジストを層間絶縁膜１３上において形成したいビアパターン５１の形状に露光現像し、形成されたレジストパターンをマスクに、ストッパー膜兼拡散防止膜２１の上面が露出するまでエッチングを行う。次に、図示していない別のフォトレジスト膜を塗布し、露光現像して、配線パターン４２に対応したレジストパターンを形成する。その後、前記レジストパターンをマスクにして層間絶縁膜１３を層間絶縁膜１２の上面が露出されるまでエッチングする。
【０００８】
この時、同時にビアパターン５１の底部は、配線パターン４１の上面までエッチングされる。更に、配線パターン４２内部とビアパターン５１内部に、バリアメタル膜３２を形成し、配線パターン４２用材料をさらに埋め込み、その後、ＣＭＰ法を用いて研磨を行い、ビアパターン５１と配線パターン４２を形成する。このような方法をデュアルダマシン法と称する。
【０００９】
通常、ＬＳＩ等の半導体装置の製造では、多数の半導体装置を一時に形成するウエハプロセスの後、ダイシング工程において、各半導体装置を画成するスクライブラインに沿ってウエハを切断し、半導体ウエハは個々の半導体装置あるいはチップに分割される。
【００１０】
図２は、従来の半導体装置の上面図を示している。また、図２中の一点鎖線３はダイシングされる部分を示しており、ダイシングは半導体装置１の外周部に沿って行われる。
【００１１】
図２を参照するに、半導体装置１にはダイシング時のクラック発生防止及び、半導体装置１内部への水分等の侵入を防ぎ、半導体装置１の歩留まり低下を防ぐための耐湿リング２が、半導体装置１の外周部を連続して囲むように形成されている。
【００１２】
かかるクラック及び水分などの浸入を防ぐ方法として、例えば、特開２００１−５３１４８号公報には、図３に示す構造およびプロセスが開示されている。
【００１３】
図３は、従来の耐湿リング格造を示す。
【００１４】
図３を参照するに、回路部の配線パターンやビアコンタクトの形成時に、半導体基板５０１上に、層間絶縁膜５３１の形成後、密着層（図示せず）とＷとからなるコンタクトパターン５２１を形成する。次に、図示していないＴｉＮ／Ｔｉ層で上下をはさまれたＡｌＣｕ層からなる配線パターン５４１を、コンタクトパターン５２１の上部に形成する。続いて、層間絶縁膜５３２を形成後に、配線パターン５４１の両端部において、外側にオフセットするように密着層（図示せず）とＷとからなるビアパターン５２２を、層間絶縁膜５３１の上面まで形成する。
【００１５】
続いて、ビアパターン５２２の直上に配線パターン５４２を加工し、層間絶縁膜５３３を形成後、ビアパターン５２２形成時と同じ手法を用いて、配線パターン５４２の両端部において、外側にオフセットするように密着層（図示せず）とＷとからなるビアパターン５２３を形成する。さらに、前記半導体基板５０１の上面から最上層の層間絶縁膜５３３の下面に到る全体を、水分等に耐性のあるＴｉＮ膜等で覆い、バリア構造を形成する。
図３の構造では、密着性に優れたメタルパターンを積層することにより、効果的に耐湿リングを形成することができる。しかし、この方法を用いるためには配線材料がＡｌ−Ｃｕのようなエッチング可能な材料に限られる。ダマシン法により形成する必要があるＣｕ配線パターンを含む多層配線構造では、この方法は適用できない。また、このような構造は形成されない。
【００１６】
【発明が解決しようとする課題】
図１に示すこのような従来のデュアルダマシン構造では、配線パターン４１上にビアパターン５１と接していない領域がスクライブライン側８０に存在し、前記領域では配線パターン４１の表面にストッパー兼拡散防止膜２１が接している。一般的には、ストッパー兼拡散防止膜２１にはＳｉＮやＳｉＣ膜等の絶縁膜が用いられるが、前記絶縁膜と配線パターン４１に用いられる金属膜との密着性は悪いため、前記絶縁膜と配線パターン４１の界面のクラックの阻止や、水分等が浸入した場合の耐湿性が保証できないという問題点がある。
【００１７】
また、図１に示すようなデュアルダマシン構造では、配線材料にＣｕが用いられるが、Ｃｕはエッチングによってパターニングが困難なため、先に述べたように、図３に示した方法は適用できない、
【００１８】
そこで本発明は、上記実状に鑑みてされたもので、クラック防止に加えて水分の浸入等も好適に防止することのできる半導体装置及びその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、半導体基板と、前記半導体基板上方に形成される第１の層間絶縁膜、前記第１の層間絶縁膜中に形成される第１の導体パターン、前記第１の層間絶縁膜と前記第１の導体パターンとの間に、少なくとも前記第１の導体パターンの側面を覆うように形成される第１のバリアメタル膜、前記第１の層間絶縁膜上に形成される第２の層間絶縁膜、前記第２の層間絶縁膜を介して前記第１の導体パターンの上方に形成される第２の導体パターン、前記第１の導体パターンと前記第２の導体パターンとを接続するために前記第２の層間絶縁膜中に形成されるビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を覆うように形成される第２のバリアメタル膜を含む配線構造とを備え、前記配線構造は、耐湿リングであり、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆う前記第２のバリアメタル膜の底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接して形成され、前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする半導体装置により、上記課題を解決する。
【００２０】
また、本発明は、耐湿リングの配線構造を含む半導体装置の製造方法であって、前記配線構造を形成するための工程として、半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜及び前記第３の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成するとともに、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成するとともに、前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法により、上記課題を解決する。
また、本発明は、耐湿リングの配線構造を含む半導体装置の製造方法であって、前記配線構造を形成するための工程として、半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成する工程と、前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成する工程と、前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、前記第３の層間絶縁膜内に、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法により、上記課題を解決する。
【００２１】
上記のように、本発明の半導体装置、及び、本発明の半導体装置の製造方法によって製造される半導体装置は、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆うバリアメタル底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように構成される。従って、本発明によれば、第１のバリアメタル膜の上端部と上層との密着性が強化され、前記第１のバリアメタル膜の上端部と前記バリアメタル底面部分との接続部を境に水分等の侵入を防止することが可能となり、第１のバリアメタル膜の内側に形成される第１の導体パターンが腐食してしまうこと等の問題が解消される。
【００２２】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
（第１の実施形態）
図４（Ａ）〜図１５（Ｂ）は、デュアルダマシン法を用いたときの本発明の第１実施形態による耐湿リングの製造工程を示す。図中、左側はスクラブライン側８０を示しており、右側は半導体装置内部側９０を示している。また、図４（Ａ）中のレジスト窓１３１ａのように、壁を示すことによって空間全体を表すこととする。
【００２３】
コンタクト形成用フォトレジスト膜パターニングの工程：
図４（Ａ）を参照するに、図示していない回路素子を半導体基板上１０１に形成した後、半導体基板上１０１上に、シリコン窒化膜１１１と、シリコン酸化膜１２１とを、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜１２１の研磨を行い、シリコン酸化膜１２１の厚さを６００ｎｍに形成する。その後、前記シリコン酸化膜１２１上に、フォトレジスト膜１３１を塗布露光し、さらに現像によって形成したいコンタクトパターンに対応したレジスト窓１３１ａを形成する。
【００２４】
コンタクト部のシリコン酸化膜エッチングの工程：
次に、図４（Ｂ）の工程において、前記レジスト窓１３１ａを介して前記シリコン酸化膜１２１をエッチングし、前記シリコン酸化膜１２１中に開口部１２１ａを形成する。前記シリコン酸化膜１２１のエッチシグは、Ｃ4Ｆ8ガス、ＣＯガス、０2ガス、Ａｒガス等を用いたプラズマエッチング法により行う。
【００２５】
コンタクト部のシリコン窒化膜エッチングの工程：
次に、図５（Ａ）の工程においてフォトレジスト膜１３１をアッシングにより除去し、シリコン酸化膜１２１をマスクにしてエッチングを行い、開口部１２１ａの形状を前記第１のシリコン窒化膜１１１に転写し、前記シリコン窒化膜１１１中に開口部１１１ａを形成する。
前記シリコン室化膜１１１のエッチングはＣＦ4ガス、ＣＨＦ3ガス、Ｏ2ガス、Ａｒ等を用いるプラズマエッチング法により行うことができる。その際、前記開口部１１１aは前記開口部１２１ａと上下に連続し、コンタクトホールを形成する。
【００２６】
コンタクト内部への金属膜成膜の工程：
次に、図５（Ｂ）の工程においてコンタクトホールの内側とシリコン酸化膜１２１の上に、密着層としてＴｉＮ膜１４１を５０ｎｍの厚さに成膜し、続いて、タングステン膜１５１を４００ｎｍの厚さに成膜する。
【００２７】
コンタクト形成のためのＣＭＰ工程：
次に、図６（Ａ）の工程においてＣＭＰ法を用いて、タングステン膜１５１とＴｉＮ膜１４１とを研磨し、コンタクトホール内のみにタングステン膜１５１及びＴｉＮ膜１４１を残し、これらをコンタクトパターンとして使用する。
【００２８】
配線形成用フォトレジスト膜パターニングの工程：
次に、図６（Ｂ）の工程において、シリコン窒化膜１１２と第２のシリコン酸化膜１２２を、それぞれ７０ｎｍ及び５００ｎｍの厚さに形成し、シリコン酸化膜１２２上にフォトレジスト膜１３２を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３２ａを形成する。
【００２９】
配線用シリコン酸化膜エッチングの工程：
次に、図７（Ａ）の工程において前記フォトレジスト窓１３２ａを通して、シリコン酸化膜１２２をエッチングし、前記シリコン酸化膜１２２中に配線溝を構成する開口部１２２ａを形成する。
【００３０】
配線用シリコン窒化膜エッチングの工程：
次に、図７（Ｂ）の工程において、フォトレジスト膜１３２をアッシングにより除去し、シリコン酸化膜１２２をマスクにして、エッチングを行い、前記開口部１２２ａの形状をシリコン窒化膜１１２に転写し、前記シリコン窒化膜１１２中に前記開口部１２２ａに対応した開口部１１２ａを形成する。また、前記開口部１１２ａと開口部１２２ａは上下に連続し、後述する配線パターン１７１を形成する。
【００３１】
配線用材料の成膜の工程：
次に、図８の工程において、後述する配線パターン１７１の内側とシリコン酸化膜１２２の上に、バリアメタル膜としてＴａ膜１８１を３０ｎｍの厚さに成膜し、続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。なお、Ｃｕ膜を電解メッキ法を用いて成膜する場合には、バリアメタル膜成膜後にＣｕ膜をシード層として成膜後に、電解メッキ法にてＣｕ膜を成膜する。
【００３２】
配線形成のためのＣＭＰ工程：
次に、図９の工程においてＣＭＰ法を用いて前記Ｔａ膜１８１およびＣｕ膜１９１を研磨し、配線パターン１７１内のみに前記Ｔａ膜１８１及びＣｕ膜１９１を残し、配線パターン１７１が形成される。
【００３３】
ビアパターン形成用レジスト膜パターニングの工程：
次に、図１０の工程において前記配線パターン１７１上にシリコン窒化膜１１３とシリコン酸化膜１２３とシリコン窒化膜１１４とシリコン酸化膜１２４とを、それぞれ７０ｎｍ，６５０ｎｍ，７０ｎｍ，５００ｎｍの厚さに成膜し、シリコン酸化膜１２４上に、フォトレジスト膜１３３を塗布露光し、さらに現像によって形成したいビアパターンに対応したフォトレジスト窓１３３ａを形成する。
【００３４】
図示の例では、前記フォトレジスト窓１３３ａは、バリアメタル膜であるＴａ膜１８１のうち、スクラブライン側８０の配線パターン１７１であるＣｕ膜１９１の外周側側壁面を覆う第１の外周部分２０５が、ビアパターンの窓１３３ａに含まれるように形成される。
【００３５】
ビアパターン形成の工程と配線用フォトレジスト膜パターニングの工程：
次に図１１の工程において、フォトレジスト膜１３３をマスクにして、シリコン酸化膜１２４と、シリコン窒化膜１１４と、シリコン酸化膜１２３とをエッチングし、開口部１３３ａの形状をシリコン酸化膜１２４と、シリコン窒化膜１１４と、シリコン酸化膜１２３に転写し、それぞれ開口部１２４ａ、開口部１１４ａ、開口部１２３ａを形成する。
【００３６】
前記シリコン酸化膜１２４とシリコン酸化膜１２３のエッチングは、Ｃ4Ｆ8ガス、ＣＯガス、Ｏ2ガス、Ａｒガス等を用いるプラズマエッチング法により行うことができる。一方、前記シリコン窒化膜１１４のエッチングは、ＣＦ4ガス、ＣＨＦ3ガス、Ｏ2ガス、Ａｒ等を用いるプラズマエッチング法により行うことができる。
その後、フォトレジスト膜１３３はアッシングにより除去される。
【００３７】
図１２の工程において、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、シリコン窒化膜１１３上に形成された開口部１２３ａにのみ、非感光性樹脂の詰物５を残す。その後、シリコン酸化膜１２４上に、フォトレジスト膜１３４を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３４ａを形成する。
【００３８】
配線形成のためのエッチングの工程：
次に、図１３の工程において、前記フォトレジスト膜１３４をマスクにしてエッチングを行い、前記開口部１３４ａの形状をシリコン酸化膜１２４に転写し、前記シリコン酸化膜１２４中に開口部１２４ｂを形成する。その後、フォトレジスト膜１３４をアッシングにより除去する。
このとき、非感光性樹脂の詰物５も同時に除去される。
【００３９】
次に、前記シリコン酸化膜１２４をマスクにして、開口部１２４ｂの形状をシリコン窒化膜１１４に転写し、対応する開口部を形成すると同時に、前記シリコン酸化膜１２３をマスクにして、前記シリコン窒化膜１１３をエッチングする。その結果、図１４に示すように前記開口部１２３ａの形状がシリコン窒化膜１１３に転写される。
【００４０】
前記シリコン酸化膜１２４とシリコン窒化膜１１３とをエッチングする場合には、シリコン酸化膜とシリコン窒化膜１１３のエッチングレートの比が１対１のエッチング条件を使用し、１００％のオーバーエッチングを行うのが好ましい。
【００４１】
さらに図１４の工程において前記シリユン酸化膜１２３には前記シリコン酸化膜１２４の開口部１２４ｂの形状が転写され、シリコン酸化膜１２３は７０ｎｍの厚さだけエッチングされて開口部１２３ｂが形成される。
【００４２】
図１４の工程では、これと同時に前記シリコン酸化膜１２２に前記シリコン酸化膜１２３中の開口１２３ａの形状が転写され、その結果、前記シリコン酸化膜１２２も７０ｎｍの厚さにエッチングされて前記酸化膜１２２中に開口部１２２ａが形成される。
【００４３】
前記開口部１２４ｂと、開口部１１４ｂと、開口部１２３ｂとは後述する配線パターン１７２として使用され、開口部１２３ａと、開口部１１３ａと、開口部１２２ａは後述するビアパターン２０１として使用される。
【００４４】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に、図１５（Ａ）に示すように、後述する配線パターン１７２とビアパターン２０１内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍ成膜し、続いて、配線材科としてＣｕ膜１９２をスパッタリング法または電解メッキ法により１６００ｎｍ成膜する。なお、Ｃｕ膜を電解メッキ法を用いて成膜する場合には、バリアメタル膜成膜後にＣｕ膜をシード層として成膜後に、電解メッキ法にてＣｕ膜を成膜する。
【００４５】
ビアパターン及び配線形成のためのＣＭＰ工程：
次に、図１５（Ｂ）に示すように、ＣＭＰ法を用いてＴａ膜１８２と、Ｃｕ膜１９２を研磨し、配線パターン１７２内部と、ビアパターン２０１内部にＴａ膜１８２及びＣｕ膜１９２を残し、これらを配線パターン１７２として使用する。さらに前記層間絶縁膜１２４上に前記配線パターン１７２を覆うように拡散防止膜となるシリコン窒化膜１１５が成膜され、耐湿リングが形成される。
【００４６】
図１５（Ｂ）を参照するに、本実施形態の耐湿リングにおいては、配線パターン１７１を構成するＣｕ膜１９１の外周側壁面がＴａ膜１８１により覆われており、また前記Ｃｕ膜１９１の上面のうち、前記外周側面近傍の領域が、ビアパターン２０１を構成するＣｕ膜１９２を覆うＴａ膜１８２により、前記Ｔａ膜１８１に連続して覆われた構造になっている。また前記Ｃｕ膜１９１の外周側側壁面のうち、上端部近傍の領域は、前記Ｔａ膜１８１のみならず、その外側に形成されたＴａ膜１８２によっても覆われている。すなわち、前記Ｃｕ膜１９１のうち、前記外周側壁面の上端部はＴａ膜の２重構造により覆われている。
【００４７】
その結果、図１５（Ｂ）の構造では配線パターン１７１と配線パターン１７２との間に優れた密着性が得られ、また水分の侵入経路も屈曲する結果長くなり、水分の侵入を効果的に防ぐことができる。
【００４８】
なお、以上の実施形態において導体パターン１７１および１７２は配線パターンとして説明したが、これはこれらの導体パターンが、多層配線構造中の対応する配線パターンと同時に、同様なプロセスにより一括して形成されるためである。従って前記導体パターン１７１および１７２は、必ずしも集積回路装置中における電気配線に使われるものとは限らない。また、以上の説明において、部材２０１は通常の多層配線構造の形成工程との関連で「ビアブラグ」として説明したが、実際には図２の平面図よりわかるように耐湿リングにおいて、部材２０１はチップ外周に沿って連続的に延在し、ビアウォールを形成している。
【００４９】
（第２の実施形態）
図１６（Ａ）〜図１７は、本発明の第２実施形態による半導体装置の製造工程を示している。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５０】
配線形成のためのシリコン酸化膜エッチングの工程：
図１６（Ａ）を参照するに、本実施形態では、図１３に示した構造を形成した後に、前記シリコン酸化膜１２４の開口部１２４ｂの下のシリコン窒化膜１１４、および前記シリコン酸化膜１２３の開口部１２３ａの下にあるシリコン窒化膜１１３を、オーバーエッチングを行わない条件でエッチングする。
【００５１】
その結果、図１６（Ａ）に示すように、シリコン酸化膜１２４をマスクにして、開口部１２４ｂの形状がシリコン窒化膜１１４に転写され、開口部１１４ｂが形成されると同時に、シリコン酸化膜１２３をマスクにして、シリコン窒化膜１１３もエッチングされ、開口部１２３ａの形状がシリコン窒化膜１１３に転写され、開口部１１３ａが形成される。
【００５２】
このようにして形成された開口部１２４ｂと開口部１１４ｂとは配線パターン１７２として使用され、開口部１２３ａと開口部１１３ａはビアパターン２０２として使用される。
【００５３】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に、図１６（Ｂ）の工程において前記第１実施形態と同様に、後述する配線パターン１７２とビアパターン２０２内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜し、続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００５４】
ビアパターン及び配線形成のためのＣＭＰ工程：
その後、図１７の工程において前記Ｔａ膜１８２とＣｕ膜１９２とをＣＭＰ法により研磨し、配線パターン１７２が形成される、図１７ではこのようにして形成された前記配線パターン１７２上に拡散防止膜となるシリコン窒化膜１１５が成膜され、半導体装置が形成される。
【００５５】
本実施形態による耐湿リングの構造の場合、ビアパターン２０２のバリアメタル膜を構成するＴａ膜１８２の底部は、前記Ｃｕ膜１９１よりなる配線パターン１７１の外周側壁面を覆うＴａ膜１８１の上端部と接するように形成されており、その界面にはＴａ膜／Ｔａ膜、あるいはＴａ膜／Ｃｕ膜など、金属膜どうしが接した密着性の強い構造になっており、例えばダイシングプロセスなどにおいてクラックの伝搬を防止することができる。
【００５６】
また、前記配線パターンの外周側壁面および上面は連続的にＴａ膜１８１あるいは１８２により覆われた構造となっており、シリコン酸化膜１２２とシリコン窒化膜１１３の界面、あるいはシリコン酸化膜１２３とシリコン窒化膜１１４の界面に沿って水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【００５７】
（第３の実施形態）
図１８（Ａ）〜２０（Ｆ）は、本発明の第３実施形態による半導体装置の製造工程を示す。ただし図中、先に説明した部分には同一の参照符号を付して説明を省略する。
【００５８】
ビアパターン形成用フォトレジスト膜パターニングの工程：
図１８（Ａ）を参照するに、本実施形態では配線１７１上に、シリコン窒化膜１１３と、シリコン酸化膜１２３と、シリコン窒化膜１１４と、シリコン酸化膜１２４とを、それぞれ７０ｎｍ，６５０ｎｍ，７０ｎｍおよび５００ｎｍの厚さに成膜し、シリコン酸化膜１２４上に、フォトレジスト膜１３３を塗布露光し、さらに現像によってビアパターンに対応したフォトレジスト窓１３３ａを形成する。
【００５９】
なお、前記フォトレジスト窓１３３ａはバリアメタル膜であるＴａ膜１８１のうち、スクラブライン側８０の配線パターン１７１であるＣｕ膜１９１の外周側壁面を覆う第１の外周部分２０５が、前記Ｔａ膜１８２のうち、ビアコンタクト部の外周側壁面を覆う第２の外周部分２０６と、上下に整列する位置関係に形成されている。
【００６０】
ビアパターン形成のためのエッチングの工程：
次に、前記フォトレジスト膜１３３をマスクにしてエッチングを行い、図１８（Ｂ）に示すように開口部１２４ａ、開口部１１４ａ、開口部１２３ａが形成される。
【００６１】
配線形成用レジスト膜パターニング及びエッチングの工程：
次に図１９（Ａ）の工程において、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、シリコン窒化膜１１３上に形成された開口部１２３ａにのみ、非感光性樹脂の諸物５を残す。その後、シリコン酸化膜１２４上に、フォトレジスト膜１３４を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３４ａを形成する。
【００６２】
次に、図１９（Ｂ）の工程において、所望の配線パターンの形状にパターニングし、シリコン酸化膜１２４に開口部１２４ｂを形成する。
次に、アッシングを行い、フォトレジスト膜１３４と、非感光性樹脂の詰物５とを除去する。
次に、シリコン酸化膜１２４をマスクとしてエッチングを行い、前記開口部１２４ｂの形状がシリコン窒化膜１１４に転写され、前記シリコン窒化膜１１４中に前記開口部１１４ｂが形成される。
これと同時に、シリコン酸化膜１２３をマスクにして、シリコン窒化膜１１３をエッチングする。その結果、前記開口部１２３ａの形状がシリコン窒化膜１１３に転写され、開口部１１３ａが形成される。
【００６３】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に図１９（Ｃ）に示すように、開口部１２４ｂと、開口部１１４ｂと、開口部１２３ａと、開口部１１３ａとの内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜し、続いて配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００６４】
ビアパターン及び配線形成のためのＣＭＰ工程：
その後、図２０に示すように、ＣＭＰ法を用いてＴａ膜１８２とＣｕ膜（図示せず）とを研磨し、配線パターン１７２を形成する。
【００６５】
本実施形態による耐湿リングも、前記第２実施形態の半導体装置と同様に、ビアパターン２０２のバリアメタル膜を構成するＴａ膜１８２の底部が、配線パターン１７１の外周側側壁面を覆う外周部分の上端部において配線パターン１７１を覆うＴａ膜１８１と接しており、その結果、配線パターン１７１の外側壁面は、Ｔａ膜１８１および１８２により連続的に覆われている。またこのような構造では、形成される界面はＴａ膜／Ｔａ膜界面、あるいはＴａ膜／Ｃｕ膜界面となっており、優れた密着性を実現することができる。
【００６６】
また、このような構造でも、シリコン酸化膜１２２とシリコン窒化膜１１３と界面、あるいはシリコン酸化膜１２３とシリコン窒化膜１１４の界面に沿って侵入する水分等を効果的に遮断することが可能である。
【００６７】
（第４の実施形態）
図２１は、本発明の第４実施形態による半導体装置の構成を示す。ただし図中、先に説明した部分には対応する参照符号を付し、説明を省略する。
【００６８】
図２１に示すように、本実施形態による半導体装置では、図示していない回路素子を半導体基板１０１上に形成した後、シリコン窒化膜１１１と、シリコン酸化膜２２１を、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、さらに前記シリコン酸化膜２２１をＣＭＰ法により研磨することにより、前記回路素子部を平坦化する。
【００６９】
前記ＣＭＰ法により前記シリコン酸化膜２２１の厚さを６００ｎｍに減じた後、前記シリコン酸化膜２２１上に、フォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、コンタクトパターンに対応するレジスト窓（図示せず）を形成し、さらに前記レジストパターン（図示せず）をマスクに前記シリコン窒化膜１１１と、シリコン酸化膜２２１とをエッチングしてコンタクトホール（図示せず）を形成する。
【００７０】
次に、コンタクトパターン１６１内とシリコン酸化膜２２１上に、密着層としてＴｉＮ膜１４１を５０ｎｍの厚さに成膜し、続いて、タングステン膜１５１を４００ｎｍの厚さに成膜し、さらにＣＭＰ法を用いて前記タングステン膜１５１とＴｉＮ膜１４１とを研磨することにより、前記コンタクトホール１６１内にタングステン膜１５１及びＴｉＮ膜１４１よりなるコンタクトパターンを形成する。
【００７１】
次に、前記コンタクトパターン上に、有機ＳＯＧ膜３５１と、シリコン酸化膜２２２とを成膜し、さらに前記シリコン酸化膜２２２上に、配線パターン１７１の配線加工用のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって前記配線パターン１７１に対応したレジスト窓（図示せず）を形成後、シリコン酸化膜２２２と有機ＳＯＧ膜３５１のエッチングを行い、配線パターン１７１用の溝を加工する。
【００７２】
なお、シリコン酸化膜２２２のエッチングには、Ｃ4Ｆ8ガス、ＣＯガス、Ｏ2ガス、Ａｒガス等を用いるプラズマエッチング法を用いる。また、有機ＳＯＧ膜３５１のエッチングは、Ｏ2ガス、Ａｒガス、Ｈ2ガス等を導入した雰囲気で行われる。
【００７３】
次に、配線パターン１７１形成用の溝とシリコン酸化膜２２２上に、バリアメタル膜としてＴａ膜１８１を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後、ＣＭＰ法を用いてＴａ膜１８１とＣｕ膜１９１とを研磨し、配線パターン１７１内のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらを配線パターン１７１として使用する。
【００７４】
次に、配線パターン１７１上と、シリコン酸化膜２２２上に、シリコン窒化膜１１２を７０ｎｍ成膜する。
【００７５】
次に、前記シリコン窒化膜１１２上にシリコン酸化膜２２３と有機ＳＯＧ膜３５２とシリコン酸化膜２２４と金属膜（例えばＴｉＮ膜等、図示せず）とを成膜し、さらに前記金属膜上に、配線１７２の配線加工用の別のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、図示していない配線パターン１７２に対応したレジスト窓（図示せず）を形成する。
【００７６】
その後、前記フォトレジスト膜（図示せず）をマスクにして、金属膜をエッチングし、金属膜に、配線パターン１７２の開口部を転写する。次に、アッシングを行い前記フォトレジスト膜（図示せず）を除去する。
続いて、金属膜及びシリコン酸化膜２２４上に、別のフォトレジスト膜（図示せず）を塗布露光し、さらに現像してビアパターン５２２に対応したフォトレジスト窓（図示せず）を形成する。このとき、前記フォトレジスト窓（図示せず）は、配線パターン１７２の内側に含まれるような位置に形成される。
【００７７】
次に、フォトレジスト（図示せず）をマスクにして、シリコン酸化膜２２４にビアパターンを転写し、シリコン酸化膜２２４をマスクにして有機ＳＯＧ膜３５２をエッチングすると同時にフォトレジスト膜を除去する。
続いて、金属膜に転写された配線パターン１７２と有機ＳＯＧ膜３５２に転写されたビアパターンをマスクにしてシリコン酸化膜２２４とシリコン酸化膜２２３を同時にエッチングし、有機ＳＯＧ膜３５２上とシリコン窒化膜１１２上が露出するまでエッチングを行う。次にシリコン酸化膜２２４をマスクに有機ＳＯＧ膜３５２を選択的にエッチングし、最後にシリコン酸化膜２２３をマスクにして、シリコン窒化膜１１２をエッチングにて除去し、配線パターン１７１との接続部の開口部を形成する。
【００７８】
次に、ビアパターン５２２の開口部と、配線パターン１７２上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後ＣＭＰ法を用いて配線パターンの転写用に用いた金属膜（図示せず）とＴａ膜１８２とＣｕ膜１９２を研磨し、ビアパターン５２２と、配線パターン１７２の内部のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらをビアパターン５２２及び配線パターン１７２として使用する。
【００７９】
次に、配線パターン１７２上と、シリコン酸化膜２２４上に、シリコン窒化膜１１３を７０ｎｍの厚さに成膜する。その後、シリコン酸化膜２２５と、有機ＳＯＧ膜３５３と、シリコン酸化膜２２６を成膜し、ビアパターン５２３と、配線パターン１７３とを、シリコン窒化膜１１３と、シリコン酸化膜２２５と、有機ＳＯＧ膜３５３と、シリコン酸化膜２２６との内部に形成する。なお、ビアパターン５２３と、配線パターン１７３との形成方法は、ビアパターン５２２と、配線パターン１７２の形成手順と同じであるので、説明は省略する。また、配線パターン１７３上に形成されるビアパターン５２４と、配線パターン１７４との形成方法についても同様の手順で形成されるので説明は省略する。
【００８０】
次に、配線パターン１７４が形成された後から説明する。配線パターン１７４が形成された後に、配線パターン１７４上と、シリコン酸化膜２２８上に、シリコン窒化膜１１５を７０ｎｍ成膜する。その後、シリコン窒化膜１１５上にシリコン酸化膜２３１を形成する。
【００８１】
次に前記シリコン酸化膜２３１上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２５に対応したフォトレジスト窓（図示せず）を形成する。その際、前記フォトレジスト窓（図示せず）は、バリアメタル膜であるＴａ膜１８４のうち、配線材料であるＣｕ膜１９４の外周側側壁面を覆う外周部分が、前記ビアパターン５２５対応レジスト窓内（図示せず）に含まれるように、位置が設定される。
【００８２】
その後、前記フォトレジスト膜（図示せず）をマスクにして、シリコン酸化膜２３１とシリコン窒化膜１１５とをエッチングし、ビアパターン５２５の窓をシリコン酸化膜２３１と、シリコン窒化膜１１５とに転写し、ビアパターンの開口部を形成する。
【００８３】
次にビアパターン５２５内と、シリコン酸化膜２３１上に、ＴｉＮ膜１４２と、タングステン膜１５２を成膜し、ＣＭＰ法を用いて、タングステン膜１５２とＴｉＮ膜１４２を研磨し、ビアパターン５２５内部のみにタングステン膜１５２及びＴｉＮ膜１４２を残し、これらをビアパターン５２５として使用する。
【００８４】
次に前記ビアパターン５２５上に、ＴｉＮ／Ｔｉ膜４１１と、Ａｌ−Ｃｕ膜４５１と、ＴｉＮ／Ｔｉ膜４１２とを成膜する。次に、ＴｉＮ／Ｔｉ膜４１２上に別のフォトレジスト膜（図示せず）を、配線パターン１７５の形状に、塗布露光し、さらに現像してフォトレジスト膜（図示せず）にパターニングを行う。
【００８５】
次に、前記フォトレジスト膜（図示せず）をマスクにして、エッチングを行い、配線パターン１７５を形成する。その後、シリコン酸化膜２３２を成膜し、最後に、ＳｉＮ等の保護膜２５１をシリコン窒化膜２３２上にプラズマＣＶＤ法により成膜する。これにより、シリコン窒化膜２３２及びシリコン酸化膜２５１は配線パターン１７５に倣う表面形状で形成される。
【００８６】
本実施形態の場合、コンタクトパターンと配線パターン１７１との接合面は、金属膜ＴｉＮと同じく金属膜であるＴａとから形成されており、密着性及び耐湿性に強い構造になっている。また、配線パターン１７１から配線パターン１７４までの間の構造は、半導体基板１０１から厚さ方向に見た場合、連続的にＴａ膜が形成された構造となっており、密着性及び耐湿性に強い構造になっている。さらに、配線パターン１７４とビアパターン５２５は、金属膜Ｔａと、同じく金属膜であるＴｉＮとから形成されており、密着性及び耐湿性に強い構造になっている。
【００８７】
したがって、本実施形態の耐湿リングの構造の場合、ダイシング時のクラックや、水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【００８８】
（第５の実施形態）
図２２は、本発明の第５実施形態による半導体装置の構成を示す。ただし図２２中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００８９】
図２２を参照するに、図示していない回路素子を半導体基板１０１上に形成した後、シリコン窒化膜４０１と、シリコン酸化膜２２１を、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜２２１の研磨を行い、シリコン酸化膜２２１の厚さを６００ｎｍに形成する。その後、前記シリコン酸化膜２２１上に、フォトレジスト膜を塗布露光し、さらに現像によって、コンタクトパターンに対応したフォトレジスト窓を形成後、前記シリコン窒化膜４０１と、シリコン酸化膜２２１とに対してエッチングを行い、コンタクトホール１６１を形成する。
【００９０】
次に、前記コンタクトホール１６１内とシリコン酸化膜２２１上に、密着層としてＴｉＮ膜１４１を５０ｎｍ成膜し、続いて、タングステン膜１５１を４００ｎｍ成膜し、ＣＭＰ法を用いて、タングステン膜１５１とＴｉＮ膜１４１を研磨する。その結果、前記コンタクトホール１６１内のみにタングステン膜１５１及びＴｉＮ膜１４１が残り、これらがコンタクトパターンとして使用される。
【００９１】
次に、前記コンタクトパターン１６１を含むシリコン酸化膜２２１上に、ＳｉＣ膜４３１とＳｉＯＣ膜３２１とを成膜する。
【００９２】
その後、前記ＳｉＯＣ膜３２１上に、配線パターン１７１の配線加工用のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、配線パターン１７１の窓（図示せず）を形成する。次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２１と、ＳｉＣ膜４３１とをエッチングし、前記コンタクトパターンと導通をとるための、配線パターン１７１の溝（図示せず）を加工する。
【００９３】
次に、配線パターン１７１上とＳｉＯＣ膜３２１上にバリアメタル膜としてＴａ膜１８１を３０ｎｍ成膜し、続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００９４】
その後、ＣＭＰ法を用いて、Ｔａ膜１８１とＣｕ模１９１を研磨し、配線パターン１７１の内部のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらを配線パターン１７１として使用する。
【００９５】
次に、配線パターン１７１上と、ＳｉＯＣ膜３２１上とに、ＳｉＣ膜４３２と、ＳｉＯＣ膜３２２と、ＳｉＣ膜４３３と、ＳｉＯＣ膜３２３とを成膜する。
【００９６】
次に、配線パターン１７２のバリアメタルであるＴａ膜１８２のうち、ビアパターン５２２のＣｕ膜１９２の外局側側壁面を覆う外周部が、配線パターン１７１のバリアメタルであるＴａ膜膜１８１のうち、Ｃｕ膜１９１の外周側側壁面を覆う外周部と、上下に整列するような位置関係になるように、ＳｉＯＣ膜３２３上に別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２２の窓（図示せず）を形成する。
【００９７】
次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２３と、ＳｉＣ膜４３３と、ＳｉＯＣ膜３２２とをエッチングし、ビアパターン５２２の窓を、ＳｉＯＣ膜３２３と、ＳｉＣ膜４３３と、ＳｉＯＣ僕３２２とに転写し、開口部（図示せず）を形成する。
次に、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、前記開口部にのみ、非感光性樹脂の詰物（図示せず）を残す。
【００９８】
次に、配線パターン１７２のバリアメタルであるＴａ膜１８２のうち、配線パターン１７１のＣｕ膜１９２の外周側側壁面を覆う外周部が、配線パターン１７１のバリアメタルであるＴａ膜１８１のうち、Ｃｕ膜１９１の外周側側壁面を覆う外周部と、上下に整列するような位置関係になるように、ＳｉＯＣ膜３２３上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、配線パターン１７２の窓（図示せず）を形成する。
【００９９】
次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２３をエッチングし、ＳｉＯＣ膜３２３に配線パターン１７２の窓（図示せず）を転写し開口部（図示せず）を形成する。
【０１００】
次に、アッシングを行い、前記フォトレジスト膜（図示せず）と非感光性樹脂の詰物（図示せず）を除去する。
次に、エッチングの条件を変えて、配線パターン１７２の底部にあるＳｉＣ膜４３３と、ビアパターン５２２の底部にあるＳｉＣ膜４３２とをエッチングする。次に、ビアパターン５２２内部と、配線パターン１７２の内部と、ＳｉＯＣ膜３２３上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後、ＣＭＰ法を用いて、Ｔａ膜１８２とＣｕ膜１９２を研磨し、ビアパターン５２２内部と、配線パターン１７２の内部のみにＴａ膜１８２及びＣｕ膜１９２を残し、これらをビアパターン５２２及び配線パターン１７２として使用する。
【０１０１】
次に、配線パターン１７２の上と、ＳｉＯＣ膜３２３上に、ＳｉＣ膜４３４を成膜する。
【０１０２】
その後、ＳｉＣ膜４３４上に、ＳｉＯＣ膜３２４と、ＳｉＣ膜４３５と、ＳｉＯＣ膜３２５とを成膜し、ビアパターン５２３と、配線パターン１７３とを、ＳｉＯＣ膜３２５と、ＳｉＣ膜４３５と、ＳｉＯＣ膜３２４と、ＳｉＣ膜４３４との内部にフォトリソグラフィーと、エッチングを行い、その後、Ｔａ膜１８２及びＣｕ膜１９２を成膜し、ＣＭＰ法により、ビアパターン５２３内部と、配線パターン１７３の内部のみに、Ｔａ膜１８３及びＣｕ膜１９３を残し、これらをビアパターン５２３及び配線パターン１７３として使用する。
【０１０３】
なお、ビアパターン５２３と、配線パターン１７３との形成方法は、ビアパターン５２２と、配線パターン１７２の形成手順と同じであるので、説明は省略する。また、配線パターン１７３上に形成されるビアパターン５２４と、配線パターン１７４との形成方法についても、同様の手順で形成されるので説明は省略する。
【０１０４】
次に、配線パターン１７４が形成された後から説明する。配線パターン１７４が形成された後に、配線パターン１７４上と、ＳｉＯＣ膜３２７上に、ＳｉＣ膜４３８と、シリコン酸化膜２３１を成膜する。
【０１０５】
次に、シリコン酸化膜２３１上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２５の窓（図示せず）を形成する。
【０１０６】
前記ビアパターン５２５の窓（図示せず）は、バリアメタル膜であるＴａ膜１８４のうち、配線材料であるＣｕ膜１９４の外周側側壁面を覆う外周部分が、前記ビアパターン５２５の窓（図示せず）に含まれるように形成される。
【０１０７】
その後、前記フォトレジスト膜（図示せず）をマスクにして、シリコン酸化膜２３１と、ＳｉＣ膜４３８とを、エッチングし、ビアパターン５２５の窓（図示せず）をシリコン酸化膜２３１と、ＳｉＣ膜４３８とに転写し、ビアパターン５２５の開口部（図示せず）を形成する。
【０１０８】
次に、ビアパターン５２５内と、シリコン酸化膜２３１上に、ＴｉＮ膜１４２と、タングステン膜１５２を成膜し、ＣＭＰ法を用いて、タングステン膜１５２とＴｉＮ膜１４２を研磨し、ビアパターン５２５内部のみにタングステン膜１５２及びＴｉＮ膜１４２を残し、これらをビアパターン５２５として使用する。
【０１０９】
次に、ビアパターン５２５上に、ＴｉＮ／Ｔｉ膜４１１と、Ａｌ−Ｃｕ膜４５１と、ＴｉＮ／Ｔｉ膜４１２とを成膜する。次に、ＴｉＮ／Ｔｉ膜４１２上に別のフォトレジスト膜（図示せず）を、配線パターン１７５の形状に、塗布、露光し、さらに現像して、配線パターン１７５の窓（図示せず）を形成する。
【０１１０】
次に、前記フォトレジスト膜（図示せず）をマスクにして、エッチングを行い、配線パターン１７５を形成する。その後、シリコン酸化膜２３２を成膜し、最後に、ＳｉＮ等の保護膜２５１をシリコン酸化膜２３２上にプラズマＣＶＤ法により成膜する。これにより、シリコン窒化膜２３２及びシリコン酸化膜２５１は配線パターン１７５に倣う表面形状で形成される。
【０１１１】
本実施形態の場合も第４の実施形態と同様に、コンタクトパターンと配線パターン１７１との接合面は、金属膜ＴｉＮと同じく金属膜であるＴａとから形成されており、密着性及び耐湿性に強い構造になっている。また、配線パターン１７１から配線パターン１７４までの間の構造は、半導体基板１０１から厚さ方向に見た場合、連続的にＴａ膜が形成された構造となっており、密着性及び耐湿性に強い構造になっている。さらに、配線パターン１７４とビアパターン５２５は、金属膜Ｔａと、同じく金属膜であるＴｉＮとから形成されており、密着性及び耐湿性に強い構造になっている。
【０１１２】
したがって、本実施形態の耐湿リングの構造の場合、ダイシング時のクラックや、水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【０１１３】
（第６の実施形態）
以上の実施形態は、デュアルダマシン法による耐湿リングの形成についてのものであったが、本発明はシングルダマシン法を使うプロセスに対しても適用可能である。
【０１１４】
図２３は、本発明の第６の実施形態による耐湿リングの断面構造を示す。
【０１１５】
図２３を参照するに、層間絶縁膜５５１中には導体パターン５５１Ａが形成されており、前記層間絶縁膜５５１上にはエッチングストッパー膜５５１Ｂを介して層間絶縁膜５５２が形成されている。前記層間絶縁膜５５２中にはビアホール中にビアプラグ５５２Ａが形成されており、前記ビアプラグ５５２Ａは一部が前記層間絶縁膜５５１中に侵入して前記導体パターン５５１Ａにコンタクトする。
【０１１６】
前記ビアブラグ５５２Ａの側壁面および底面は、連続的にＴａやＴａＮ，Ｔｉ／ＴｉＮなどのバリアメタル膜５５２ａにより覆われており、また前記導体パターン５５１Ａの側壁面および底面も、同様なバリアメタル膜５５１ａにより覆われている。
【０１１７】
図示の構造では、前記層間絶縁膜５５１とエッチングストッパー膜５５１Ｂとの界面に沿った水分の侵入路は、先の実施形態のようにバリアメタル膜５５１ａおよびバリアメタル膜５５２ａにより遮断されている。
【０１１８】
一方、前記層間絶縁膜５５２上には別のエッチングストッパー膜５５２Ｂを介して別の層間絶縁膜５５３が形成されており、前記層間絶縁膜５５３中には、導体パターン５５３Ａが、側壁面および底面をバリアメタル膜５５３ａにより連続して覆われた状態で形成されている。このような構造は、前記層間絶縁膜５５２中に前記ビアプラグ５５２Ａをシングルダマシン法により形成した後、前記層間絶縁膜５５３および導体パターン５５３Ａを同しくシングルダマシン法で形成した結果生じている。
【０１１９】
その際、本実施形態では前記導体パターン５５３Ａの位置を、前記ビアプラグ５５２Ａの形成位置よりも外側に形成している。その結果、前記導体パターン５５３Ａの側壁面および底面を覆うバリアメタル膜５５３ａが前記ビアプラグ５５２Ａの側壁面を覆うバリアメタル膜５５２ａと、層間絶縁膜５５２とエッチングストッパー膜５５２Ｂとの界面において接し、その結果、前記層間絶縁膜５５２とエッチングストッパー膜５５２Ｂとの界面に沿った水分の侵入が遮断される。
【０１２０】
本実施形態において、前記導体パターン５５３Ａは、前記導体パターン５５３Ａの外側壁面を覆うバリアメタル膜５５３ａと前記ビアプラグ５５２Ａの外側壁面を覆うバリアメタル膜５５２ａとが整列するような位置に形成してもよい。
【０１２１】
なお、図１５（Ｂ）、図１６（Ｂ）、図１７、図２０、図２１〜２３に示す構造は、耐湿リングに限定されることなく、内部回路の多層配線構造にも適用可能である。
【０１２２】
また、図１５（Ｂ）、図１６（Ｂ）、図１７、図２０、図２１〜２３に示した構造は、チップ内に形成されるフューズ部の耐湿リングに使用することも可能である。ただし、その場合は、前記図中の外周側と内周側のパターンを反転させた構造のパターンを用いる。
【０１２３】
（第７の実施形態）
上記実施形態では半導体回路領域の外周に耐湿リングを設けた構造を例示したが、本発明の技術思想はこれに限定されず、半導体回路領域内にも同様の構造を設けることや、回路領域表面側から侵入する水分等に対して、耐湿性を保障することも可能である。その具体例を本発明の第７の実施形態として以下に説明する。
【０１２４】
図２４（Ａ）は、半導体回路領域内に形成されるインダクター素子の一構成例を示した平面図である。図２４（Ａ）の例におけるインダクター素子は、コイル状に連続して延在する配線パターンが形成され、その配線パターンの下層において配線パターンの端部に接続する引き出し線が形成される。
【０１２５】
図２４（Ｂ）及び図２４（Ｃ）は、図２４（Ａ）の破線部分の拡大平面図及び拡大断面図である。図２４（Ｃ）に示すように、本インダクター素子は、上層配線パターン６０３及びビアパターン６０２がデュアルダマシン法によって形成されている。また、本インダクター素子は、図２４（Ｂ）及び図２４（Ｃ）の破線部分に示すように、ビアパターン６０２が下層配線パターン６０１に十分内包され、図２４（Ｃ）の破線部分のように、ビアパターン６０２を覆う例えばＴａ膜等のバリアメタル膜６０６の底面部分が、下層配線パターン６０１を覆う例えばＴａ膜等のバリアメタル層６０５の上端部に接しない構造となっている。
【０１２６】
図２５は、本発明の第７の実施形態によるインダクター素子の平面構造及び断面構造を示した図である。
図２５（Ｂ）に示すように、本実施形態のインダクター素子は、図２４に例示したインダクター素子と同様に、上層配線パターン６０３及びビアパターン６０２がデュアルダマシン法によって形成されているが、ビアパターン６０２の側面を覆うバリアメタル膜６０６の底面部分が下層配線パターン６０１のバリアメタル膜６０５の上端部と接し、バリアメタル膜６０５とバリアメタル膜６０６の側面が上下に略整列した構成となっている。
【０１２７】
また、図２４（Ｂ）中のＰは、ビアパターン６０２のピッチを示し、Ｗは配線パターン６０１、６０３の幅を示している。この例においては、配線パターン６０１、６０３の幅Ｗが１０μｍ、ビアパターン６０２のピッチＰが０．６μｍであるとする。更に、ビアパターン６０２の幅が０．３μｍであるとすると、図２４（Ｂ）の例におけるインダクター素子では、一配線パターンあたりに１６本のビアパターン６０２を形成することができる。これに対し、同条件下における本実施形態のインダクター素子では、図２５（Ａ）及び図２５（Ｂ）に示すように、ビアパターン６０２の一方の側面と下層配線パターン６０１の一方の側面を上下に整列させているため、１６本のビアパターン６０２を形成しても、さらに０．４μｍの余剰スペースが生じることになる。従って、さらにもう１本ビアパターン６０２を追加させることが可能となり、ビアパターン６０２の部位における低抵抗化を図ることも可能となる。
【０１２８】
（第８の実施形態）
図２６は、本発明の第８の実施形態によるインダクター素子の平面構造及び断面構造を示した図である。
上記第７の実施形態では、下層配線パターン６０１と上層配線パターン６０３の幅が同一の場合における例を説明したが、本実施形態の配線構造は、図２６（Ａ）及び図２６（Ｂ）に示すように、上層配線パターン６０３の幅が下層配線パターン６０１の幅より大きくなるように形成されている。また、それに伴ってビアパターン６０２のピッチＰも大きくなり、端部に属するビアパターン６０２の底面部分がバリアメタル膜６０５の上端部を覆い、且つ下層配線パターン６０１の外側に延在している。
【０１２９】
（第９の実施形態）
次に、本発明の第９の実施形態として耐湿リング構造を有するフューズ素子を説明する。冗長回路素子であるフューズ素子７０１は、図２７に示すように、一般に上記インダクター素子と同様に半導体回路領域内の任意の部位に形成可能である。
【０１３０】
図２８（Ａ）は、本実施形態のフューズ素子７０１の構成を示した平面図であり、図２８（Ｂ）は、図２８（Ａ）中のＮ−Ｎ´線の破線部分における断面構成を示した図である。図２８（Ａ）及び図２８（Ｂ）に示すように、本実施形態のフューズ素子７０１は、耐湿リング構造７０２、切断部７０３及び引き出し配線部７０４を有する。耐湿リング構造７０２は、図２８（Ａ）に示すように、フューズ素子７０１の周囲に沿って形成される。
【０１３１】
また、本耐湿リング構造は、図２８（Ｂ）に示すように、切断後に大気に暴露される側、即ち、フューズ素子７０１の切断部７０３側、即ち半導体装置の内側にビアパターン７０５が下層配線パターン７０６に対してずれた格好で配置されている。これにより、切断部７０３の切断によって切断部７０３の下方に形成される絶縁膜７０７が大気に暴露し、そこから水分等が侵入した場合に耐湿リング構造７０２が有効に機能することになる。
【０１３２】
ここで、上記第１〜第８の実施形態では、半導体装置の外周部においてビアパターンが下層配線パターンに対して外側にずれた構成とし、ダイシング時等に発生する外乱を有効に防止していた。これに対して、本実施形態では、ビアパターン７０５が下層配線パターン７０６に対して半導体装置の内側にずれた構成とし、フューズ素子７０１の切断時に発生する外乱に有効に対処している。つまり、本発明の技術思想としては、必要に応じて、下層配線パターン７０６に対してビアパターン７０５を任意の方向にずらして配置することを包含するものである。
【０１３３】
（第１０の実施形態）
図２９は、ビアパターン８０２と上層配線パターン８０１との関係を説明するための図である。図２９（Ａ）は、ビアパターン８０２及び上層配線パターン８０１をデュアルダマシン法によって形成した場合の断面構成図であり、図２９（Ｂ）及び図２９（Ｃ）は、ビアパターン及び上層配線パターンをシングルダマシン法によって形成した場合の平面構成図及び断面構成図である。尚、図２９（Ｂ）中の一点鎖線Ｊ−Ｊ´は、図２８（Ｃ）の断面図示線である。
【０１３４】
ここで、図２９（Ａ）に示すように、ビアパターン８０２と上層配線パターン８０１がデュアルダマシン法によって形成された場合には、自己整合的にビアパターン８０２が上層配線パターン８０１に内包された位置に形成されるため問題とはならないが、シングルダマシン法を用いて形成された場合には、以下の問題が生じる。
【０１３５】
即ち、下層配線パターンに対してビアパターンを任意の方向にずらして形成し、そして下層配線パターンと同じパターンで上層配線パターンを形成した場合には、図２９（Ｂ）及び図２９（Ｃ）に示すように、ビアパターン８０２の一部上面しか上層配線パターン８０１と接しない構造となる。既に説明したように、ＳｉＮ膜等のエッチングストッパー膜８０５とＴａ膜等のバリアメタル膜８０４、及び、ＳｉＮ膜等のエッチングストッパー膜８０５とＣｕ膜等の配線８０３の密着性はそれぞれ悪いため、水分等の侵入によりＣｕ配線が腐食してしまう等の問題が生じる。
【０１３６】
図３０は、本発明の第１０の実施形態における配線構造を示した図であり、図３０（Ａ）は、本実施形態の配線構造の平面構成図であり、図３０（Ｂ）は、本実施形態の配線構造の断面構成図である。尚、図３０（Ａ）中の二点鎖線は、図３０（Ｂ）の断面図示線であり、図３０（Ａ）中の一点鎖線部分が上層配線パターン８０１、破線部分が下層配線パターン８０６に相当する。
【０１３７】
本実施形態の配線構造は、図３０（Ｂ）に示すように、ビアパターン８０２と上層配線パターン８０１がシングルダマシン法によって形成されており、ビアパターン８０２と上層配線パターン８０１の側面が上下に整列され、ビアパターン８０２が上層配線パターン８０１に内包されるように形成する。これにより、本実施形態によれば、ビアパターン８０２の上面をＴａ膜及びＣｕ膜等と密着性の高いＴａ膜等のバリアメタル膜８０５で覆うことができ、耐湿性を向上させることができる。
【０１３８】
（第１１の実施形態）
図３１は、本発明の第１１の実施形態における配線構造を示した図であり、図３１（Ａ）は、本実施形態の配線構造の平面構成図であり、図３１（Ｂ）は、本実施形態の配線構造の断面構成図である。尚、図３１（Ａ）中の二点鎖線は、図３１（Ｂ）の断面図示線であり、図３１（Ａ）中の一点鎖線部分が上層配線パターン８０１、破線部分が下層配線パターン８０６に相当する。
【０１３９】
本実施形態の配線構造は、図３１（Ｂ）に示すように、ビアパターン８０２と上層配線パターン８０１がシングルダマシン法によって形成されており、上層配線パターン８０１がビアパターン８０２からずれた位置に形成された構成となっている。上層配線パターン８０１のずれの方向は、既に説明した下層配線パターン８０６とビアパターン８０２との関係と同様に、必要に応じてビアパターン８０２に対して上層配線パターン８０１を任意の方向にずらして形成することが可能である。これにより、本実施形態によれば、ビアパターン８０２の上面をＴａ膜及びＣｕ膜等と密着性の高いＴａ膜等のバリアメタル膜８０５で覆うことができ、耐湿性を向上させることができる。
【０１４０】
ここで、上記実施形態では、層間絶縁膜としてシリコン酸化膜１２３、エッチングストッパー膜としてシリコン窒化膜１１３を用いているが、これに限られず、例えば層間絶縁膜、エッチングストッパー膜としては、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）、オルガノシリケートグラス膜（ＳｉＯＣ）、シリコンカーバイド膜（ＳｉＣ）、シリコン窒化カーバイド膜（ＳｉＣＮ）及び弗素添加シリコン酸化膜等（ＳｉＯＦ）を用いてもよい。但し、この場合、層間絶縁膜よりもエッチングストッパー膜の方がエッチングに対して硬質であることを要することを考慮し、例えば、エッチングストッパー膜をシリコン窒化膜（ＳｉＮ）、シリコンカーバイド膜（ＳｉＣ）、シリコン窒化カーバイド膜（ＳｉＣＮ）とした場合には、層間絶縁膜としては、シリコン酸化膜（ＳｉＯ2）、弗素添加シリコン酸化膜（ＳｉＯＦ）、シリコン酸窒化膜（ＳｉＯＮ）、オルガノシリケートグラス膜（ＳｉＯＣ）、有機ＳＯＧ膜等が好適である。
【０１４１】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１４２】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板上方に形成される第１の層間絶縁膜、前記第１の層間絶縁膜中に形成される第１の導体パターン、前記第１の層間絶縁膜と前記第１の導体パターンとの間に、少なくとも前記第１の導体パターンの側面を覆うように形成される第１のバリアメタル膜、前記第１の層間絶縁膜上に形成される第２の層間絶縁膜、前記第２の層間絶縁膜を介して前記第１の導体パターンの上方に形成される第２の導体パターン、前記第１の導体パターンと前記第２の導体パターンとを接続するために前記第２の層間絶縁膜中に形成されるビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を覆うように形成される第２のバリアメタル膜を含む配線構造とを備え、
前記配線構造は、連続して延在するように形成され、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆う前記第２のバリアメタル膜の底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接して形成されることを特徴とする半導体装置。
【０１４３】
（付記２）前記第２のバリアメタル膜の前記底面部分は、前記第１の導体パターンの上面を少なくとも部分的に覆うことを特徴とする付記１記載の半導体装置。
【０１４４】
（付記３）前記第１のバリアメタル膜の側面と前記第２のバリアメタル膜の側面とが上下に整列していることを特徴とする付記１または２記載の半導体装置。
【０１４５】
（付記４）前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする付記１または２記載の半導体装置。
【０１４６】
（付記５）前記第２のバリアメタル膜の前記底面部分は、前記第１の導体パターンの上面を少なくとも部分的に覆い、さらに前記第１のバリアメタルの上端部を覆うことを特徴とする付記４記載の半導体装置。
【０１４７】
（付記６）前記ビアコンタクト部は、前記第１の層間絶縁膜中にその一部が侵入し、前記第１のバリアメタル膜の側面の一部又は全部が、前記侵入部分に相当する前記第２のバリアメタル膜の側面により覆われることを特徴とする付記５記載の半導体装置。
【０１４８】
（付記７）前記配線構造は、前記第２の層間絶縁膜上に形成される第３の層間絶縁膜を更に含み、
前記第３の層間絶縁膜内には、前記第２の導体パターンが形成されるとともに、前記第２の導体パターンの側面と前記第２の導体パターンの底面の一部又は全部とを覆うように第３のバリアメタル膜が形成され、前記第３のバリアメタル膜のうちの前記第２の導体パターンの底面を覆う前記第３のバリアメタル膜の底面部分が、前記第２のバリアメタル膜の上端部の少なくとも一部と接して形成されることを特徴とする付記１〜６の何れか１項に記載の半導体装置。
【０１４９】
（付記８）前記第２のバリアメタル膜の側面と前記第３のバリアメタル膜の側面とが上下に整列していることを特徴とする付記７に記載の半導体装置。
【０１５０】
（付記９）前記ビアコンタクト部は、前記第２の導体パターンに内包されることを特徴とする付記７に記載の半導体装置。
【０１５１】
（付記１０）前記ビアコンタクト部及び前記第２の導体パターンは、デュアルダマシン法によって形成されることを特徴とする付記７〜９の何れか１項に記載の半導体装置。
【０１５２】
（付記１１）前記ビアコンタクト部及び前記第２の導体パターンは、シングルダマシン法によって形成されることを特徴とする付記７〜９の何れか１項に記載の半導体装置。
【０１５３】
（付記１２）前記第２のバリアメタル膜の前記底面部分は、前記ビアコンタクト部の上面を少なくも部分的に覆うことを特徴とする付記１１に記載の半導体装置。
【０１５４】
（付記１３）前記第２の導体パターンは、前記第２の層間絶縁膜中に侵入して形成されることを特徴とする付記７〜１２の何れか１項に記載の半導体装置。
【０１５５】
（付記１４）前記第３のバリアメタル膜は、その側面が前記第２のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする付記７〜１３の何れか１項に記載の半導体装置。
【０１５６】
（付記１５）前記配線構造が鏡面対象に形成されることを特徴とする付記１〜１４の何れか１項に記載の半導体装置。
【０１５７】
（付記１６）前記配線構造は、半導体回路領域の外周に沿って形成されることを特徴とする付記１〜１５の何れか１項に記載の半導体装置。
【０１５８】
（付記１７）前記配線構造は、半導体回路領域内に形成されることを特徴とする付記１〜１５の何れか１項に記載の半導体装置。
【０１５９】
（付記１８）前記半導体回路領域内部にフューズ素子をさらに含み、前記配線構造は、前記フューズ素子の一部を構成することを特徴とする付記１７に記載の半導体装置。
【０１６０】
（付記１９）前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されることを特徴とする付記１８に記載の半導体装置。
【０１６１】
（付記２０）前記第３のバリアメタル膜は、その側面が前記第２のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されることを特徴とする付記１８または１９に記載の半導体装置。
【０１６２】
（付記２１）前記第２のバリアメタル膜は、前記第１のバリアメタル膜と同じ材料により構成されることを特徴とする付記１〜２０の何れか１項に記載の半導体装置。
【０１６３】
（付記２２）第３のバリアメタル膜は、前記第２のバリアメタル膜と同じ材料により構成されることを特徴とする付記７〜２１の何れか１項に記載の半導体装置。
【０１６４】
（付記２３）前記第１のバリアメタル膜及び前記第２のバリアメタル膜は、Ｔａ，Ｔｉ，Ｍｏ及びＺｒのうちの少なくとも一つを含む金属、或いは、ＴａＮ及びＴｉＮの少なくとも一つを含む金属化合物を材料として構成されることを特徴とする付記２１に記載の半導体装置。
【０１６５】
（付記２４）前記第２のバリアメタル膜及び前記第３のバリアメタル膜は、Ｔａ，Ｔｉ，Ｍｏ及びＺｒのうちの少なくとも一つを含む金属、或いは、ＴａＮ及びＴｉＮの少なくとも一つを含む金属化合物を材料として構成されることを特徴とする付記２２に記載の半導体装置。
【０１６６】
（付記２５）前記第１の導体パターン及び前記ビアコンタクト部は、Ｃｕ或いはＣｕを含む金属を材料として構成されることを特徴とする付記１〜２４の何れか１項に記載の半導体装置。
【０１６７】
（付記２６）前記第１の導体パターン、前記ビアコンタクト部及び前記第２の導体パターンは、Ｃｕ或いはＣｕを含む金属を材料として構成されることを特徴とする付記７〜２４の何れか１項に記載の半導体装置。
【０１６８】
（付記２７）前記第１の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記１〜２６の何れか１項に記載の半導体装置。
【０１６９】
（付記２８）前記第２の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記１〜２７の何れか１項に記載の半導体装置。
【０１７０】
（付記２９）前記第３の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記７〜２８の何れか１項に記載の半導体装置。
【０１７１】
（付記３０）連続して延在する配線構造を含む半導体装置の製造方法であって、
前記配線構造を形成するための工程として、
半導体基板上に第１の層間絶縁膜を形成する工程と、
第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を、前記第１の層間絶縁膜内に形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を前記第２の層間絶縁膜内に形成する工程とを含み、
前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成することを特徴とする半導体装置の製造方法。
【０１７２】
（付記３１）前記第２のバリアメタル膜の前記底面部分が前記第１の導体パターンの上面を少なくとも部分的に被覆するように前記配線構造を形成することを特徴とする付記３０に記載の半導体装置の製造方法。
【０１７３】
（付記３２）前記第１のバリアメタル膜の側面と前記第２のバリアメタル膜の側面とが上下に整列するように前記配線構造を形成することを特徴とする付記３０または３１に記載の半導体装置の製造方法。
【０１７４】
（付記３３）前記第２のバリアメタル膜の側面が前記第１のバリアメタルの側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする付記３０または３１に記載の半導体装置の製造方法。
【０１７５】
（付記３４）前記第２のバリアメタル膜の前記底面部分が前記第１の導体パターンの上面を少なくとも部分的に覆い、さらに前記第２のバリアメタル膜の前記底面部分が前記第１のバリアメタルの上端部を覆うように前記配線構造を形成することを特徴とする付記３３に記載の半導体装置の製造方法。
【０１７６】
（付記３５）前記第１の層間絶縁膜中に前記ビアコンタクト部の一部が侵入し、前記第１のバリアメタル膜の側面の一部又は全部が前記侵入部分に相当する前記第２のバリアメタル膜の側面により覆われるように前記配線構造を形成することを特徴とする付記３４に記載の半導体装置の製造方法。
【０１７７】
（付記３６）前記配線構造を形成するための工程として、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、
前記第２の導体パターンとともに、前記第２の導体パターンの側面と前記第２の導体パターンの底面の一部又は全部とを覆うように第３のバリアメタル膜を前記第３の層間絶縁膜内に形成する工程とを更に含み
前記第３のバリアメタル膜のうちの前記第２の導体パターンの底部を覆う前記第３のバリアメタル膜の底面部分が、前記第２のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成することを特徴とする付記３０〜３５の何れか１項に記載の半導体装置の製造方法。
【０１７８】
（付記３７）前記第２のバリアメタル膜の側面と前記第３のバリアメタル膜の側面とが上下に整列するように前記配線構造を形成することを特徴とする付記３６に記載の半導体装置の製造方法。
【０１７９】
（付記３８）前記ビアコンタクト部が前記第２の導体パターンに内包されるように前記配線構造を形成することを特徴とする付記３６に記載の半導体装置の製造方法。
【０１８０】
（付記３９）半導体回路領域の外周に沿って前記配線構造を形成することを特徴とする付記３０〜３８の何れか１項に記載の半導体装置の製造方法。
【０１８１】
（付記４０）半導体回路領域内に前記配線構造を形成することを特徴とする付記３０〜３８の何れか１項に記載の半導体装置の製造方法。
【０１８２】
（付記４１）前記半導体回路領域内部に形成されるフューズ素子の一部として前記配線構造を形成することを特徴とする付記４０に記載の半導体装置の製造方法。
【０１８３】
（付記４２）前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されるように前記配線構造を形成することを特徴とする付記４１に記載の半導体装置の製造方法。
【０１８４】
（付記４３）前記第３のバリアメタル膜の側面が前記第２のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されるように前記配線構造を形成することを特徴とする付記４１または４２に記載の半導体装置の製造方法。
【０１８５】
【発明の効果】
本発明によれば、第１のバリアメタル膜の上端部と上層との密着性が強化され、前記第１のバリアメタル膜の上端部と前記バリアメタル底面部分との接続部を境に水分等の侵入を防止することが可能となり、第１のバリアメタル膜の内側に形成される第１の導体パターンが腐食してしまうこと等の問題が解消され、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の多層配線構造を示した断面図である。
【図２】従来の半導体装置の上面図である。
【図３】従来の耐湿リング構造を示す断面図である。
【図４】本発明の第１実施形態による半導体装置の製造過程を示す図（その１）である。
【図５】本発明の第１実施形態による半導体装置の製造過程を示す図（その２）である。
【図６】本発明の第１実施形態による半導体装置の製造過程を示す図（その３）である。
【図７】本発明の第１実施形態による半導体装置の製造過程を示す図（その４）である。
【図８】本発明の第１実施形態による半導体装置の製造過程を示す図（その５）である。
【図９】本発明の第１実施形態による半導体装置の製造過程を示す図（その６）である。
【図１０】本発明の第１実施形態による半導体装置の製造過程を示す図（その７）である。
【図１１】本発明の第１実施形態による半導体装置の製造過程を示す図（その８）である。
【図１２】本発明の第１実施形態による半導体装置の製造過程を示す図（その９）である。
【図１３】本発明の第１実施形態による半導体装置の製造過程を示す図（その１０）である。
【図１４】本発明の第１実施形態による半導体装置の製造過程を示す図（その１１）である。
【図１５】本発明の第１実施形態による半導体装置の製造過程を示す図（その１２）である。
【図１６】本発明の第２実施形態による半導体装置の製造過程を示す図（その１）である。
【図１７】本発明の第２実施形態による半導体装置の製造過程を示す図（その２）である。
【図１８】本発明の第３実施形態による半導体装置の製造過程を示す図（その１）である。
【図１９】本発明の第３実施形態による半導体装置の製造過程を示す図（その２）である。
【図２０】本発明の第３実施形態による半導体装置の製造過程を示す図（その３）である。
【図２１】本発明の第４実施形態による半導体装置の製造過程を示す図である。
【図２２】本発明の第５実施形態による半導体装置の製造過程を示す図である。
【図２３】本発明の第６実施形態による半導体装置の製造過程を示す図である。
【図２４】半導体回路領域内に形成されるインダクター素子の一構成例を示した図である。
【図２５】本発明の第７の実施形態によるインダクター素子の構成を示した図である。
【図２６】本発明の第８の実施形態によるインダクター素子の構成を示した図である。
【図２７】半導体回路領域内におけるインダクター素子の形成部位について説明するための図である。
【図２８】本発明の第９の実施形態によるフューズ素子の構成を示した図である。
【図２９】ビアパターンと上層配線パターンとの関係を説明するための図である。
【図３０】本発明の第１０の実施形態における配線構造を示した図である。
【図３１】本発明の第１１の実施形態における配線構造を示した図である。
【符号の説明】
１ 半導体装置
２ 耐湿リング
３ ダイシング部
４ 回路素子
５ 非感光性樹脂の詰物
１０ 絶縁膜
１１，５３１ 第１の層間絶縁膜
１２，５３２ 第２の層間絶縁膜
１３，５３３ 第３の層間絶縁膜
２１ 第１のストッパー兼拡散防止膜
２２ エッチングストッパー膜
２３ 第３のストッパー兼拡散防止膜
３１ 第１のバリアメタル膜
３２ 第２のバリアメタル膜
４１，５４１ 第１の配線パターン
４２，５４２ 第２の配線パターン
５１ ビアパターン
６０，１０１，５０１ 半導体基板
７０ ビアコンタクト
７０a 密着層
７０b 金属膜
８０ スクライブライン側
９０ 半導体装置内部側
１１１，４０１ 第１のシリコン窒化膜
１１２ 第２のシリコン窒化膜
１１３ 第３のシリコン窒化膜
１１４ 第４のシリコン窒化膜
１１５ 第５のシリコン窒化膜
１１１Ａｌ１２Ａｌ１３Ａｌ１４ａ 開口部
１２１ 第１のシリコン酸化膜
１２２ 第２のシリコン酸化膜
１２３ 第３のシリコン酸化膜
１２４ 第４のシリコン酸化膜
１２１Ａｌ２２Ａｌ２３Ａｌ２４Ａｌ１４ｂ，１２３ｂ，１２４ｂ 開口部
１３１，１３２，１３３，１３４ フォトレジスト膜
１３１ａ コンタクトパターンの窓
１３２ａ 第１の配線パターンの窓
１３３ａ ビアパターンの窓
１３４ａ 第２の配線パターンの窓
１４１，１４２ ＴｉＮ膜
１５１，１５２ タングステン膜
１６１，５２１ コンタクトパターン
１７１ 第１の配線パターン
１７２ 第２の配線パターン
１７３ 第３の配線パターン
１７４ 第４の配線パターン
１７５ 第５の配線パターン
１８１，１８２，１８３，１８４，１８５ Ｔａ膜
１９１，１９２，１９３，１９４ Ｃｕ膜
２０１，２０２ ビアパターン
２０５ 第１の外周部
２０６ 第２の外周部
２２１ 第１のシリコン酸化膜
２２２ 第２のシリコン酸化膜
２２３ 第３のシリコン酸化膜
２２４ 第４のシリコン酸化膜
２２５ 第５のシリコン酸化膜
２２６ 第６のシリコン酸化膜
２２７ 第７のシリコン螢化膜
２２８ 第８のシリコン酸化膜
２３１ 第９のシリコン酸化膜
２３２ 第１０のシリコン酸化膜
２５１ ブラズマＳｉＮ膜
３２１ 第１のＳｉＯＣ膜
３２２ 第２のＳｉＯＣ膜
３２３ 第３のＳｉＯＣ膜
３２４ 第４のＳｉＯＣ膜
３２５ 第５のＳｉＯＣ膜
３２６ 第６のＳｉＯＣ膜
３２７ 第７のＳｉＯＣ膜
３５１ 第１の有機ＳＯＧ膜
３５２ 第２の有機ＳＯＧ膜
３５３ 第３の有機ＳＯＧ膜
３５４ 第４の有機ＳＯＧ膜
４１１ ＴｉＮ／Ｔｉ膜
４１２ ＴｉＮ／Ｔｉ膜
４３１ 第１のＳｉＣ膜
４３２ 第２のＳｉＣ膜
４３３ 第３のＳｉＣ膜
４３４ 第４のＳｉＣ膜
４３５ 第５のＳｉＣ膜
４３６ 第６のＳｉＣ膜
４３７ 第７のＳｉＣ膜
４３８ 第８のＳｉＣ膜
４５１ Ａｌ−Ｃｕ膜
５２２ 第１のビアパターン
５２３ 第２のビアパターン
５２４ 第３のビアパターン
５２５ 第４のビアパターン
５５１ 基板
５５２，５５３ 層間絶縁膜
５５１Ａ，５５３Ａ 導体パターン
５５１Ａ，５５２Ｂ エッチングストッパー膜
５５１ａ，５５２ａ，５５３ａ バリアメタル膜
５５２Ａ ビアプラグ
６０１、７０６、８０６ 下層配線パターン
６０２、７０５、８０２ ビアパターン
６０３、８０１ 上層配線パターン
６０４ 層間絶縁膜
６０５、６０６、８０４ バリアメタル膜
６０７、８０５ エッチングストッパー膜
６０８、８０３ 配線
７０１ フューズ素子
７０２ 耐湿リング構造
７０３ 切断部
７０４ 引き出し配線部
７０７ 絶縁膜
【発明の属する技術分野】
本発明は一般に半導体装置及びその製造方法に関し、特に耐湿リングを備えた半導体装置及びその製造方法に関する。
【０００２】
今日の半導体装置では、微細化・高集積化に伴い共通基板上に多数の半導体素子を相互接続するために、複数の層間絶縁膜を積層し、各々の層間絶縁膜中に配線パターンを埋設した多層配線構造が使用されることが多い。このような半導体装置では、前記多層配線構造を構成する層間絶縁膜の界面に沿って、水分あるいは腐食性ガスが半導体装置内部へ侵入することがあるため、前記多層配線構造中に、基板周辺部に沿って耐湿リングを形成し、水分や腐食性ガスの浸入を阻止することが一般的に行われている。
【０００３】
【従来の技術】
今日の半導体装置では、微細化・高集積化にともないデザインルールは年々縮小されており、メタル配線材料を直接エッチングで形成する方法に技術的な限界が生じ始めている。そこで、先に層間絶縁膜に配線パターン、ビアコンタクト、あるいは配線パターンとビアコンタクトの両方をフォトリソグラフィー法で形成し、その後、配線材料を埋め込み、ＣＭＰ（化学機械研磨）技術を用いて研磨を行い、配線パターン、ビアコンタクトを形成するダマシン法が利用され始めている。
【０００４】
特に、最近のサブミクロンあるいはサブクォータミクロンサイズの半導体装置を含む超微細化半導体装置では、かかる多層配線構造中において生じる信号遅延を回避するために、導体パターンとしての低抵抗のＣｕ（銅）を低誘電率の有機層間絶縁膜と組み合わせて使うことが行われている。その際、Ｃｕは従来から導電パターンに使われてきたＡｌやＷ等と異なりドライエッチングが困難であるため、先に層間絶縁膜中に配線溝および接続孔を形成しておき、先に説明したような、かかる配線溝及び接続孔を埋めるようにＣｕ層を電解めっき法等により堆積するデュアルダマシン法が使われることが多い。
【０００５】
一般的に、ダマシン法を用いる場合、Ｃｕの拡散防止と配線パターンや接続孔の深さ方向の制御性向上のために、下層層間絶縁膜と上層層間絶縁膜との間にストッパー兼拡散防止膜を形成する。
【０００６】
図１は、従来の多層配線構造例を示す。
図１を参照するに、絶縁膜１０およびビアコンタクトプラグ７０を担持した半導体基板６０上に回路素子４を形成後に、層間絶縁膜１１を成膜し、前記層間絶縁膜１１上に図示していないフォトレジスト膜を塗布し、これをさらに露光、現像して前記フォトレジスト膜を配線パターン４１の形状にパターニングする。その後、このように形成されたレジストパターン（図示せず）をマスクに、層間絶縁膜１１に形成したい配線パターン４１に対応した形状のエッチングを行い、配線パターン４１内部にバリアメタル膜３１を形成する。さらに配線パターン４１をその上に埋め込む。その後ＣＭＰ法を用いて研磨を行い、配線パターン４１を形成する。このような方法をシングルダマシン法と称する。なお、ビアコンタクトは、ビアホール内壁面を覆う密着膜７０bと密着膜７０b上に形成された金属膜７０aとよりなる。
【０００７】
配線パターン４１の形成後に、ストッパー膜兼拡散防止膜２１と、層間絶縁膜１２と、エッチングストッパー膜２２と、層間絶縁膜１３とを順に形成し、その後、図示していないレジストを層間絶縁膜１３上において形成したいビアパターン５１の形状に露光現像し、形成されたレジストパターンをマスクに、ストッパー膜兼拡散防止膜２１の上面が露出するまでエッチングを行う。次に、図示していない別のフォトレジスト膜を塗布し、露光現像して、配線パターン４２に対応したレジストパターンを形成する。その後、前記レジストパターンをマスクにして層間絶縁膜１３を層間絶縁膜１２の上面が露出されるまでエッチングする。
【０００８】
この時、同時にビアパターン５１の底部は、配線パターン４１の上面までエッチングされる。更に、配線パターン４２内部とビアパターン５１内部に、バリアメタル膜３２を形成し、配線パターン４２用材料をさらに埋め込み、その後、ＣＭＰ法を用いて研磨を行い、ビアパターン５１と配線パターン４２を形成する。このような方法をデュアルダマシン法と称する。
【０００９】
通常、ＬＳＩ等の半導体装置の製造では、多数の半導体装置を一時に形成するウエハプロセスの後、ダイシング工程において、各半導体装置を画成するスクライブラインに沿ってウエハを切断し、半導体ウエハは個々の半導体装置あるいはチップに分割される。
【００１０】
図２は、従来の半導体装置の上面図を示している。また、図２中の一点鎖線３はダイシングされる部分を示しており、ダイシングは半導体装置１の外周部に沿って行われる。
【００１１】
図２を参照するに、半導体装置１にはダイシング時のクラック発生防止及び、半導体装置１内部への水分等の侵入を防ぎ、半導体装置１の歩留まり低下を防ぐための耐湿リング２が、半導体装置１の外周部を連続して囲むように形成されている。
【００１２】
かかるクラック及び水分などの浸入を防ぐ方法として、例えば、特開２００１−５３１４８号公報には、図３に示す構造およびプロセスが開示されている。
【００１３】
図３は、従来の耐湿リング格造を示す。
【００１４】
図３を参照するに、回路部の配線パターンやビアコンタクトの形成時に、半導体基板５０１上に、層間絶縁膜５３１の形成後、密着層（図示せず）とＷとからなるコンタクトパターン５２１を形成する。次に、図示していないＴｉＮ／Ｔｉ層で上下をはさまれたＡｌＣｕ層からなる配線パターン５４１を、コンタクトパターン５２１の上部に形成する。続いて、層間絶縁膜５３２を形成後に、配線パターン５４１の両端部において、外側にオフセットするように密着層（図示せず）とＷとからなるビアパターン５２２を、層間絶縁膜５３１の上面まで形成する。
【００１５】
続いて、ビアパターン５２２の直上に配線パターン５４２を加工し、層間絶縁膜５３３を形成後、ビアパターン５２２形成時と同じ手法を用いて、配線パターン５４２の両端部において、外側にオフセットするように密着層（図示せず）とＷとからなるビアパターン５２３を形成する。さらに、前記半導体基板５０１の上面から最上層の層間絶縁膜５３３の下面に到る全体を、水分等に耐性のあるＴｉＮ膜等で覆い、バリア構造を形成する。
図３の構造では、密着性に優れたメタルパターンを積層することにより、効果的に耐湿リングを形成することができる。しかし、この方法を用いるためには配線材料がＡｌ−Ｃｕのようなエッチング可能な材料に限られる。ダマシン法により形成する必要があるＣｕ配線パターンを含む多層配線構造では、この方法は適用できない。また、このような構造は形成されない。
【００１６】
【発明が解決しようとする課題】
図１に示すこのような従来のデュアルダマシン構造では、配線パターン４１上にビアパターン５１と接していない領域がスクライブライン側８０に存在し、前記領域では配線パターン４１の表面にストッパー兼拡散防止膜２１が接している。一般的には、ストッパー兼拡散防止膜２１にはＳｉＮやＳｉＣ膜等の絶縁膜が用いられるが、前記絶縁膜と配線パターン４１に用いられる金属膜との密着性は悪いため、前記絶縁膜と配線パターン４１の界面のクラックの阻止や、水分等が浸入した場合の耐湿性が保証できないという問題点がある。
【００１７】
また、図１に示すようなデュアルダマシン構造では、配線材料にＣｕが用いられるが、Ｃｕはエッチングによってパターニングが困難なため、先に述べたように、図３に示した方法は適用できない、
【００１８】
そこで本発明は、上記実状に鑑みてされたもので、クラック防止に加えて水分の浸入等も好適に防止することのできる半導体装置及びその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、半導体基板と、前記半導体基板上方に形成される第１の層間絶縁膜、前記第１の層間絶縁膜中に形成される第１の導体パターン、前記第１の層間絶縁膜と前記第１の導体パターンとの間に、少なくとも前記第１の導体パターンの側面を覆うように形成される第１のバリアメタル膜、前記第１の層間絶縁膜上に形成される第２の層間絶縁膜、前記第２の層間絶縁膜を介して前記第１の導体パターンの上方に形成される第２の導体パターン、前記第１の導体パターンと前記第２の導体パターンとを接続するために前記第２の層間絶縁膜中に形成されるビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を覆うように形成される第２のバリアメタル膜を含む配線構造とを備え、前記配線構造は、耐湿リングであり、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆う前記第２のバリアメタル膜の底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接して形成され、前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする半導体装置により、上記課題を解決する。
【００２０】
また、本発明は、耐湿リングの配線構造を含む半導体装置の製造方法であって、前記配線構造を形成するための工程として、半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜及び前記第３の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成するとともに、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成するとともに、前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法により、上記課題を解決する。
また、本発明は、耐湿リングの配線構造を含む半導体装置の製造方法であって、前記配線構造を形成するための工程として、半導体基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成する工程と、前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成する工程と、前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、前記第３の層間絶縁膜内に、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法により、上記課題を解決する。
【００２１】
上記のように、本発明の半導体装置、及び、本発明の半導体装置の製造方法によって製造される半導体装置は、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆うバリアメタル底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように構成される。従って、本発明によれば、第１のバリアメタル膜の上端部と上層との密着性が強化され、前記第１のバリアメタル膜の上端部と前記バリアメタル底面部分との接続部を境に水分等の侵入を防止することが可能となり、第１のバリアメタル膜の内側に形成される第１の導体パターンが腐食してしまうこと等の問題が解消される。
【００２２】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
（第１の実施形態）
図４（Ａ）〜図１５（Ｂ）は、デュアルダマシン法を用いたときの本発明の第１実施形態による耐湿リングの製造工程を示す。図中、左側はスクラブライン側８０を示しており、右側は半導体装置内部側９０を示している。また、図４（Ａ）中のレジスト窓１３１ａのように、壁を示すことによって空間全体を表すこととする。
【００２３】
コンタクト形成用フォトレジスト膜パターニングの工程：
図４（Ａ）を参照するに、図示していない回路素子を半導体基板上１０１に形成した後、半導体基板上１０１上に、シリコン窒化膜１１１と、シリコン酸化膜１２１とを、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜１２１の研磨を行い、シリコン酸化膜１２１の厚さを６００ｎｍに形成する。その後、前記シリコン酸化膜１２１上に、フォトレジスト膜１３１を塗布露光し、さらに現像によって形成したいコンタクトパターンに対応したレジスト窓１３１ａを形成する。
【００２４】
コンタクト部のシリコン酸化膜エッチングの工程：
次に、図４（Ｂ）の工程において、前記レジスト窓１３１ａを介して前記シリコン酸化膜１２１をエッチングし、前記シリコン酸化膜１２１中に開口部１２１ａを形成する。前記シリコン酸化膜１２１のエッチシグは、Ｃ4Ｆ8ガス、ＣＯガス、０2ガス、Ａｒガス等を用いたプラズマエッチング法により行う。
【００２５】
コンタクト部のシリコン窒化膜エッチングの工程：
次に、図５（Ａ）の工程においてフォトレジスト膜１３１をアッシングにより除去し、シリコン酸化膜１２１をマスクにしてエッチングを行い、開口部１２１ａの形状を前記第１のシリコン窒化膜１１１に転写し、前記シリコン窒化膜１１１中に開口部１１１ａを形成する。
前記シリコン室化膜１１１のエッチングはＣＦ4ガス、ＣＨＦ3ガス、Ｏ2ガス、Ａｒ等を用いるプラズマエッチング法により行うことができる。その際、前記開口部１１１aは前記開口部１２１ａと上下に連続し、コンタクトホールを形成する。
【００２６】
コンタクト内部への金属膜成膜の工程：
次に、図５（Ｂ）の工程においてコンタクトホールの内側とシリコン酸化膜１２１の上に、密着層としてＴｉＮ膜１４１を５０ｎｍの厚さに成膜し、続いて、タングステン膜１５１を４００ｎｍの厚さに成膜する。
【００２７】
コンタクト形成のためのＣＭＰ工程：
次に、図６（Ａ）の工程においてＣＭＰ法を用いて、タングステン膜１５１とＴｉＮ膜１４１とを研磨し、コンタクトホール内のみにタングステン膜１５１及びＴｉＮ膜１４１を残し、これらをコンタクトパターンとして使用する。
【００２８】
配線形成用フォトレジスト膜パターニングの工程：
次に、図６（Ｂ）の工程において、シリコン窒化膜１１２と第２のシリコン酸化膜１２２を、それぞれ７０ｎｍ及び５００ｎｍの厚さに形成し、シリコン酸化膜１２２上にフォトレジスト膜１３２を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３２ａを形成する。
【００２９】
配線用シリコン酸化膜エッチングの工程：
次に、図７（Ａ）の工程において前記フォトレジスト窓１３２ａを通して、シリコン酸化膜１２２をエッチングし、前記シリコン酸化膜１２２中に配線溝を構成する開口部１２２ａを形成する。
【００３０】
配線用シリコン窒化膜エッチングの工程：
次に、図７（Ｂ）の工程において、フォトレジスト膜１３２をアッシングにより除去し、シリコン酸化膜１２２をマスクにして、エッチングを行い、前記開口部１２２ａの形状をシリコン窒化膜１１２に転写し、前記シリコン窒化膜１１２中に前記開口部１２２ａに対応した開口部１１２ａを形成する。また、前記開口部１１２ａと開口部１２２ａは上下に連続し、後述する配線パターン１７１を形成する。
【００３１】
配線用材料の成膜の工程：
次に、図８の工程において、後述する配線パターン１７１の内側とシリコン酸化膜１２２の上に、バリアメタル膜としてＴａ膜１８１を３０ｎｍの厚さに成膜し、続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。なお、Ｃｕ膜を電解メッキ法を用いて成膜する場合には、バリアメタル膜成膜後にＣｕ膜をシード層として成膜後に、電解メッキ法にてＣｕ膜を成膜する。
【００３２】
配線形成のためのＣＭＰ工程：
次に、図９の工程においてＣＭＰ法を用いて前記Ｔａ膜１８１およびＣｕ膜１９１を研磨し、配線パターン１７１内のみに前記Ｔａ膜１８１及びＣｕ膜１９１を残し、配線パターン１７１が形成される。
【００３３】
ビアパターン形成用レジスト膜パターニングの工程：
次に、図１０の工程において前記配線パターン１７１上にシリコン窒化膜１１３とシリコン酸化膜１２３とシリコン窒化膜１１４とシリコン酸化膜１２４とを、それぞれ７０ｎｍ，６５０ｎｍ，７０ｎｍ，５００ｎｍの厚さに成膜し、シリコン酸化膜１２４上に、フォトレジスト膜１３３を塗布露光し、さらに現像によって形成したいビアパターンに対応したフォトレジスト窓１３３ａを形成する。
【００３４】
図示の例では、前記フォトレジスト窓１３３ａは、バリアメタル膜であるＴａ膜１８１のうち、スクラブライン側８０の配線パターン１７１であるＣｕ膜１９１の外周側側壁面を覆う第１の外周部分２０５が、ビアパターンの窓１３３ａに含まれるように形成される。
【００３５】
ビアパターン形成の工程と配線用フォトレジスト膜パターニングの工程：
次に図１１の工程において、フォトレジスト膜１３３をマスクにして、シリコン酸化膜１２４と、シリコン窒化膜１１４と、シリコン酸化膜１２３とをエッチングし、開口部１３３ａの形状をシリコン酸化膜１２４と、シリコン窒化膜１１４と、シリコン酸化膜１２３に転写し、それぞれ開口部１２４ａ、開口部１１４ａ、開口部１２３ａを形成する。
【００３６】
前記シリコン酸化膜１２４とシリコン酸化膜１２３のエッチングは、Ｃ4Ｆ8ガス、ＣＯガス、Ｏ2ガス、Ａｒガス等を用いるプラズマエッチング法により行うことができる。一方、前記シリコン窒化膜１１４のエッチングは、ＣＦ4ガス、ＣＨＦ3ガス、Ｏ2ガス、Ａｒ等を用いるプラズマエッチング法により行うことができる。
その後、フォトレジスト膜１３３はアッシングにより除去される。
【００３７】
図１２の工程において、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、シリコン窒化膜１１３上に形成された開口部１２３ａにのみ、非感光性樹脂の詰物５を残す。その後、シリコン酸化膜１２４上に、フォトレジスト膜１３４を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３４ａを形成する。
【００３８】
配線形成のためのエッチングの工程：
次に、図１３の工程において、前記フォトレジスト膜１３４をマスクにしてエッチングを行い、前記開口部１３４ａの形状をシリコン酸化膜１２４に転写し、前記シリコン酸化膜１２４中に開口部１２４ｂを形成する。その後、フォトレジスト膜１３４をアッシングにより除去する。
このとき、非感光性樹脂の詰物５も同時に除去される。
【００３９】
次に、前記シリコン酸化膜１２４をマスクにして、開口部１２４ｂの形状をシリコン窒化膜１１４に転写し、対応する開口部を形成すると同時に、前記シリコン酸化膜１２３をマスクにして、前記シリコン窒化膜１１３をエッチングする。その結果、図１４に示すように前記開口部１２３ａの形状がシリコン窒化膜１１３に転写される。
【００４０】
前記シリコン酸化膜１２４とシリコン窒化膜１１３とをエッチングする場合には、シリコン酸化膜とシリコン窒化膜１１３のエッチングレートの比が１対１のエッチング条件を使用し、１００％のオーバーエッチングを行うのが好ましい。
【００４１】
さらに図１４の工程において前記シリユン酸化膜１２３には前記シリコン酸化膜１２４の開口部１２４ｂの形状が転写され、シリコン酸化膜１２３は７０ｎｍの厚さだけエッチングされて開口部１２３ｂが形成される。
【００４２】
図１４の工程では、これと同時に前記シリコン酸化膜１２２に前記シリコン酸化膜１２３中の開口１２３ａの形状が転写され、その結果、前記シリコン酸化膜１２２も７０ｎｍの厚さにエッチングされて前記酸化膜１２２中に開口部１２２ａが形成される。
【００４３】
前記開口部１２４ｂと、開口部１１４ｂと、開口部１２３ｂとは後述する配線パターン１７２として使用され、開口部１２３ａと、開口部１１３ａと、開口部１２２ａは後述するビアパターン２０１として使用される。
【００４４】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に、図１５（Ａ）に示すように、後述する配線パターン１７２とビアパターン２０１内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍ成膜し、続いて、配線材科としてＣｕ膜１９２をスパッタリング法または電解メッキ法により１６００ｎｍ成膜する。なお、Ｃｕ膜を電解メッキ法を用いて成膜する場合には、バリアメタル膜成膜後にＣｕ膜をシード層として成膜後に、電解メッキ法にてＣｕ膜を成膜する。
【００４５】
ビアパターン及び配線形成のためのＣＭＰ工程：
次に、図１５（Ｂ）に示すように、ＣＭＰ法を用いてＴａ膜１８２と、Ｃｕ膜１９２を研磨し、配線パターン１７２内部と、ビアパターン２０１内部にＴａ膜１８２及びＣｕ膜１９２を残し、これらを配線パターン１７２として使用する。さらに前記層間絶縁膜１２４上に前記配線パターン１７２を覆うように拡散防止膜となるシリコン窒化膜１１５が成膜され、耐湿リングが形成される。
【００４６】
図１５（Ｂ）を参照するに、本実施形態の耐湿リングにおいては、配線パターン１７１を構成するＣｕ膜１９１の外周側壁面がＴａ膜１８１により覆われており、また前記Ｃｕ膜１９１の上面のうち、前記外周側面近傍の領域が、ビアパターン２０１を構成するＣｕ膜１９２を覆うＴａ膜１８２により、前記Ｔａ膜１８１に連続して覆われた構造になっている。また前記Ｃｕ膜１９１の外周側側壁面のうち、上端部近傍の領域は、前記Ｔａ膜１８１のみならず、その外側に形成されたＴａ膜１８２によっても覆われている。すなわち、前記Ｃｕ膜１９１のうち、前記外周側壁面の上端部はＴａ膜の２重構造により覆われている。
【００４７】
その結果、図１５（Ｂ）の構造では配線パターン１７１と配線パターン１７２との間に優れた密着性が得られ、また水分の侵入経路も屈曲する結果長くなり、水分の侵入を効果的に防ぐことができる。
【００４８】
なお、以上の実施形態において導体パターン１７１および１７２は配線パターンとして説明したが、これはこれらの導体パターンが、多層配線構造中の対応する配線パターンと同時に、同様なプロセスにより一括して形成されるためである。従って前記導体パターン１７１および１７２は、必ずしも集積回路装置中における電気配線に使われるものとは限らない。また、以上の説明において、部材２０１は通常の多層配線構造の形成工程との関連で「ビアブラグ」として説明したが、実際には図２の平面図よりわかるように耐湿リングにおいて、部材２０１はチップ外周に沿って連続的に延在し、ビアウォールを形成している。
【００４９】
（第２の実施形態）
図１６（Ａ）〜図１７は、本発明の第２実施形態による半導体装置の製造工程を示している。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５０】
配線形成のためのシリコン酸化膜エッチングの工程：
図１６（Ａ）を参照するに、本実施形態では、図１３に示した構造を形成した後に、前記シリコン酸化膜１２４の開口部１２４ｂの下のシリコン窒化膜１１４、および前記シリコン酸化膜１２３の開口部１２３ａの下にあるシリコン窒化膜１１３を、オーバーエッチングを行わない条件でエッチングする。
【００５１】
その結果、図１６（Ａ）に示すように、シリコン酸化膜１２４をマスクにして、開口部１２４ｂの形状がシリコン窒化膜１１４に転写され、開口部１１４ｂが形成されると同時に、シリコン酸化膜１２３をマスクにして、シリコン窒化膜１１３もエッチングされ、開口部１２３ａの形状がシリコン窒化膜１１３に転写され、開口部１１３ａが形成される。
【００５２】
このようにして形成された開口部１２４ｂと開口部１１４ｂとは配線パターン１７２として使用され、開口部１２３ａと開口部１１３ａはビアパターン２０２として使用される。
【００５３】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に、図１６（Ｂ）の工程において前記第１実施形態と同様に、後述する配線パターン１７２とビアパターン２０２内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜し、続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００５４】
ビアパターン及び配線形成のためのＣＭＰ工程：
その後、図１７の工程において前記Ｔａ膜１８２とＣｕ膜１９２とをＣＭＰ法により研磨し、配線パターン１７２が形成される、図１７ではこのようにして形成された前記配線パターン１７２上に拡散防止膜となるシリコン窒化膜１１５が成膜され、半導体装置が形成される。
【００５５】
本実施形態による耐湿リングの構造の場合、ビアパターン２０２のバリアメタル膜を構成するＴａ膜１８２の底部は、前記Ｃｕ膜１９１よりなる配線パターン１７１の外周側壁面を覆うＴａ膜１８１の上端部と接するように形成されており、その界面にはＴａ膜／Ｔａ膜、あるいはＴａ膜／Ｃｕ膜など、金属膜どうしが接した密着性の強い構造になっており、例えばダイシングプロセスなどにおいてクラックの伝搬を防止することができる。
【００５６】
また、前記配線パターンの外周側壁面および上面は連続的にＴａ膜１８１あるいは１８２により覆われた構造となっており、シリコン酸化膜１２２とシリコン窒化膜１１３の界面、あるいはシリコン酸化膜１２３とシリコン窒化膜１１４の界面に沿って水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【００５７】
（第３の実施形態）
図１８（Ａ）〜２０（Ｆ）は、本発明の第３実施形態による半導体装置の製造工程を示す。ただし図中、先に説明した部分には同一の参照符号を付して説明を省略する。
【００５８】
ビアパターン形成用フォトレジスト膜パターニングの工程：
図１８（Ａ）を参照するに、本実施形態では配線１７１上に、シリコン窒化膜１１３と、シリコン酸化膜１２３と、シリコン窒化膜１１４と、シリコン酸化膜１２４とを、それぞれ７０ｎｍ，６５０ｎｍ，７０ｎｍおよび５００ｎｍの厚さに成膜し、シリコン酸化膜１２４上に、フォトレジスト膜１３３を塗布露光し、さらに現像によってビアパターンに対応したフォトレジスト窓１３３ａを形成する。
【００５９】
なお、前記フォトレジスト窓１３３ａはバリアメタル膜であるＴａ膜１８１のうち、スクラブライン側８０の配線パターン１７１であるＣｕ膜１９１の外周側壁面を覆う第１の外周部分２０５が、前記Ｔａ膜１８２のうち、ビアコンタクト部の外周側壁面を覆う第２の外周部分２０６と、上下に整列する位置関係に形成されている。
【００６０】
ビアパターン形成のためのエッチングの工程：
次に、前記フォトレジスト膜１３３をマスクにしてエッチングを行い、図１８（Ｂ）に示すように開口部１２４ａ、開口部１１４ａ、開口部１２３ａが形成される。
【００６１】
配線形成用レジスト膜パターニング及びエッチングの工程：
次に図１９（Ａ）の工程において、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、シリコン窒化膜１１３上に形成された開口部１２３ａにのみ、非感光性樹脂の諸物５を残す。その後、シリコン酸化膜１２４上に、フォトレジスト膜１３４を塗布露光し、さらに現像によって形成したい配線パターンに対応したレジスト窓１３４ａを形成する。
【００６２】
次に、図１９（Ｂ）の工程において、所望の配線パターンの形状にパターニングし、シリコン酸化膜１２４に開口部１２４ｂを形成する。
次に、アッシングを行い、フォトレジスト膜１３４と、非感光性樹脂の詰物５とを除去する。
次に、シリコン酸化膜１２４をマスクとしてエッチングを行い、前記開口部１２４ｂの形状がシリコン窒化膜１１４に転写され、前記シリコン窒化膜１１４中に前記開口部１１４ｂが形成される。
これと同時に、シリコン酸化膜１２３をマスクにして、シリコン窒化膜１１３をエッチングする。その結果、前記開口部１２３ａの形状がシリコン窒化膜１１３に転写され、開口部１１３ａが形成される。
【００６３】
ビアパターン及び配線形成のための金属膜成膜の工程：
次に図１９（Ｃ）に示すように、開口部１２４ｂと、開口部１１４ｂと、開口部１２３ａと、開口部１１３ａとの内部と、シリコン酸化膜１２４上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜し、続いて配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００６４】
ビアパターン及び配線形成のためのＣＭＰ工程：
その後、図２０に示すように、ＣＭＰ法を用いてＴａ膜１８２とＣｕ膜（図示せず）とを研磨し、配線パターン１７２を形成する。
【００６５】
本実施形態による耐湿リングも、前記第２実施形態の半導体装置と同様に、ビアパターン２０２のバリアメタル膜を構成するＴａ膜１８２の底部が、配線パターン１７１の外周側側壁面を覆う外周部分の上端部において配線パターン１７１を覆うＴａ膜１８１と接しており、その結果、配線パターン１７１の外側壁面は、Ｔａ膜１８１および１８２により連続的に覆われている。またこのような構造では、形成される界面はＴａ膜／Ｔａ膜界面、あるいはＴａ膜／Ｃｕ膜界面となっており、優れた密着性を実現することができる。
【００６６】
また、このような構造でも、シリコン酸化膜１２２とシリコン窒化膜１１３と界面、あるいはシリコン酸化膜１２３とシリコン窒化膜１１４の界面に沿って侵入する水分等を効果的に遮断することが可能である。
【００６７】
（第４の実施形態）
図２１は、本発明の第４実施形態による半導体装置の構成を示す。ただし図中、先に説明した部分には対応する参照符号を付し、説明を省略する。
【００６８】
図２１に示すように、本実施形態による半導体装置では、図示していない回路素子を半導体基板１０１上に形成した後、シリコン窒化膜１１１と、シリコン酸化膜２２１を、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、さらに前記シリコン酸化膜２２１をＣＭＰ法により研磨することにより、前記回路素子部を平坦化する。
【００６９】
前記ＣＭＰ法により前記シリコン酸化膜２２１の厚さを６００ｎｍに減じた後、前記シリコン酸化膜２２１上に、フォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、コンタクトパターンに対応するレジスト窓（図示せず）を形成し、さらに前記レジストパターン（図示せず）をマスクに前記シリコン窒化膜１１１と、シリコン酸化膜２２１とをエッチングしてコンタクトホール（図示せず）を形成する。
【００７０】
次に、コンタクトパターン１６１内とシリコン酸化膜２２１上に、密着層としてＴｉＮ膜１４１を５０ｎｍの厚さに成膜し、続いて、タングステン膜１５１を４００ｎｍの厚さに成膜し、さらにＣＭＰ法を用いて前記タングステン膜１５１とＴｉＮ膜１４１とを研磨することにより、前記コンタクトホール１６１内にタングステン膜１５１及びＴｉＮ膜１４１よりなるコンタクトパターンを形成する。
【００７１】
次に、前記コンタクトパターン上に、有機ＳＯＧ膜３５１と、シリコン酸化膜２２２とを成膜し、さらに前記シリコン酸化膜２２２上に、配線パターン１７１の配線加工用のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって前記配線パターン１７１に対応したレジスト窓（図示せず）を形成後、シリコン酸化膜２２２と有機ＳＯＧ膜３５１のエッチングを行い、配線パターン１７１用の溝を加工する。
【００７２】
なお、シリコン酸化膜２２２のエッチングには、Ｃ4Ｆ8ガス、ＣＯガス、Ｏ2ガス、Ａｒガス等を用いるプラズマエッチング法を用いる。また、有機ＳＯＧ膜３５１のエッチングは、Ｏ2ガス、Ａｒガス、Ｈ2ガス等を導入した雰囲気で行われる。
【００７３】
次に、配線パターン１７１形成用の溝とシリコン酸化膜２２２上に、バリアメタル膜としてＴａ膜１８１を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後、ＣＭＰ法を用いてＴａ膜１８１とＣｕ膜１９１とを研磨し、配線パターン１７１内のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらを配線パターン１７１として使用する。
【００７４】
次に、配線パターン１７１上と、シリコン酸化膜２２２上に、シリコン窒化膜１１２を７０ｎｍ成膜する。
【００７５】
次に、前記シリコン窒化膜１１２上にシリコン酸化膜２２３と有機ＳＯＧ膜３５２とシリコン酸化膜２２４と金属膜（例えばＴｉＮ膜等、図示せず）とを成膜し、さらに前記金属膜上に、配線１７２の配線加工用の別のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、図示していない配線パターン１７２に対応したレジスト窓（図示せず）を形成する。
【００７６】
その後、前記フォトレジスト膜（図示せず）をマスクにして、金属膜をエッチングし、金属膜に、配線パターン１７２の開口部を転写する。次に、アッシングを行い前記フォトレジスト膜（図示せず）を除去する。
続いて、金属膜及びシリコン酸化膜２２４上に、別のフォトレジスト膜（図示せず）を塗布露光し、さらに現像してビアパターン５２２に対応したフォトレジスト窓（図示せず）を形成する。このとき、前記フォトレジスト窓（図示せず）は、配線パターン１７２の内側に含まれるような位置に形成される。
【００７７】
次に、フォトレジスト（図示せず）をマスクにして、シリコン酸化膜２２４にビアパターンを転写し、シリコン酸化膜２２４をマスクにして有機ＳＯＧ膜３５２をエッチングすると同時にフォトレジスト膜を除去する。
続いて、金属膜に転写された配線パターン１７２と有機ＳＯＧ膜３５２に転写されたビアパターンをマスクにしてシリコン酸化膜２２４とシリコン酸化膜２２３を同時にエッチングし、有機ＳＯＧ膜３５２上とシリコン窒化膜１１２上が露出するまでエッチングを行う。次にシリコン酸化膜２２４をマスクに有機ＳＯＧ膜３５２を選択的にエッチングし、最後にシリコン酸化膜２２３をマスクにして、シリコン窒化膜１１２をエッチングにて除去し、配線パターン１７１との接続部の開口部を形成する。
【００７８】
次に、ビアパターン５２２の開口部と、配線パターン１７２上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後ＣＭＰ法を用いて配線パターンの転写用に用いた金属膜（図示せず）とＴａ膜１８２とＣｕ膜１９２を研磨し、ビアパターン５２２と、配線パターン１７２の内部のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらをビアパターン５２２及び配線パターン１７２として使用する。
【００７９】
次に、配線パターン１７２上と、シリコン酸化膜２２４上に、シリコン窒化膜１１３を７０ｎｍの厚さに成膜する。その後、シリコン酸化膜２２５と、有機ＳＯＧ膜３５３と、シリコン酸化膜２２６を成膜し、ビアパターン５２３と、配線パターン１７３とを、シリコン窒化膜１１３と、シリコン酸化膜２２５と、有機ＳＯＧ膜３５３と、シリコン酸化膜２２６との内部に形成する。なお、ビアパターン５２３と、配線パターン１７３との形成方法は、ビアパターン５２２と、配線パターン１７２の形成手順と同じであるので、説明は省略する。また、配線パターン１７３上に形成されるビアパターン５２４と、配線パターン１７４との形成方法についても同様の手順で形成されるので説明は省略する。
【００８０】
次に、配線パターン１７４が形成された後から説明する。配線パターン１７４が形成された後に、配線パターン１７４上と、シリコン酸化膜２２８上に、シリコン窒化膜１１５を７０ｎｍ成膜する。その後、シリコン窒化膜１１５上にシリコン酸化膜２３１を形成する。
【００８１】
次に前記シリコン酸化膜２３１上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２５に対応したフォトレジスト窓（図示せず）を形成する。その際、前記フォトレジスト窓（図示せず）は、バリアメタル膜であるＴａ膜１８４のうち、配線材料であるＣｕ膜１９４の外周側側壁面を覆う外周部分が、前記ビアパターン５２５対応レジスト窓内（図示せず）に含まれるように、位置が設定される。
【００８２】
その後、前記フォトレジスト膜（図示せず）をマスクにして、シリコン酸化膜２３１とシリコン窒化膜１１５とをエッチングし、ビアパターン５２５の窓をシリコン酸化膜２３１と、シリコン窒化膜１１５とに転写し、ビアパターンの開口部を形成する。
【００８３】
次にビアパターン５２５内と、シリコン酸化膜２３１上に、ＴｉＮ膜１４２と、タングステン膜１５２を成膜し、ＣＭＰ法を用いて、タングステン膜１５２とＴｉＮ膜１４２を研磨し、ビアパターン５２５内部のみにタングステン膜１５２及びＴｉＮ膜１４２を残し、これらをビアパターン５２５として使用する。
【００８４】
次に前記ビアパターン５２５上に、ＴｉＮ／Ｔｉ膜４１１と、Ａｌ−Ｃｕ膜４５１と、ＴｉＮ／Ｔｉ膜４１２とを成膜する。次に、ＴｉＮ／Ｔｉ膜４１２上に別のフォトレジスト膜（図示せず）を、配線パターン１７５の形状に、塗布露光し、さらに現像してフォトレジスト膜（図示せず）にパターニングを行う。
【００８５】
次に、前記フォトレジスト膜（図示せず）をマスクにして、エッチングを行い、配線パターン１７５を形成する。その後、シリコン酸化膜２３２を成膜し、最後に、ＳｉＮ等の保護膜２５１をシリコン窒化膜２３２上にプラズマＣＶＤ法により成膜する。これにより、シリコン窒化膜２３２及びシリコン酸化膜２５１は配線パターン１７５に倣う表面形状で形成される。
【００８６】
本実施形態の場合、コンタクトパターンと配線パターン１７１との接合面は、金属膜ＴｉＮと同じく金属膜であるＴａとから形成されており、密着性及び耐湿性に強い構造になっている。また、配線パターン１７１から配線パターン１７４までの間の構造は、半導体基板１０１から厚さ方向に見た場合、連続的にＴａ膜が形成された構造となっており、密着性及び耐湿性に強い構造になっている。さらに、配線パターン１７４とビアパターン５２５は、金属膜Ｔａと、同じく金属膜であるＴｉＮとから形成されており、密着性及び耐湿性に強い構造になっている。
【００８７】
したがって、本実施形態の耐湿リングの構造の場合、ダイシング時のクラックや、水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【００８８】
（第５の実施形態）
図２２は、本発明の第５実施形態による半導体装置の構成を示す。ただし図２２中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００８９】
図２２を参照するに、図示していない回路素子を半導体基板１０１上に形成した後、シリコン窒化膜４０１と、シリコン酸化膜２２１を、それぞれ１００ｎｍおよび９００ｎｍの厚さに成膜し、前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜２２１の研磨を行い、シリコン酸化膜２２１の厚さを６００ｎｍに形成する。その後、前記シリコン酸化膜２２１上に、フォトレジスト膜を塗布露光し、さらに現像によって、コンタクトパターンに対応したフォトレジスト窓を形成後、前記シリコン窒化膜４０１と、シリコン酸化膜２２１とに対してエッチングを行い、コンタクトホール１６１を形成する。
【００９０】
次に、前記コンタクトホール１６１内とシリコン酸化膜２２１上に、密着層としてＴｉＮ膜１４１を５０ｎｍ成膜し、続いて、タングステン膜１５１を４００ｎｍ成膜し、ＣＭＰ法を用いて、タングステン膜１５１とＴｉＮ膜１４１を研磨する。その結果、前記コンタクトホール１６１内のみにタングステン膜１５１及びＴｉＮ膜１４１が残り、これらがコンタクトパターンとして使用される。
【００９１】
次に、前記コンタクトパターン１６１を含むシリコン酸化膜２２１上に、ＳｉＣ膜４３１とＳｉＯＣ膜３２１とを成膜する。
【００９２】
その後、前記ＳｉＯＣ膜３２１上に、配線パターン１７１の配線加工用のフォトレジスト膜（図示せず）を塗布露光し、さらに現像によって、配線パターン１７１の窓（図示せず）を形成する。次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２１と、ＳｉＣ膜４３１とをエッチングし、前記コンタクトパターンと導通をとるための、配線パターン１７１の溝（図示せず）を加工する。
【００９３】
次に、配線パターン１７１上とＳｉＯＣ膜３２１上にバリアメタル膜としてＴａ膜１８１を３０ｎｍ成膜し、続いて、配線材料としてＣｕ膜１９１をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。
【００９４】
その後、ＣＭＰ法を用いて、Ｔａ膜１８１とＣｕ模１９１を研磨し、配線パターン１７１の内部のみにＴａ膜１８１及びＣｕ膜１９１を残し、これらを配線パターン１７１として使用する。
【００９５】
次に、配線パターン１７１上と、ＳｉＯＣ膜３２１上とに、ＳｉＣ膜４３２と、ＳｉＯＣ膜３２２と、ＳｉＣ膜４３３と、ＳｉＯＣ膜３２３とを成膜する。
【００９６】
次に、配線パターン１７２のバリアメタルであるＴａ膜１８２のうち、ビアパターン５２２のＣｕ膜１９２の外局側側壁面を覆う外周部が、配線パターン１７１のバリアメタルであるＴａ膜膜１８１のうち、Ｃｕ膜１９１の外周側側壁面を覆う外周部と、上下に整列するような位置関係になるように、ＳｉＯＣ膜３２３上に別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２２の窓（図示せず）を形成する。
【００９７】
次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２３と、ＳｉＣ膜４３３と、ＳｉＯＣ膜３２２とをエッチングし、ビアパターン５２２の窓を、ＳｉＯＣ膜３２３と、ＳｉＣ膜４３３と、ＳｉＯＣ僕３２２とに転写し、開口部（図示せず）を形成する。
次に、半導体基板上の表面に、非感光性樹脂を塗布し、表面から溶解することにより、前記開口部にのみ、非感光性樹脂の詰物（図示せず）を残す。
【００９８】
次に、配線パターン１７２のバリアメタルであるＴａ膜１８２のうち、配線パターン１７１のＣｕ膜１９２の外周側側壁面を覆う外周部が、配線パターン１７１のバリアメタルであるＴａ膜１８１のうち、Ｃｕ膜１９１の外周側側壁面を覆う外周部と、上下に整列するような位置関係になるように、ＳｉＯＣ膜３２３上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、配線パターン１７２の窓（図示せず）を形成する。
【００９９】
次に、前記フォトレジスト膜（図示せず）をマスクにして、ＳｉＯＣ膜３２３をエッチングし、ＳｉＯＣ膜３２３に配線パターン１７２の窓（図示せず）を転写し開口部（図示せず）を形成する。
【０１００】
次に、アッシングを行い、前記フォトレジスト膜（図示せず）と非感光性樹脂の詰物（図示せず）を除去する。
次に、エッチングの条件を変えて、配線パターン１７２の底部にあるＳｉＣ膜４３３と、ビアパターン５２２の底部にあるＳｉＣ膜４３２とをエッチングする。次に、ビアパターン５２２内部と、配線パターン１７２の内部と、ＳｉＯＣ膜３２３上に、バリアメタル膜としてＴａ膜１８２を３０ｎｍの厚さに成膜する。続いて、配線材料としてＣｕ膜１９２をスパッタリングまたは電解メッキ法により１６００ｎｍの厚さに成膜する。その後、ＣＭＰ法を用いて、Ｔａ膜１８２とＣｕ膜１９２を研磨し、ビアパターン５２２内部と、配線パターン１７２の内部のみにＴａ膜１８２及びＣｕ膜１９２を残し、これらをビアパターン５２２及び配線パターン１７２として使用する。
【０１０１】
次に、配線パターン１７２の上と、ＳｉＯＣ膜３２３上に、ＳｉＣ膜４３４を成膜する。
【０１０２】
その後、ＳｉＣ膜４３４上に、ＳｉＯＣ膜３２４と、ＳｉＣ膜４３５と、ＳｉＯＣ膜３２５とを成膜し、ビアパターン５２３と、配線パターン１７３とを、ＳｉＯＣ膜３２５と、ＳｉＣ膜４３５と、ＳｉＯＣ膜３２４と、ＳｉＣ膜４３４との内部にフォトリソグラフィーと、エッチングを行い、その後、Ｔａ膜１８２及びＣｕ膜１９２を成膜し、ＣＭＰ法により、ビアパターン５２３内部と、配線パターン１７３の内部のみに、Ｔａ膜１８３及びＣｕ膜１９３を残し、これらをビアパターン５２３及び配線パターン１７３として使用する。
【０１０３】
なお、ビアパターン５２３と、配線パターン１７３との形成方法は、ビアパターン５２２と、配線パターン１７２の形成手順と同じであるので、説明は省略する。また、配線パターン１７３上に形成されるビアパターン５２４と、配線パターン１７４との形成方法についても、同様の手順で形成されるので説明は省略する。
【０１０４】
次に、配線パターン１７４が形成された後から説明する。配線パターン１７４が形成された後に、配線パターン１７４上と、ＳｉＯＣ膜３２７上に、ＳｉＣ膜４３８と、シリコン酸化膜２３１を成膜する。
【０１０５】
次に、シリコン酸化膜２３１上に、別のフォトレジスト膜（図示せず）を塗布し露光し、さらに現像によって、ビアパターン５２５の窓（図示せず）を形成する。
【０１０６】
前記ビアパターン５２５の窓（図示せず）は、バリアメタル膜であるＴａ膜１８４のうち、配線材料であるＣｕ膜１９４の外周側側壁面を覆う外周部分が、前記ビアパターン５２５の窓（図示せず）に含まれるように形成される。
【０１０７】
その後、前記フォトレジスト膜（図示せず）をマスクにして、シリコン酸化膜２３１と、ＳｉＣ膜４３８とを、エッチングし、ビアパターン５２５の窓（図示せず）をシリコン酸化膜２３１と、ＳｉＣ膜４３８とに転写し、ビアパターン５２５の開口部（図示せず）を形成する。
【０１０８】
次に、ビアパターン５２５内と、シリコン酸化膜２３１上に、ＴｉＮ膜１４２と、タングステン膜１５２を成膜し、ＣＭＰ法を用いて、タングステン膜１５２とＴｉＮ膜１４２を研磨し、ビアパターン５２５内部のみにタングステン膜１５２及びＴｉＮ膜１４２を残し、これらをビアパターン５２５として使用する。
【０１０９】
次に、ビアパターン５２５上に、ＴｉＮ／Ｔｉ膜４１１と、Ａｌ−Ｃｕ膜４５１と、ＴｉＮ／Ｔｉ膜４１２とを成膜する。次に、ＴｉＮ／Ｔｉ膜４１２上に別のフォトレジスト膜（図示せず）を、配線パターン１７５の形状に、塗布、露光し、さらに現像して、配線パターン１７５の窓（図示せず）を形成する。
【０１１０】
次に、前記フォトレジスト膜（図示せず）をマスクにして、エッチングを行い、配線パターン１７５を形成する。その後、シリコン酸化膜２３２を成膜し、最後に、ＳｉＮ等の保護膜２５１をシリコン酸化膜２３２上にプラズマＣＶＤ法により成膜する。これにより、シリコン窒化膜２３２及びシリコン酸化膜２５１は配線パターン１７５に倣う表面形状で形成される。
【０１１１】
本実施形態の場合も第４の実施形態と同様に、コンタクトパターンと配線パターン１７１との接合面は、金属膜ＴｉＮと同じく金属膜であるＴａとから形成されており、密着性及び耐湿性に強い構造になっている。また、配線パターン１７１から配線パターン１７４までの間の構造は、半導体基板１０１から厚さ方向に見た場合、連続的にＴａ膜が形成された構造となっており、密着性及び耐湿性に強い構造になっている。さらに、配線パターン１７４とビアパターン５２５は、金属膜Ｔａと、同じく金属膜であるＴｉＮとから形成されており、密着性及び耐湿性に強い構造になっている。
【０１１２】
したがって、本実施形態の耐湿リングの構造の場合、ダイシング時のクラックや、水分等が浸入した場合についても、これを防ぐことができ、前記半導体装置の信頼性を向上することができる。
【０１１３】
（第６の実施形態）
以上の実施形態は、デュアルダマシン法による耐湿リングの形成についてのものであったが、本発明はシングルダマシン法を使うプロセスに対しても適用可能である。
【０１１４】
図２３は、本発明の第６の実施形態による耐湿リングの断面構造を示す。
【０１１５】
図２３を参照するに、層間絶縁膜５５１中には導体パターン５５１Ａが形成されており、前記層間絶縁膜５５１上にはエッチングストッパー膜５５１Ｂを介して層間絶縁膜５５２が形成されている。前記層間絶縁膜５５２中にはビアホール中にビアプラグ５５２Ａが形成されており、前記ビアプラグ５５２Ａは一部が前記層間絶縁膜５５１中に侵入して前記導体パターン５５１Ａにコンタクトする。
【０１１６】
前記ビアブラグ５５２Ａの側壁面および底面は、連続的にＴａやＴａＮ，Ｔｉ／ＴｉＮなどのバリアメタル膜５５２ａにより覆われており、また前記導体パターン５５１Ａの側壁面および底面も、同様なバリアメタル膜５５１ａにより覆われている。
【０１１７】
図示の構造では、前記層間絶縁膜５５１とエッチングストッパー膜５５１Ｂとの界面に沿った水分の侵入路は、先の実施形態のようにバリアメタル膜５５１ａおよびバリアメタル膜５５２ａにより遮断されている。
【０１１８】
一方、前記層間絶縁膜５５２上には別のエッチングストッパー膜５５２Ｂを介して別の層間絶縁膜５５３が形成されており、前記層間絶縁膜５５３中には、導体パターン５５３Ａが、側壁面および底面をバリアメタル膜５５３ａにより連続して覆われた状態で形成されている。このような構造は、前記層間絶縁膜５５２中に前記ビアプラグ５５２Ａをシングルダマシン法により形成した後、前記層間絶縁膜５５３および導体パターン５５３Ａを同しくシングルダマシン法で形成した結果生じている。
【０１１９】
その際、本実施形態では前記導体パターン５５３Ａの位置を、前記ビアプラグ５５２Ａの形成位置よりも外側に形成している。その結果、前記導体パターン５５３Ａの側壁面および底面を覆うバリアメタル膜５５３ａが前記ビアプラグ５５２Ａの側壁面を覆うバリアメタル膜５５２ａと、層間絶縁膜５５２とエッチングストッパー膜５５２Ｂとの界面において接し、その結果、前記層間絶縁膜５５２とエッチングストッパー膜５５２Ｂとの界面に沿った水分の侵入が遮断される。
【０１２０】
本実施形態において、前記導体パターン５５３Ａは、前記導体パターン５５３Ａの外側壁面を覆うバリアメタル膜５５３ａと前記ビアプラグ５５２Ａの外側壁面を覆うバリアメタル膜５５２ａとが整列するような位置に形成してもよい。
【０１２１】
なお、図１５（Ｂ）、図１６（Ｂ）、図１７、図２０、図２１〜２３に示す構造は、耐湿リングに限定されることなく、内部回路の多層配線構造にも適用可能である。
【０１２２】
また、図１５（Ｂ）、図１６（Ｂ）、図１７、図２０、図２１〜２３に示した構造は、チップ内に形成されるフューズ部の耐湿リングに使用することも可能である。ただし、その場合は、前記図中の外周側と内周側のパターンを反転させた構造のパターンを用いる。
【０１２３】
（第７の実施形態）
上記実施形態では半導体回路領域の外周に耐湿リングを設けた構造を例示したが、本発明の技術思想はこれに限定されず、半導体回路領域内にも同様の構造を設けることや、回路領域表面側から侵入する水分等に対して、耐湿性を保障することも可能である。その具体例を本発明の第７の実施形態として以下に説明する。
【０１２４】
図２４（Ａ）は、半導体回路領域内に形成されるインダクター素子の一構成例を示した平面図である。図２４（Ａ）の例におけるインダクター素子は、コイル状に連続して延在する配線パターンが形成され、その配線パターンの下層において配線パターンの端部に接続する引き出し線が形成される。
【０１２５】
図２４（Ｂ）及び図２４（Ｃ）は、図２４（Ａ）の破線部分の拡大平面図及び拡大断面図である。図２４（Ｃ）に示すように、本インダクター素子は、上層配線パターン６０３及びビアパターン６０２がデュアルダマシン法によって形成されている。また、本インダクター素子は、図２４（Ｂ）及び図２４（Ｃ）の破線部分に示すように、ビアパターン６０２が下層配線パターン６０１に十分内包され、図２４（Ｃ）の破線部分のように、ビアパターン６０２を覆う例えばＴａ膜等のバリアメタル膜６０６の底面部分が、下層配線パターン６０１を覆う例えばＴａ膜等のバリアメタル層６０５の上端部に接しない構造となっている。
【０１２６】
図２５は、本発明の第７の実施形態によるインダクター素子の平面構造及び断面構造を示した図である。
図２５（Ｂ）に示すように、本実施形態のインダクター素子は、図２４に例示したインダクター素子と同様に、上層配線パターン６０３及びビアパターン６０２がデュアルダマシン法によって形成されているが、ビアパターン６０２の側面を覆うバリアメタル膜６０６の底面部分が下層配線パターン６０１のバリアメタル膜６０５の上端部と接し、バリアメタル膜６０５とバリアメタル膜６０６の側面が上下に略整列した構成となっている。
【０１２７】
また、図２４（Ｂ）中のＰは、ビアパターン６０２のピッチを示し、Ｗは配線パターン６０１、６０３の幅を示している。この例においては、配線パターン６０１、６０３の幅Ｗが１０μｍ、ビアパターン６０２のピッチＰが０．６μｍであるとする。更に、ビアパターン６０２の幅が０．３μｍであるとすると、図２４（Ｂ）の例におけるインダクター素子では、一配線パターンあたりに１６本のビアパターン６０２を形成することができる。これに対し、同条件下における本実施形態のインダクター素子では、図２５（Ａ）及び図２５（Ｂ）に示すように、ビアパターン６０２の一方の側面と下層配線パターン６０１の一方の側面を上下に整列させているため、１６本のビアパターン６０２を形成しても、さらに０．４μｍの余剰スペースが生じることになる。従って、さらにもう１本ビアパターン６０２を追加させることが可能となり、ビアパターン６０２の部位における低抵抗化を図ることも可能となる。
【０１２８】
（第８の実施形態）
図２６は、本発明の第８の実施形態によるインダクター素子の平面構造及び断面構造を示した図である。
上記第７の実施形態では、下層配線パターン６０１と上層配線パターン６０３の幅が同一の場合における例を説明したが、本実施形態の配線構造は、図２６（Ａ）及び図２６（Ｂ）に示すように、上層配線パターン６０３の幅が下層配線パターン６０１の幅より大きくなるように形成されている。また、それに伴ってビアパターン６０２のピッチＰも大きくなり、端部に属するビアパターン６０２の底面部分がバリアメタル膜６０５の上端部を覆い、且つ下層配線パターン６０１の外側に延在している。
【０１２９】
（第９の実施形態）
次に、本発明の第９の実施形態として耐湿リング構造を有するフューズ素子を説明する。冗長回路素子であるフューズ素子７０１は、図２７に示すように、一般に上記インダクター素子と同様に半導体回路領域内の任意の部位に形成可能である。
【０１３０】
図２８（Ａ）は、本実施形態のフューズ素子７０１の構成を示した平面図であり、図２８（Ｂ）は、図２８（Ａ）中のＮ−Ｎ´線の破線部分における断面構成を示した図である。図２８（Ａ）及び図２８（Ｂ）に示すように、本実施形態のフューズ素子７０１は、耐湿リング構造７０２、切断部７０３及び引き出し配線部７０４を有する。耐湿リング構造７０２は、図２８（Ａ）に示すように、フューズ素子７０１の周囲に沿って形成される。
【０１３１】
また、本耐湿リング構造は、図２８（Ｂ）に示すように、切断後に大気に暴露される側、即ち、フューズ素子７０１の切断部７０３側、即ち半導体装置の内側にビアパターン７０５が下層配線パターン７０６に対してずれた格好で配置されている。これにより、切断部７０３の切断によって切断部７０３の下方に形成される絶縁膜７０７が大気に暴露し、そこから水分等が侵入した場合に耐湿リング構造７０２が有効に機能することになる。
【０１３２】
ここで、上記第１〜第８の実施形態では、半導体装置の外周部においてビアパターンが下層配線パターンに対して外側にずれた構成とし、ダイシング時等に発生する外乱を有効に防止していた。これに対して、本実施形態では、ビアパターン７０５が下層配線パターン７０６に対して半導体装置の内側にずれた構成とし、フューズ素子７０１の切断時に発生する外乱に有効に対処している。つまり、本発明の技術思想としては、必要に応じて、下層配線パターン７０６に対してビアパターン７０５を任意の方向にずらして配置することを包含するものである。
【０１３３】
（第１０の実施形態）
図２９は、ビアパターン８０２と上層配線パターン８０１との関係を説明するための図である。図２９（Ａ）は、ビアパターン８０２及び上層配線パターン８０１をデュアルダマシン法によって形成した場合の断面構成図であり、図２９（Ｂ）及び図２９（Ｃ）は、ビアパターン及び上層配線パターンをシングルダマシン法によって形成した場合の平面構成図及び断面構成図である。尚、図２９（Ｂ）中の一点鎖線Ｊ−Ｊ´は、図２８（Ｃ）の断面図示線である。
【０１３４】
ここで、図２９（Ａ）に示すように、ビアパターン８０２と上層配線パターン８０１がデュアルダマシン法によって形成された場合には、自己整合的にビアパターン８０２が上層配線パターン８０１に内包された位置に形成されるため問題とはならないが、シングルダマシン法を用いて形成された場合には、以下の問題が生じる。
【０１３５】
即ち、下層配線パターンに対してビアパターンを任意の方向にずらして形成し、そして下層配線パターンと同じパターンで上層配線パターンを形成した場合には、図２９（Ｂ）及び図２９（Ｃ）に示すように、ビアパターン８０２の一部上面しか上層配線パターン８０１と接しない構造となる。既に説明したように、ＳｉＮ膜等のエッチングストッパー膜８０５とＴａ膜等のバリアメタル膜８０４、及び、ＳｉＮ膜等のエッチングストッパー膜８０５とＣｕ膜等の配線８０３の密着性はそれぞれ悪いため、水分等の侵入によりＣｕ配線が腐食してしまう等の問題が生じる。
【０１３６】
図３０は、本発明の第１０の実施形態における配線構造を示した図であり、図３０（Ａ）は、本実施形態の配線構造の平面構成図であり、図３０（Ｂ）は、本実施形態の配線構造の断面構成図である。尚、図３０（Ａ）中の二点鎖線は、図３０（Ｂ）の断面図示線であり、図３０（Ａ）中の一点鎖線部分が上層配線パターン８０１、破線部分が下層配線パターン８０６に相当する。
【０１３７】
本実施形態の配線構造は、図３０（Ｂ）に示すように、ビアパターン８０２と上層配線パターン８０１がシングルダマシン法によって形成されており、ビアパターン８０２と上層配線パターン８０１の側面が上下に整列され、ビアパターン８０２が上層配線パターン８０１に内包されるように形成する。これにより、本実施形態によれば、ビアパターン８０２の上面をＴａ膜及びＣｕ膜等と密着性の高いＴａ膜等のバリアメタル膜８０５で覆うことができ、耐湿性を向上させることができる。
【０１３８】
（第１１の実施形態）
図３１は、本発明の第１１の実施形態における配線構造を示した図であり、図３１（Ａ）は、本実施形態の配線構造の平面構成図であり、図３１（Ｂ）は、本実施形態の配線構造の断面構成図である。尚、図３１（Ａ）中の二点鎖線は、図３１（Ｂ）の断面図示線であり、図３１（Ａ）中の一点鎖線部分が上層配線パターン８０１、破線部分が下層配線パターン８０６に相当する。
【０１３９】
本実施形態の配線構造は、図３１（Ｂ）に示すように、ビアパターン８０２と上層配線パターン８０１がシングルダマシン法によって形成されており、上層配線パターン８０１がビアパターン８０２からずれた位置に形成された構成となっている。上層配線パターン８０１のずれの方向は、既に説明した下層配線パターン８０６とビアパターン８０２との関係と同様に、必要に応じてビアパターン８０２に対して上層配線パターン８０１を任意の方向にずらして形成することが可能である。これにより、本実施形態によれば、ビアパターン８０２の上面をＴａ膜及びＣｕ膜等と密着性の高いＴａ膜等のバリアメタル膜８０５で覆うことができ、耐湿性を向上させることができる。
【０１４０】
ここで、上記実施形態では、層間絶縁膜としてシリコン酸化膜１２３、エッチングストッパー膜としてシリコン窒化膜１１３を用いているが、これに限られず、例えば層間絶縁膜、エッチングストッパー膜としては、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）、オルガノシリケートグラス膜（ＳｉＯＣ）、シリコンカーバイド膜（ＳｉＣ）、シリコン窒化カーバイド膜（ＳｉＣＮ）及び弗素添加シリコン酸化膜等（ＳｉＯＦ）を用いてもよい。但し、この場合、層間絶縁膜よりもエッチングストッパー膜の方がエッチングに対して硬質であることを要することを考慮し、例えば、エッチングストッパー膜をシリコン窒化膜（ＳｉＮ）、シリコンカーバイド膜（ＳｉＣ）、シリコン窒化カーバイド膜（ＳｉＣＮ）とした場合には、層間絶縁膜としては、シリコン酸化膜（ＳｉＯ2）、弗素添加シリコン酸化膜（ＳｉＯＦ）、シリコン酸窒化膜（ＳｉＯＮ）、オルガノシリケートグラス膜（ＳｉＯＣ）、有機ＳＯＧ膜等が好適である。
【０１４１】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１４２】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板上方に形成される第１の層間絶縁膜、前記第１の層間絶縁膜中に形成される第１の導体パターン、前記第１の層間絶縁膜と前記第１の導体パターンとの間に、少なくとも前記第１の導体パターンの側面を覆うように形成される第１のバリアメタル膜、前記第１の層間絶縁膜上に形成される第２の層間絶縁膜、前記第２の層間絶縁膜を介して前記第１の導体パターンの上方に形成される第２の導体パターン、前記第１の導体パターンと前記第２の導体パターンとを接続するために前記第２の層間絶縁膜中に形成されるビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を覆うように形成される第２のバリアメタル膜を含む配線構造とを備え、
前記配線構造は、連続して延在するように形成され、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆う前記第２のバリアメタル膜の底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接して形成されることを特徴とする半導体装置。
【０１４３】
（付記２）前記第２のバリアメタル膜の前記底面部分は、前記第１の導体パターンの上面を少なくとも部分的に覆うことを特徴とする付記１記載の半導体装置。
【０１４４】
（付記３）前記第１のバリアメタル膜の側面と前記第２のバリアメタル膜の側面とが上下に整列していることを特徴とする付記１または２記載の半導体装置。
【０１４５】
（付記４）前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする付記１または２記載の半導体装置。
【０１４６】
（付記５）前記第２のバリアメタル膜の前記底面部分は、前記第１の導体パターンの上面を少なくとも部分的に覆い、さらに前記第１のバリアメタルの上端部を覆うことを特徴とする付記４記載の半導体装置。
【０１４７】
（付記６）前記ビアコンタクト部は、前記第１の層間絶縁膜中にその一部が侵入し、前記第１のバリアメタル膜の側面の一部又は全部が、前記侵入部分に相当する前記第２のバリアメタル膜の側面により覆われることを特徴とする付記５記載の半導体装置。
【０１４８】
（付記７）前記配線構造は、前記第２の層間絶縁膜上に形成される第３の層間絶縁膜を更に含み、
前記第３の層間絶縁膜内には、前記第２の導体パターンが形成されるとともに、前記第２の導体パターンの側面と前記第２の導体パターンの底面の一部又は全部とを覆うように第３のバリアメタル膜が形成され、前記第３のバリアメタル膜のうちの前記第２の導体パターンの底面を覆う前記第３のバリアメタル膜の底面部分が、前記第２のバリアメタル膜の上端部の少なくとも一部と接して形成されることを特徴とする付記１〜６の何れか１項に記載の半導体装置。
【０１４９】
（付記８）前記第２のバリアメタル膜の側面と前記第３のバリアメタル膜の側面とが上下に整列していることを特徴とする付記７に記載の半導体装置。
【０１５０】
（付記９）前記ビアコンタクト部は、前記第２の導体パターンに内包されることを特徴とする付記７に記載の半導体装置。
【０１５１】
（付記１０）前記ビアコンタクト部及び前記第２の導体パターンは、デュアルダマシン法によって形成されることを特徴とする付記７〜９の何れか１項に記載の半導体装置。
【０１５２】
（付記１１）前記ビアコンタクト部及び前記第２の導体パターンは、シングルダマシン法によって形成されることを特徴とする付記７〜９の何れか１項に記載の半導体装置。
【０１５３】
（付記１２）前記第２のバリアメタル膜の前記底面部分は、前記ビアコンタクト部の上面を少なくも部分的に覆うことを特徴とする付記１１に記載の半導体装置。
【０１５４】
（付記１３）前記第２の導体パターンは、前記第２の層間絶縁膜中に侵入して形成されることを特徴とする付記７〜１２の何れか１項に記載の半導体装置。
【０１５５】
（付記１４）前記第３のバリアメタル膜は、その側面が前記第２のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする付記７〜１３の何れか１項に記載の半導体装置。
【０１５６】
（付記１５）前記配線構造が鏡面対象に形成されることを特徴とする付記１〜１４の何れか１項に記載の半導体装置。
【０１５７】
（付記１６）前記配線構造は、半導体回路領域の外周に沿って形成されることを特徴とする付記１〜１５の何れか１項に記載の半導体装置。
【０１５８】
（付記１７）前記配線構造は、半導体回路領域内に形成されることを特徴とする付記１〜１５の何れか１項に記載の半導体装置。
【０１５９】
（付記１８）前記半導体回路領域内部にフューズ素子をさらに含み、前記配線構造は、前記フューズ素子の一部を構成することを特徴とする付記１７に記載の半導体装置。
【０１６０】
（付記１９）前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されることを特徴とする付記１８に記載の半導体装置。
【０１６１】
（付記２０）前記第３のバリアメタル膜は、その側面が前記第２のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されることを特徴とする付記１８または１９に記載の半導体装置。
【０１６２】
（付記２１）前記第２のバリアメタル膜は、前記第１のバリアメタル膜と同じ材料により構成されることを特徴とする付記１〜２０の何れか１項に記載の半導体装置。
【０１６３】
（付記２２）第３のバリアメタル膜は、前記第２のバリアメタル膜と同じ材料により構成されることを特徴とする付記７〜２１の何れか１項に記載の半導体装置。
【０１６４】
（付記２３）前記第１のバリアメタル膜及び前記第２のバリアメタル膜は、Ｔａ，Ｔｉ，Ｍｏ及びＺｒのうちの少なくとも一つを含む金属、或いは、ＴａＮ及びＴｉＮの少なくとも一つを含む金属化合物を材料として構成されることを特徴とする付記２１に記載の半導体装置。
【０１６５】
（付記２４）前記第２のバリアメタル膜及び前記第３のバリアメタル膜は、Ｔａ，Ｔｉ，Ｍｏ及びＺｒのうちの少なくとも一つを含む金属、或いは、ＴａＮ及びＴｉＮの少なくとも一つを含む金属化合物を材料として構成されることを特徴とする付記２２に記載の半導体装置。
【０１６６】
（付記２５）前記第１の導体パターン及び前記ビアコンタクト部は、Ｃｕ或いはＣｕを含む金属を材料として構成されることを特徴とする付記１〜２４の何れか１項に記載の半導体装置。
【０１６７】
（付記２６）前記第１の導体パターン、前記ビアコンタクト部及び前記第２の導体パターンは、Ｃｕ或いはＣｕを含む金属を材料として構成されることを特徴とする付記７〜２４の何れか１項に記載の半導体装置。
【０１６８】
（付記２７）前記第１の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記１〜２６の何れか１項に記載の半導体装置。
【０１６９】
（付記２８）前記第２の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記１〜２７の何れか１項に記載の半導体装置。
【０１７０】
（付記２９）前記第３の層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、オルガノシリケートグラス膜、シリコンカーバイド膜、シリコン窒化カーバイド膜、有機ＳＯＧ膜及び弗素添加シリコン酸化膜のうちの少なくとも何れか１つにより構成されることを特徴とする付記７〜２８の何れか１項に記載の半導体装置。
【０１７１】
（付記３０）連続して延在する配線構造を含む半導体装置の製造方法であって、
前記配線構造を形成するための工程として、
半導体基板上に第１の層間絶縁膜を形成する工程と、
第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を、前記第１の層間絶縁膜内に形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を前記第２の層間絶縁膜内に形成する工程とを含み、
前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成することを特徴とする半導体装置の製造方法。
【０１７２】
（付記３１）前記第２のバリアメタル膜の前記底面部分が前記第１の導体パターンの上面を少なくとも部分的に被覆するように前記配線構造を形成することを特徴とする付記３０に記載の半導体装置の製造方法。
【０１７３】
（付記３２）前記第１のバリアメタル膜の側面と前記第２のバリアメタル膜の側面とが上下に整列するように前記配線構造を形成することを特徴とする付記３０または３１に記載の半導体装置の製造方法。
【０１７４】
（付記３３）前記第２のバリアメタル膜の側面が前記第１のバリアメタルの側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする付記３０または３１に記載の半導体装置の製造方法。
【０１７５】
（付記３４）前記第２のバリアメタル膜の前記底面部分が前記第１の導体パターンの上面を少なくとも部分的に覆い、さらに前記第２のバリアメタル膜の前記底面部分が前記第１のバリアメタルの上端部を覆うように前記配線構造を形成することを特徴とする付記３３に記載の半導体装置の製造方法。
【０１７６】
（付記３５）前記第１の層間絶縁膜中に前記ビアコンタクト部の一部が侵入し、前記第１のバリアメタル膜の側面の一部又は全部が前記侵入部分に相当する前記第２のバリアメタル膜の側面により覆われるように前記配線構造を形成することを特徴とする付記３４に記載の半導体装置の製造方法。
【０１７７】
（付記３６）前記配線構造を形成するための工程として、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、
前記第２の導体パターンとともに、前記第２の導体パターンの側面と前記第２の導体パターンの底面の一部又は全部とを覆うように第３のバリアメタル膜を前記第３の層間絶縁膜内に形成する工程とを更に含み
前記第３のバリアメタル膜のうちの前記第２の導体パターンの底部を覆う前記第３のバリアメタル膜の底面部分が、前記第２のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成することを特徴とする付記３０〜３５の何れか１項に記載の半導体装置の製造方法。
【０１７８】
（付記３７）前記第２のバリアメタル膜の側面と前記第３のバリアメタル膜の側面とが上下に整列するように前記配線構造を形成することを特徴とする付記３６に記載の半導体装置の製造方法。
【０１７９】
（付記３８）前記ビアコンタクト部が前記第２の導体パターンに内包されるように前記配線構造を形成することを特徴とする付記３６に記載の半導体装置の製造方法。
【０１８０】
（付記３９）半導体回路領域の外周に沿って前記配線構造を形成することを特徴とする付記３０〜３８の何れか１項に記載の半導体装置の製造方法。
【０１８１】
（付記４０）半導体回路領域内に前記配線構造を形成することを特徴とする付記３０〜３８の何れか１項に記載の半導体装置の製造方法。
【０１８２】
（付記４１）前記半導体回路領域内部に形成されるフューズ素子の一部として前記配線構造を形成することを特徴とする付記４０に記載の半導体装置の製造方法。
【０１８３】
（付記４２）前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されるように前記配線構造を形成することを特徴とする付記４１に記載の半導体装置の製造方法。
【０１８４】
（付記４３）前記第３のバリアメタル膜の側面が前記第２のバリアメタル膜の側面から前記フューズ素子の切断部側にずれた位置に形成されるように前記配線構造を形成することを特徴とする付記４１または４２に記載の半導体装置の製造方法。
【０１８５】
【発明の効果】
本発明によれば、第１のバリアメタル膜の上端部と上層との密着性が強化され、前記第１のバリアメタル膜の上端部と前記バリアメタル底面部分との接続部を境に水分等の侵入を防止することが可能となり、第１のバリアメタル膜の内側に形成される第１の導体パターンが腐食してしまうこと等の問題が解消され、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の多層配線構造を示した断面図である。
【図２】従来の半導体装置の上面図である。
【図３】従来の耐湿リング構造を示す断面図である。
【図４】本発明の第１実施形態による半導体装置の製造過程を示す図（その１）である。
【図５】本発明の第１実施形態による半導体装置の製造過程を示す図（その２）である。
【図６】本発明の第１実施形態による半導体装置の製造過程を示す図（その３）である。
【図７】本発明の第１実施形態による半導体装置の製造過程を示す図（その４）である。
【図８】本発明の第１実施形態による半導体装置の製造過程を示す図（その５）である。
【図９】本発明の第１実施形態による半導体装置の製造過程を示す図（その６）である。
【図１０】本発明の第１実施形態による半導体装置の製造過程を示す図（その７）である。
【図１１】本発明の第１実施形態による半導体装置の製造過程を示す図（その８）である。
【図１２】本発明の第１実施形態による半導体装置の製造過程を示す図（その９）である。
【図１３】本発明の第１実施形態による半導体装置の製造過程を示す図（その１０）である。
【図１４】本発明の第１実施形態による半導体装置の製造過程を示す図（その１１）である。
【図１５】本発明の第１実施形態による半導体装置の製造過程を示す図（その１２）である。
【図１６】本発明の第２実施形態による半導体装置の製造過程を示す図（その１）である。
【図１７】本発明の第２実施形態による半導体装置の製造過程を示す図（その２）である。
【図１８】本発明の第３実施形態による半導体装置の製造過程を示す図（その１）である。
【図１９】本発明の第３実施形態による半導体装置の製造過程を示す図（その２）である。
【図２０】本発明の第３実施形態による半導体装置の製造過程を示す図（その３）である。
【図２１】本発明の第４実施形態による半導体装置の製造過程を示す図である。
【図２２】本発明の第５実施形態による半導体装置の製造過程を示す図である。
【図２３】本発明の第６実施形態による半導体装置の製造過程を示す図である。
【図２４】半導体回路領域内に形成されるインダクター素子の一構成例を示した図である。
【図２５】本発明の第７の実施形態によるインダクター素子の構成を示した図である。
【図２６】本発明の第８の実施形態によるインダクター素子の構成を示した図である。
【図２７】半導体回路領域内におけるインダクター素子の形成部位について説明するための図である。
【図２８】本発明の第９の実施形態によるフューズ素子の構成を示した図である。
【図２９】ビアパターンと上層配線パターンとの関係を説明するための図である。
【図３０】本発明の第１０の実施形態における配線構造を示した図である。
【図３１】本発明の第１１の実施形態における配線構造を示した図である。
【符号の説明】
１ 半導体装置
２ 耐湿リング
３ ダイシング部
４ 回路素子
５ 非感光性樹脂の詰物
１０ 絶縁膜
１１，５３１ 第１の層間絶縁膜
１２，５３２ 第２の層間絶縁膜
１３，５３３ 第３の層間絶縁膜
２１ 第１のストッパー兼拡散防止膜
２２ エッチングストッパー膜
２３ 第３のストッパー兼拡散防止膜
３１ 第１のバリアメタル膜
３２ 第２のバリアメタル膜
４１，５４１ 第１の配線パターン
４２，５４２ 第２の配線パターン
５１ ビアパターン
６０，１０１，５０１ 半導体基板
７０ ビアコンタクト
７０a 密着層
７０b 金属膜
８０ スクライブライン側
９０ 半導体装置内部側
１１１，４０１ 第１のシリコン窒化膜
１１２ 第２のシリコン窒化膜
１１３ 第３のシリコン窒化膜
１１４ 第４のシリコン窒化膜
１１５ 第５のシリコン窒化膜
１１１Ａｌ１２Ａｌ１３Ａｌ１４ａ 開口部
１２１ 第１のシリコン酸化膜
１２２ 第２のシリコン酸化膜
１２３ 第３のシリコン酸化膜
１２４ 第４のシリコン酸化膜
１２１Ａｌ２２Ａｌ２３Ａｌ２４Ａｌ１４ｂ，１２３ｂ，１２４ｂ 開口部
１３１，１３２，１３３，１３４ フォトレジスト膜
１３１ａ コンタクトパターンの窓
１３２ａ 第１の配線パターンの窓
１３３ａ ビアパターンの窓
１３４ａ 第２の配線パターンの窓
１４１，１４２ ＴｉＮ膜
１５１，１５２ タングステン膜
１６１，５２１ コンタクトパターン
１７１ 第１の配線パターン
１７２ 第２の配線パターン
１７３ 第３の配線パターン
１７４ 第４の配線パターン
１７５ 第５の配線パターン
１８１，１８２，１８３，１８４，１８５ Ｔａ膜
１９１，１９２，１９３，１９４ Ｃｕ膜
２０１，２０２ ビアパターン
２０５ 第１の外周部
２０６ 第２の外周部
２２１ 第１のシリコン酸化膜
２２２ 第２のシリコン酸化膜
２２３ 第３のシリコン酸化膜
２２４ 第４のシリコン酸化膜
２２５ 第５のシリコン酸化膜
２２６ 第６のシリコン酸化膜
２２７ 第７のシリコン螢化膜
２２８ 第８のシリコン酸化膜
２３１ 第９のシリコン酸化膜
２３２ 第１０のシリコン酸化膜
２５１ ブラズマＳｉＮ膜
３２１ 第１のＳｉＯＣ膜
３２２ 第２のＳｉＯＣ膜
３２３ 第３のＳｉＯＣ膜
３２４ 第４のＳｉＯＣ膜
３２５ 第５のＳｉＯＣ膜
３２６ 第６のＳｉＯＣ膜
３２７ 第７のＳｉＯＣ膜
３５１ 第１の有機ＳＯＧ膜
３５２ 第２の有機ＳＯＧ膜
３５３ 第３の有機ＳＯＧ膜
３５４ 第４の有機ＳＯＧ膜
４１１ ＴｉＮ／Ｔｉ膜
４１２ ＴｉＮ／Ｔｉ膜
４３１ 第１のＳｉＣ膜
４３２ 第２のＳｉＣ膜
４３３ 第３のＳｉＣ膜
４３４ 第４のＳｉＣ膜
４３５ 第５のＳｉＣ膜
４３６ 第６のＳｉＣ膜
４３７ 第７のＳｉＣ膜
４３８ 第８のＳｉＣ膜
４５１ Ａｌ−Ｃｕ膜
５２２ 第１のビアパターン
５２３ 第２のビアパターン
５２４ 第３のビアパターン
５２５ 第４のビアパターン
５５１ 基板
５５２，５５３ 層間絶縁膜
５５１Ａ，５５３Ａ 導体パターン
５５１Ａ，５５２Ｂ エッチングストッパー膜
５５１ａ，５５２ａ，５５３ａ バリアメタル膜
５５２Ａ ビアプラグ
６０１、７０６、８０６ 下層配線パターン
６０２、７０５、８０２ ビアパターン
６０３、８０１ 上層配線パターン
６０４ 層間絶縁膜
６０５、６０６、８０４ バリアメタル膜
６０７、８０５ エッチングストッパー膜
６０８、８０３ 配線
７０１ フューズ素子
７０２ 耐湿リング構造
７０３ 切断部
７０４ 引き出し配線部
７０７ 絶縁膜
Claims (8)
- 半導体基板と、
前記半導体基板上方に形成される第１の層間絶縁膜、前記第１の層間絶縁膜中に形成される第１の導体パターン、前記第１の層間絶縁膜と前記第１の導体パターンとの間に、少なくとも前記第１の導体パターンの側面を覆うように形成される第１のバリアメタル膜、前記第１の層間絶縁膜上に形成される第２の層間絶縁膜、前記第２の層間絶縁膜を介して前記第１の導体パターンの上方に形成される第２の導体パターン、前記第１の導体パターンと前記第２の導体パターンとを接続するために前記第２の層間絶縁膜中に形成されるビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を覆うように形成される第２のバリアメタル膜を含む配線構造とを備え、
前記配線構造は、耐湿リングであり、前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を覆う前記第２のバリアメタル膜の底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接して形成され、前記第２のバリアメタル膜は、その側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置に形成されることを特徴とする半導体装置。 - 前記第２のバリアメタル膜の前記底面部分は、前記第１の導体パターンの上面を少なくとも部分的に覆い、さらに前記第１のバリアメタルの上端部を覆うことを特徴とする請求項１に記載の半導体装置。
- 前記ビアコンタクト部は、前記第１の層間絶縁膜中にその一部が侵入し、前記第１のバリアメタル膜の側面の一部又は全部が、前記侵入部分に相当する前記第２のバリアメタル膜の側面により覆われることを特徴とする請求項２に記載の半導体装置。
- 前記配線構造は、前記第２の層間絶縁膜上に形成される第３の層間絶縁膜を更に含み、
前記第３の層間絶縁膜内には、前記第２の導体パターンが形成されるとともに、前記第２の導体パターンの側面と前記第２の導体パターンの底面の一部又は全部とを覆うように第３のバリアメタル膜が形成され、前記第３のバリアメタル膜のうちの前記第２の導体パターンの底面を覆う前記第３のバリアメタル膜の底面部分が、前記第２のバリアメタル膜の上端部の少なくとも一部と接して形成されることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。 - 前記第２のバリアメタル膜の側面と前記第３のバリアメタル膜の側面とが上下に整列していることを特徴とする請求項４に記載の半導体装置。
- 前記ビアコンタクト部は、前記第２の導体パターンに内包されることを特徴とする請求項４に記載の半導体装置。
- 耐湿リングの配線構造を含む半導体装置の製造方法であって、
前記配線構造を形成するための工程として、
半導体基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、
前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜及び前記第３の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成するとともに、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、
前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成する とともに、前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、
前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法。 - 耐湿リングの配線構造を含む半導体装置の製造方法であって、
前記配線構造を形成するための工程として、
半導体基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜内に、第１の導体パターン、並びに、前記第１の層間絶縁膜及び前記第１の導体パターン間において少なくとも前記第１の導体パターンの側面を被覆する第１のバリアメタル膜を形成するための第１の開口部を形成する工程と、
前記第１の導体パターン及び前記第１のバリアメタル膜を前記第１の開口部内に形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜内に、前記第１の導体パターンと前記第１の導体パターンの上方に形成される第２の導体パターンとを接続するためのビアコンタクト部、並びに、前記ビアコンタクト部の側面及び底面を被覆する第２のバリアメタル膜を形成するための第２の開口部を形成する工程と、
前記ビアコンタクト部及び前記第２のバリアメタル膜を前記第２の開口部内に形成する工程と、
前記第２の層間絶縁膜上に第３の層間絶縁膜を形成する工程と、
前記第３の層間絶縁膜内に、前記第２の導体パターンを形成するための第３の開口部を形成する工程と、
前記第２の導体パターンを前記第３の開口部内に形成する工程とを含み、
前記第２のバリアメタル膜のうちの前記ビアコンタクト部の底面を被覆する前記第２のバリアメタル膜の前記底面部分が、前記第１のバリアメタル膜の上端部の少なくとも一部と接するように前記配線構造を形成するとともに、前記第２のバリアメタル膜の側面が前記第１のバリアメタル膜の側面から当該半導体装置の外側にずれた位置となるように前記配線構造を形成することを特徴とする半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076962A JP4250006B2 (ja) | 2002-06-06 | 2003-03-20 | 半導体装置及びその製造方法 |
| KR1020030035584A KR100930556B1 (ko) | 2002-06-06 | 2003-06-03 | 반도체 장치 및 그 제조 방법 |
| TW092115253A TWI296434B (en) | 2002-06-06 | 2003-06-05 | Semiconductor device and method for manufacturing the same |
| US10/454,667 US7119439B2 (en) | 2002-06-06 | 2003-06-05 | Semiconductor device and method for manufacturing the same |
| CNB031424244A CN1290186C (zh) | 2002-06-06 | 2003-06-06 | 半导体器件及其制造方法 |
| US10/948,569 US7241676B2 (en) | 2002-06-06 | 2004-09-24 | Semiconductor device and method for manufacturing the same |
| KR1020090067257A KR100964263B1 (ko) | 2002-06-06 | 2009-07-23 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002165818 | 2002-06-06 | ||
| JP2003076962A JP4250006B2 (ja) | 2002-06-06 | 2003-03-20 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004064046A JP2004064046A (ja) | 2004-02-26 |
| JP2004064046A5 JP2004064046A5 (ja) | 2006-05-11 |
| JP4250006B2 true JP4250006B2 (ja) | 2009-04-08 |
Family
ID=29714357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076962A Expired - Fee Related JP4250006B2 (ja) | 2002-06-06 | 2003-03-20 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7119439B2 (ja) |
| JP (1) | JP4250006B2 (ja) |
| KR (2) | KR100930556B1 (ja) |
| CN (1) | CN1290186C (ja) |
| TW (1) | TWI296434B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4360881B2 (ja) * | 2003-03-24 | 2009-11-11 | Ｎｅｃエレクトロニクス株式会社 | 多層配線を含む半導体装置およびその製造方法 |
| US20040245636A1 (en) * | 2003-06-06 | 2004-12-09 | International Business Machines Corporation | Full removal of dual damascene metal level |
| US7387960B2 (en) * | 2003-09-16 | 2008-06-17 | Texas Instruments Incorporated | Dual depth trench termination method for improving Cu-based interconnect integrity |
| JPWO2005034234A1 (ja) * | 2003-10-02 | 2006-12-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2005136215A (ja) * | 2003-10-30 | 2005-05-26 | Toshiba Corp | 半導体装置 |
| JP2005142262A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP4603281B2 (ja) | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4946436B2 (ja) * | 2004-03-31 | 2012-06-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4280204B2 (ja) | 2004-06-15 | 2009-06-17 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2006073891A (ja) * | 2004-09-03 | 2006-03-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7777338B2 (en) * | 2004-09-13 | 2010-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure for integrated circuit chips |
| US7125791B2 (en) * | 2004-10-12 | 2006-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced copper damascene structure |
| KR100782202B1 (ko) | 2005-02-25 | 2007-12-05 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| US7479447B2 (en) * | 2005-04-04 | 2009-01-20 | International Business Machines Corporation | Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses |
| JP2007012996A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP2007019188A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP4282646B2 (ja) * | 2005-09-09 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7449785B2 (en) * | 2006-02-06 | 2008-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Solder bump on a semiconductor substrate |
| JP2008016638A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | 半導体装置 |
| JP4864608B2 (ja) * | 2006-08-28 | 2012-02-01 | 東京エレクトロン株式会社 | 課金方法、記憶媒体及び半導体デバイス製造装置 |
| JP4506767B2 (ja) * | 2007-02-28 | 2010-07-21 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| KR100995558B1 (ko) | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP5332200B2 (ja) * | 2007-03-22 | 2013-11-06 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN101641776B (zh) * | 2007-03-30 | 2011-11-16 | 富士通半导体股份有限公司 | 半导体器件 |
| JP5117791B2 (ja) * | 2007-08-22 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009076782A (ja) * | 2007-09-21 | 2009-04-09 | Sharp Corp | 半導体基板、その製造方法、および半導体チップ |
| JP2009088269A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置、およびその製造方法 |
| JP2009135139A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7704804B2 (en) | 2007-12-10 | 2010-04-27 | International Business Machines Corporation | Method of forming a crack stop laser fuse with fixed passivation layer coverage |
| US7956466B2 (en) | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
| US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
| JP2010153543A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US7892926B2 (en) * | 2009-07-24 | 2011-02-22 | International Business Machines Corporation | Fuse link structures using film stress for programming and methods of manufacture |
| US8124448B2 (en) * | 2009-09-18 | 2012-02-28 | Advanced Micro Devices, Inc. | Semiconductor chip with crack deflection structure |
| US8592941B2 (en) | 2010-07-19 | 2013-11-26 | International Business Machines Corporation | Fuse structure having crack stop void, method for forming and programming same, and design structure |
| CN103185998B (zh) * | 2011-12-30 | 2015-07-15 | 上海天马微电子有限公司 | 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法 |
| JP5834934B2 (ja) | 2012-01-17 | 2015-12-24 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8906801B2 (en) * | 2012-03-12 | 2014-12-09 | GlobalFoundries, Inc. | Processes for forming integrated circuits and integrated circuits formed thereby |
| JP5504311B2 (ja) * | 2012-08-06 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8916461B2 (en) | 2012-09-20 | 2014-12-23 | International Business Machines Corporation | Electronic fuse vias in interconnect structures |
| TWI495074B (zh) | 2012-11-30 | 2015-08-01 | Ind Tech Res Inst | 減能結構 |
| JP6117246B2 (ja) * | 2013-01-11 | 2017-04-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US10461149B1 (en) | 2018-06-28 | 2019-10-29 | Micron Technology, Inc. | Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry |
| US10475796B1 (en) * | 2018-06-28 | 2019-11-12 | Micron Technology, Inc. | Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry |
| US11373962B2 (en) | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291891B1 (en) * | 1998-01-13 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| JP3469771B2 (ja) * | 1998-03-24 | 2003-11-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JPH11312680A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 配線の形成方法 |
| JP3293792B2 (ja) | 1999-01-12 | 2002-06-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4108228B2 (ja) | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4192348B2 (ja) | 1999-08-09 | 2008-12-10 | 株式会社デンソー | 半導体装置 |
| US6566258B1 (en) | 2000-05-10 | 2003-05-20 | Applied Materials, Inc. | Bi-layer etch stop for inter-level via |
| US6362524B1 (en) * | 2000-07-26 | 2002-03-26 | Advanced Micro Devices, Inc. | Edge seal ring for copper damascene process and method for fabrication thereof |
| JP2002076114A (ja) | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| JP4523194B2 (ja) * | 2001-04-13 | 2010-08-11 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US6566171B1 (en) * | 2001-06-12 | 2003-05-20 | Lsi Logic Corporation | Fuse construction for integrated circuit structure having low dielectric constant dielectric material |
| JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
| JP2003115535A (ja) * | 2001-10-04 | 2003-04-18 | Hitachi Ltd | 半導体集積回路装置 |
| JP3757143B2 (ja) * | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6734090B2 (en) * | 2002-02-20 | 2004-05-11 | International Business Machines Corporation | Method of making an edge seal for a semiconductor device |
| JP3813562B2 (ja) * | 2002-03-15 | 2006-08-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2003
- 2003-03-20 JP JP2003076962A patent/JP4250006B2/ja not_active Expired - Fee Related
- 2003-06-03 KR KR1020030035584A patent/KR100930556B1/ko active IP Right Grant
- 2003-06-05 US US10/454,667 patent/US7119439B2/en not_active Expired - Lifetime
- 2003-06-05 TW TW092115253A patent/TWI296434B/zh not_active IP Right Cessation
- 2003-06-06 CN CNB031424244A patent/CN1290186C/zh not_active Expired - Fee Related
-
2004
- 2004-09-24 US US10/948,569 patent/US7241676B2/en not_active Expired - Lifetime
-
2009
- 2009-07-23 KR KR1020090067257A patent/KR100964263B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TWI296434B (en) | 2008-05-01 |
| KR20090094204A (ko) | 2009-09-04 |
| CN1467837A (zh) | 2004-01-14 |
| US7241676B2 (en) | 2007-07-10 |
| US7119439B2 (en) | 2006-10-10 |
| CN1290186C (zh) | 2006-12-13 |
| TW200401403A (en) | 2004-01-16 |
| US20050042816A1 (en) | 2005-02-24 |
| JP2004064046A (ja) | 2004-02-26 |
| KR20030095245A (ko) | 2003-12-18 |
| KR100964263B1 (ko) | 2010-06-16 |
| US20030227089A1 (en) | 2003-12-11 |
| KR100930556B1 (ko) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
| US11056450B2 (en) | Semiconductor device | |
| US7211897B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4699172B2 (ja) | 半導体装置 | |
| US6689681B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7268434B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030053055A (ko) | 반도체 장치의 상호 접속 구조체 형성 방법 | |
| US20050093169A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
| JP4280204B2 (ja) | 半導体装置 | |
| JP2001085518A (ja) | 多層配線構造体及び半導体装置の製造方法 | |
| EP1530236A2 (en) | Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| JP2005116788A (ja) | 半導体装置 | |
| JP4167672B2 (ja) | 半導体装置の製造方法 | |
| JP2007281197A (ja) | 半導体装置及びその製造方法 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JP2005327875A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4250006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |