JP4603281B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4603281B2
JP4603281B2 JP2004101882A JP2004101882A JP4603281B2 JP 4603281 B2 JP4603281 B2 JP 4603281B2 JP 2004101882 A JP2004101882 A JP 2004101882A JP 2004101882 A JP2004101882 A JP 2004101882A JP 4603281 B2 JP4603281 B2 JP 4603281B2
Authority
JP
Japan
Prior art keywords
film
seal ring
semiconductor device
metal film
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004101882A
Other languages
English (en)
Other versions
JP2005286264A (ja
Inventor
利至 竹脇
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004101882A priority Critical patent/JP4603281B2/ja
Priority to CNB2005100562071A priority patent/CN100418222C/zh
Priority to US11/094,151 priority patent/US7692265B2/en
Publication of JP2005286264A publication Critical patent/JP2005286264A/ja
Application granted granted Critical
Publication of JP4603281B2 publication Critical patent/JP4603281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置の信頼性および製造安定性の向上を目的として、ヒューズを備える半導体装置の開発が精力的に行われている。この種の技術として、特許文献1記載のものがある。同文献に記載された従来のヒューズ構造を模式的に示した断面図を図16に示す。
このヒューズ構造においては、多層配線構造を有する回路部2120と、レーザ光の照射により溶断されるヒューズ220を複数個含むヒューズ部2110とを含む。回路部2120およびヒューズ部2110はともに、シリコン基板210上に形成されている。
シリコン基板210の上には、シリコン基板210側から順に酸化シリコン膜などからなる層間絶縁膜232、234、236、238が形成されている。層間絶縁膜236と層間絶縁膜238との間には、窒化シリコン膜などからなる第一保護層240および第二保護層242が形成されている。第一保護層240および第二保護層242の間には、複数のヒューズ220が形成されている。層間絶縁膜238の上には、さらに窒化シリコン膜などからなるパッシベーション膜280が形成されている。
回路部2120には、配線層260、270が設けられている。配線層260、270には、メモリ等を構成するトランジスタや他の素子(不図示)が接続している。配線層260は、層間絶縁膜234上に形成されている。配線層270は、第二保護層242上に形成されている。
ヒューズ部2110には、複数のヒューズ220が第二保護層242上に設けられている。素子分離領域212上には、複数の配線層250が設けられている。ヒューズ部2110には、パッシベーション膜280の開口部216が設けられている。
特許文献1によると、この構成によれば、ヒューズ220の上方および下方に第一保護層240および第二保護層242を設けることにより、レーザ照射でヒューズを溶断する場合に、水分または不純物の浸入を抑制できる旨記載されている。
一方、本実施形態に係る半導体装置とは、技術分野が異なるが、水分または湿気の浸入を抑制することを目的として、半導体素子を取り囲むシールリング構造として、特許文献2記載のものがある。特許文献2には、メモリ部とヒューズ部との間に、メモリ部を囲むようにシールリングを設けることが記載されている。特許文献2については、詳しくは後述する。
特開2003−209173号公報 特開2003−086590号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、窒化シリコン膜などからなる第一保護層240および第二保護層242によりヒューズを保護したとしても、レーザ照射によりヒューズを溶断する際に、周囲の第一保護層240および第二保護層242も損傷する場合がある。このとき、損傷箇所から水分または湿気が層間絶縁膜232、234、236中などに浸入する場合がある。
第二に、窒化シリコン膜などからなる第一保護層240および第二保護層242による水分または湿気の浸入防止効果は充分なものではない場合もある。すなわち、水分または湿気が第一保護層240および第二保護層242を透過して層間絶縁膜232、234、236中などに浸入する場合がある。
このため、損傷箇所を通って、あるいは保護層を透過して浸入した水分または湿気により、配線層250、260、270などの特性が低下する場合がある。よって、上記文献記載の従来技術は、信頼性の面で改善の余地を有していた。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、信頼性に優れる半導体装置を提供することにある。
本発明によれば、半導体基板と、前記半導体基板の上部に設けられている二層以上の層間絶縁膜を有する絶縁部と、前記絶縁部上に設けられているヒューズと、前記ヒューズ直下の領域を囲むように、前記絶縁部に埋設されているシールリングと、を備え、前記絶縁部のうち最上層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みは、前記絶縁部のうち前記最上層より下層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みよりも大きいことを特徴とする半導体装置が提供される。
本発明の一実施形態において、上記シールリングは、最上層に、銅含有金属膜と、少なくとも上記銅含有金属膜の内側表面および外側表面をそれぞれ覆う高融点金属膜とにより構成された配線を備えていてもよい。
また、本発明の一実施形態において、上記半導体装置は、上記絶縁部上に設けられ、上記シールリングの上記銅含有金属膜および上記高融点金属膜上部に当該銅含有金属膜および当該高融点金属膜の上面全面に接するようにリング状に形成され、高融点金属膜により構成されるとともに上記シールリングの上記銅含有金属膜の腐食防止膜として機能するシールリング上部膜をさらに備えていてもよい。
この構成によれば、ヒューズ直下の領域を囲むように、高融点金属含有膜からなる内側表面を有するシールリングが二層以上の層間絶縁膜を有する絶縁部中に埋設されているため、レーザ照射によりヒューズを溶断する際にも、層間絶縁膜などの損傷部から浸入した水分または湿気がシールリングの外部へ浸出することを抑制できる。このため、シールリングの外部に回路素子などを配置しておけば、回路素子の機能の低下を抑制できる。よって、この構成によれば、信頼性に優れる半導体装置が得られる。
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
例えば、上述のシールリングは、ヒューズ直下の領域を囲むように絶縁部中に埋設されているが、ヒューズ直下の絶縁部に含まれるすべての層間絶縁膜を囲む必要はない。例えば、絶縁部が三層以上の層間絶縁膜を有する場合に、ヒューズ直下の一層目から二層目までの層間絶縁膜を囲み、三層目以下の層間絶縁膜は囲まなくてもよい。もっとも、シールリングによる水分または湿気のシール性を向上させるためには、三層目以下の層間絶縁膜もシールリングにより囲むことが有効である。
本発明によれば、ヒューズ直下の領域を囲むようにシールリングが絶縁部中に埋設されている構成であるため、信頼性に優れる半導体装置が得られる。
本発明において、上記シールリングの内側表面は、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜とすることができる。
この構成によれば、上記シールリングの内側表面は、水分または湿気の浸入を抑制することのできる材料を含有する膜からなるため、レーザ照射によりヒューズを溶断する際にも、層間絶縁膜などの損傷部から浸入した水分または湿気がシールリングの外部へ浸出することを抑制できる。
また、上記シールリングは、一以上の銅含有金属膜と、銅含有金属膜の内側表面、外側表面および底面をそれぞれ覆う一以上の高融点金属膜と、を含む構成とすることができる。
この構成によれば、上記シールリングは、銅含有金属膜の内側表面、外側表面および底面の三箇所に設けられた高融点金属膜で水分または湿気の浸入を抑制できるため、水分または湿気がシールリングの外部へ浸出することをより効果的に抑制できる。
また、上記ヒューズは、高融点金属含有膜からなる構成とすることができる。
この構成によれば、上記ヒューズは、レーザ照射により容易に溶断され、導電性に優れる高融点金属含有膜からなるため、ヒューズとして好適に用い得る。
また、上記ヒューズは、Ti、TiN、Ta、TaN、W、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜からなる構成とすることができる。
このようにすることにより、上記ヒューズは、レーザ照射により容易に溶断され、導電性に優れる材料を含有する膜からなるため、ヒューズとして好適に用い得る。
また、上記半導体装置は、ヒューズの上面を覆うように設けられた、SiN膜またはSiON膜を含む保護絶縁膜をさらに備える構成とすることができる。
この構成によれば、水分または湿気の浸入を抑制する材料からなる膜を含む保護絶縁膜がヒューズの上面を覆うため、水分または湿気がヒューズの下部のシールリングの内部の領域へ浸入することが抑制される。
また、上記絶縁部は、二層以上の層間絶縁膜と、二層以上の層間絶縁膜間に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜と、を含む構成とすることができる。
この構成によれば、レーザ照射によりヒューズを溶断する際にも、水分または湿気の浸入を抑制する材料からなる膜を含むエッチング阻止膜が層間絶縁膜の間に設けられているため、上層の層間絶縁膜などの損傷部から浸入した水分または湿気が、さらに下層の層間絶縁膜へ浸入することを抑制できる。
また、上記絶縁部は、二層以上の層間絶縁膜と、二層以上の層間絶縁膜のうち最上層の層間絶縁膜の直下に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜と、を含む構成とすることができる。
この構成によれば、水分または湿気がより浸入しやすい最上層のエッチング阻止膜ほど水分または湿気の浸入を抑制する機能に優れる材料からなるため、最上層の層間絶縁膜などの損傷部から浸入した水分または湿気が、さらに下層の層間絶縁膜へ浸入することを効果的に抑制できる。
また、上記絶縁部は、二層以上の層間絶縁膜を含み、シールリングの内側表面の高融点金属含有膜のうち、絶縁部のうち最上層の層間絶縁膜中に埋め込まれているシールリングの内側表面の高融点金属含有膜の厚みは、絶縁部のうち最上層より下層の層間絶縁膜中に埋め込まれているシールリングの内側表面の高融点金属含有膜の厚みよりも大きい構成とすることができる。
この構成によれば、水分または湿気がより浸入しやすい最上層のシールリングの内側表面の高融点金属含有膜の厚みが大きいため、水分または湿気がシールリングの外部へ浸出することをより効果的に抑制できる。
また、上記シールリングは、切り欠き部を有する構成とすることができる。
この構成によれば、シールリング中に渦電流が発生し、半導体基板を貫く磁界が発生することを抑制できるので、半導体装置の誘電特性が向上する。
また、上記半導体装置は、シールリングの切り欠き部の外側近傍に、シールリングと同じ構造であってシールリングの一部に相当するものが、少なくとも切り欠き部を覆うように配置されている構成とすることができる。
この構成によれば、高融点金属含有膜がさらに配置されていることにより、シールリングの切り欠き部から水分または湿気がシールリングの外部へ浸出することを抑制できる。
また、上記シールリングは、ヒューズ直下の領域を二重以上に囲むように、絶縁部に埋設されていてもよい。
この構成によれば、上記シールリングは、二重の構造により、水分または湿気の浸入を抑制できるため、水分または湿気がシールリングの外部へ浸出することをより効果的に抑制できる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
<実施形態1>
図1は、実施形態のシールリング構造を備える半導体装置を模式的に示した平面図である。本実施形態に係る半導体装置は、TaまたはTaNなどの高融点金属膜からなるヒューズ122a、122b、122cを備えている。
本実施形態におけるヒューズは、レーザ照射により中央部の細線部を溶断し、両端部に接続する配線同士を断線するための構造を意味する。このため、ヒューズは、レーザを吸収しやすく、優れた導電性を有する高融点金属膜により構成されている。
これらのヒューズ122a、122b、122cの中央部にあたるレーザ照射領域における線幅は細く、例えば0.5μm〜1.6μm程度とすることができる。ヒューズ122a、122b、122cの両端はレーザ照射領域における線幅よりも太く、この両端部において、直下の層間絶縁膜中に設けられている銅配線120a、120b、120c、120d、120e、120fと接続している。
また、ヒューズ122a、122b、122cの中央部の高融点金属膜の膜幅が狭くなる領域には、後述する図2に示すように、カバー膜140が存在しないヒューズ窓142が設けられている。
また、ヒューズ122a、122b、122cの直下の領域を囲むように、ヒューズ122a、122b、122cの下方の層間絶縁膜中に後述する構成からなるシールリング150が設けられている。
図2は、実施形態のシールリング構造を備える半導体装置を模式的に示した断面図である。なお、図2は、図1のA−A’線に沿って切断した場合の断面図に相当する。本実施形態に係る半導体装置は、シリコン基板などの半導体基板(不図示)の上部に、SiO2膜などからなる絶縁膜100、102、104をこの順に積層してなる構造を有する。
絶縁膜100の下部には、SiC膜またはSiCN膜などからなるエッチング阻止膜101が設けられている。絶縁膜100および絶縁膜102の間には、SiC膜またはSiCN膜などからなるエッチング阻止膜103が設けられている。絶縁膜102および絶縁膜104の間には、SiN膜またはSiON膜などからなるエッチング阻止膜105が設けられている。もっとも、エッチング阻止膜101およびエッチング阻止膜103も、SiN膜またはSiON膜などからなる構成とすれば、後述するように、防水性の面からは有利である。
また、絶縁膜100内には、銅含有金属膜121hがリング状に埋め込まれている。銅含有金属膜121hの内側表面、外側表面および底面は、WまたはTiNなどを含む高融点金属膜からなるバリアメタル膜123hにより覆われている。図2は断面図なので、左右に銅含有金属膜121hおよびバリアメタル膜123hを記載しているが、これらはそれぞれリング状の同一部材である。
また、絶縁膜102および絶縁膜104内には、銅含有金属膜121gがリング状に埋め込まれている。銅含有金属膜121gの内側表面、外側表面および底面は、WまたはTiNなどを含む高融点金属膜からなるバリアメタル膜123gにより覆われている。図2は断面図なので、左右に銅含有金属膜121gおよびバリアメタル膜123gを記載しているが、これらはそれぞれリング状の同一部材である。
銅含有金属膜121hおよびバリアメタル膜123hを含む下層のリング状の配線に似た構造を有する部材と、銅含有金属膜121gおよびバリアメタル膜123gを含む上層のリング状の配線に似た構造を有する部材と、は図1で説明したシールリング150を構成する。バリアメタル膜123hおよびバリアメタル膜123gの内側表面は、層間絶縁膜に平行な方向に連続した高融点金属膜からなるリング状の壁状の構造を形成している。
また、これらのバリアメタル膜123hおよびバリアメタル膜123gの内側表面は、絶縁膜100、102、104を貫いて、上下方向にも連続した高融点金属膜からなる壁状の構造を形成している。さらに、これらのバリアメタル膜123hおよびバリアメタル膜123gの内側表面のつなぎ目の凹凸は微小であり、全体として略同一面を形成している。その結果、ヒューズ122a、122b、122c直下の領域は、壁状に設けられたバリアメタル膜123hおよびバリアメタル膜123gにより覆われた構造となっている。
上記銅含有金属膜121g、バリアメタル膜123gの上部には、高融点金属膜からなるシールリング上部膜126が設けられている。この高融点金属膜は、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiなどを含むことが好ましい。
シールリング上部膜126もリング状の形状を有している。また、シールリング上部膜126を覆うように、ポリイミド膜などからなるカバー膜140が形成されている。なお、カバー膜140には、ヒューズ122a、122b、122cの設けられた領域にヒューズ窓142が設けられている。
シールリングにより囲まれた領域の上部には、WまたはTiNなどを含む高融点金属膜からなるヒューズ122a、122b、122cが複数設けられている。
図17は、実施形態1のシールリング構造を備える半導体装置を別の角度から模式的に示した断面図である。具体的には、図1の平面図のA−A’線に直交する線に沿った断面図である。
本実施形態に係る半導体装置において、ヒューズ122bの両端部の直下には、ヒューズ122bと接続する銅配線が設けられている。これらの銅配線はいずれも、シールリングの下端が設けられている絶縁層よりも下層にまで到達し、シールリングの下部を通って、シールリング外部に設けられている素子と接続している。
これらの銅配線の一部は、絶縁膜104および102中に埋設されている銅含有金属膜129xおよびTiNまたはWなどを含むバリアメタル膜123x、および絶縁100中に埋設されている銅含有金属膜129yおよびTiNまたはWなどを含むバリアメタル膜123yから構成されている。
これらの銅配線の表面は、TiNまたはWなどを含むバリアメタル膜123x、123yにより覆われているため、ヒューズ122bに対するレーザ照射により、絶縁膜104に損傷部が発生し、絶縁膜104、102、100などに水分が浸入しても、銅含有金属膜129x、129yの腐食を抑制できる。
以下、本実施形態の構成による作用効果について説明する。
図3は、実施形態のシールリング構造を備える半導体装置におけるシール機能を模式的に示した断面図である。
本実施形態に係る半導体装置は、いわゆるトリミング用のヒューズを用いた半導体装置であって、ヒューズ素子の下部の絶縁部の周りを最上層Cu配線状構造のみ、もしくはその下に連なるCu配線状構造などで囲んだ構成からなる半導体装置である。
本実施形態に係る半導体装置においては、ヒューズの下に半導体素子がなく、ヒューズ素子の下部の絶縁部の周りは、最上層Cu配線状構造およびその下に連なるCu配線状構造からなるシールリング構造で囲まれている。
トリミングを行う際に、ヒューズをレーザーで切るが、そのとき、ヒューズ下の層間膜にダメージ(傷)が入る。その傷から大気中の水分が浸入した場合、ヒューズ素子以外の回路素子や配線などにその水分が達すると、配線層間膜のリークの増大を招いたり、Cu配線の信頼性を損なわしめたりする。
そこで、本実施形態のように、ヒューズ素子の下部の絶縁部の周りに単数または複数のCu配線状構造からなるシールリングを設けることにより、その水分の浸入をブロックすることができる。
本実施形態に係る半導体装置において、レーザ照射などにより、ヒューズ122aを溶断した場合、ヒューズ122aの下部に相当するSiO2膜などからなる絶縁膜104および絶縁膜102に、損傷部182が発生する場合がある。その結果、SiO2膜などからなる絶縁膜104および絶縁膜102中に損傷部182から水分または湿気が浸入する場合がある。また、絶縁膜104および絶縁膜102に、低誘電率膜を用いる場合には、低誘電率膜は透湿性、吸湿性が比較的高いため、損傷部182から水分または湿気が浸入しやすい。
そして、外部から水分が浸入して銅含有金属膜などを含む配線や、回路素子などに水分が接触すると、配線や回路素子などの特性変化や腐食が生じる場合がある。また、酸化シリコン(SiO2)膜よりも誘電率が低い絶縁膜である、いわゆるLow−k膜を用いる場合には、水分がLow−k膜に浸入してしまうと、Low−k膜の配線間容量が上昇し、配線間のクロストークが増大するため、半導体装置の長期信頼性が低下する場合がある。
しかし、本実施形態に係る半導体装置においては、ヒューズ122a、122b、122c直下の領域の絶縁膜104、絶縁膜102、絶縁膜100などからなる多層絶縁膜を囲むように、銅含有金属膜121h、バリアメタル膜123h、銅含有金属膜121g、バリアメタル膜123hなどからなるシールリングが設けられている。ここで、上記バリアメタル膜は、Ta、TaNを含む膜に限られず、TiN、TiW、WNを含む膜でもよい。銅の拡散防止効果を有し、酸化されても安定な膜になるものであればよい。
ここで、本実施形態に係る半導体装置においては、シールリング部の銅含有金属膜もしくは銅含有金属膜の周りのバリアメタル膜が、回路素子や配線が設けられているシードリング外部への水分の浸入を阻止するため、上記効果が得られる。もっとも、水分または湿気を実際にシールする機能は、銅含有金属膜の周囲を覆うTaNなどのバリアメタル膜の方が銅含有金属膜よりも優れている。銅含有金属膜は水分が浸入してくると酸化される場合があるが、TaNなどのバリアメタル膜は酸化されにくいので、防水の役目を果たす機能が優れている。
また、バリアメタル膜123hおよびバリアメタル膜123gの内側表面は、互いに連続した高融点金属膜からなるリング状の壁状の構造を形成している。このため、損傷部182から浸入した水分または湿気は、バリアメタル膜123hおよびバリアメタル膜123gにより堰き止められ、シールリング外部への浸出が抑制される。
さらに、バリアメタル膜123hおよびバリアメタル膜123gの内側表面は、ヒューズ122a、122b、122c直下の最上層から数えて二層以上の層間絶縁膜100、102、104を貫通しており、ヒューズ122a、122b、122c直下の領域の少なくとも一部を囲んでいる。このため、最上層から数えて二層目以上の層間絶縁膜102、104に水分が浸入しても、シールリング外部への水分の浸出を抑制できる。
また、銅含有金属膜121hおよび121gの両側面および底面は、それぞれバリアメタル膜123hおよび123gに覆われている。このため、シールリングの内部の水分または湿気は、銅含有金属膜の内側表面、底面、外側表面の三箇所の銅含有金属膜により堰き止められる。このため、水分または湿気のシールリング外部への浸出がより効果的に抑制される。
また、レーザ照射によりヒューズ122を溶断する場合には、図3に示すように、絶縁膜104だけでなく、絶縁膜102も損傷する場合がある。しかし、本実施形態では、シールリングは最上層から数えて三層以上の層間絶縁膜にわたって設けられている。このため、二層目の絶縁膜102および三層目の絶縁膜100に水分または湿気が浸入した場合にも、水分または湿気のシールリング外部への浸出が抑制される。
ここで、近年、層間絶縁膜として、吸湿性の高いlow−k膜を用いることが多い。low−k膜としては、ラダーOX膜、SiOC膜、SiCN膜などが挙げられる。これらのlow−k膜が水分を吸収すると、配線間容量が増大し、配線間のクロストークが増加するために、半導体装置の信頼性が低下する場合がある。
これに対して、本実施形態に係る半導体装置は、SiN膜またはSiON膜などからなるエッチング阻止膜105を備える。エッチング阻止膜105は、SiO2膜などからなる層間絶縁膜100、102、104よりも水分または湿気の浸入を抑制する効果に優れる。そのため、このようにエッチング阻止膜を設けることにより、上層の層間絶縁膜から下層の層間絶縁膜への水分または湿気の浸入を抑制できる。すなわち、最上層絶縁膜の底部を水を通しにくいSiON膜、SiN膜などで形成することが防水上の観点から有効である。
よって、エッチング阻止膜101、エッチング阻止膜103、エッチング阻止膜105をすべてSiN膜またはSiON膜とすることも、防水上の観点からは有効である。
このように、エッチング阻止膜として、SiN膜、SiON膜などを設けることにより、水分または湿気の浸入を抑制する効果が得られる。このとき、エッチング阻止膜は、例えば30nm以上120nm以下とすることができる。エッチング阻止膜がこの範囲の膜厚であれば、優れた防水性を示す小型化された半導体装置が得られる。
このため、このような構成によれば、水分または湿気の浸入の機会が多い上層のエッチング阻止膜105に水分または湿気の浸入を抑制する効果に優れるSiN膜またはSiON膜などを設けるため、より効率的に上層の層間絶縁膜から下層の層間絶縁膜への水分または湿気の浸入を抑制できる。
また、この構成によれば、後述するように、シールリングをいわゆるデュアルダマシン構造の多層配線構造を有する半導体装置の通常の製造方法により製造可能であるため、半導体装置内の他の部材と同様の製造工程により本実施形態の半導体装置を製造可能である。このため、半導体装置の製造安定性が向上する。
また、本実施形態に係る半導体装置は、シールリングの外部に多層配線構造または回路素子を備える構造とすることができる。
この構成によれば、シールリングの外部への水分または湿気の浸出は抑制されているため、シールリング外部の多層配線構造または回路素子などの特性の低下や、多層絶縁膜の配線間容量の上昇を抑制し、配線間のクロストークの増大を抑制することができる。よって、長期信頼性に優れる半導体装置が得られる。
一方、図15は、特許文献2に記載された従来のシールリング構造を模式的に示した平面図である。この半導体装置においては、内部素子領域1532を囲むように、シールリング1534が設けられている。
これらの内部素子領域1532およびシールリング1534は、チップ領域1536中に設けられている。また、チップ領域1536は、スクライブ領域1538により囲まれている。図示しないが、ヒューズ部は、チップ領域1536中の、シールリング1534の外側に設けられている。
しかしながら、この文献に記載の技術は、ヒューズ部にレーザ照射することにより生じる損傷部から保護すべきメモリ部を守るために、保護すべきメモリ部を囲むようにシールリングを設けるものである。
すなわち、この文献に記載の技術は、シールリング外部の水分からシールリング内部の半導体素子を保護する技術である。それゆえ、ダイシングラインの側方からの水分の浸入を抑制するために半導体素子の周縁部にシールリングを設ける構成をとる。よって、半導体素子の内部領域にシールリングを設けることは意図していない。それゆえ、半導体素子の内部領域の構造や製造プロセスとの統合を図ることができる構成とはなっていない。
一方、本実施形態に係る技術は、シールリング内部の水分からシールリング外部の回路素子を保護する技術である。それゆえ、ヒューズへのレーザ照射による層間絶縁膜の損傷部からの水分の浸入から、シールリングの外部の回路素子を保護するため、ヒューズ直下の領域を囲むようにシールリングを設ける構成をとる。よって、半導体素子の内部領域にシールリングを設けることとなる。それゆえ、半導体素子の内部領域の構造や製造プロセスとの統合を図ることができる構成となっている。
例えば、本実施形態のシールリングは、配線状の構造を積み重ねてなる構造である。また、これらの配線状の構造の寸法は、シールリング外部の多層配線構造に含まれる配線と同様の寸法とすることができる。そのため、多層配線構造と同一の製造プロセスで製造可能であり、半導体素子の内部領域の構造や製造プロセスとの統合を図ることができる。
よって、ヒューズにレーザ照射することにより生じる損傷部から保護すべき配線や回路素子などを守るために、ヒューズの下部の多層絶縁膜を囲むようにシールリングを設ける本実施形態の半導体装置と、上記の文献に記載の技術とは、課題を解決する手段の構成が全く異なる。
また、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、従来のシールリングは、シールリング内部に、回路素子を備える構成を有している。この構成は、シールリングの外部から内部へ水分または湿気などが浸入することを抑制し、シールリング内部の回路素子を保護することを目的とするものである。
この構成によれば、シールリングのサイズが大きくなるため、シールリングのうち水分または湿気のシール性が充分ではない箇所が生じる可能性も増大する。シール性の充分でない箇所があれば、半導体装置の製造時または使用時に、その箇所を通じてシールリングの外部から内部の回路素子を備える領域に水分または湿気が浸入する場合がある。そして、水分または湿気の浸入により、その領域における層間絶縁膜または回路素子の機能が低下する場合がある。このため、半導体装置の信頼性の点でさらなる改善の余地がある。
また、半導体装置の損傷領域が微小であり、保護すべき回路素子が比較的大きな場合にも、回路素子をシールリングで囲うことになり、半導体装置中で回路素子を設けることのできる領域が減少する場合がある。このため、半導体装置における回路素子の高集積化の点でもさらなる改善の余地がある。
これに対して、本実施形態の半導体装置においては、ヒューズの下部の多層絶縁膜をシールリングで囲む構成であるため、ヒューズにレーザ照射して生じる損傷部が微小な場合には、その微小な損傷部を囲めばよい。
このため、大きな回路素子を内部に囲むように設けられている従来のシールリングに比べれば、シールリングのサイズを小さくしても、シールリング外部の回路素子を保護できる。よって、シールリングに水分または湿気のシール性が不充分な箇所が生じる可能性を低減できる。また、半導体装置中で回路素子を設けることのできる領域を大きく確保できる。したがって、本実施形態によれば、上記文献記載の技術に比べて、回路素子を高度に集積可能であり、信頼性に優れる半導体装置が得られる。
<実施形態2>
図4は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、ヒューズの上面を覆うように設けられた、SiN膜またはSiON膜を含む保護絶縁膜をさらに備える。
この構成によれば、水分または湿気の浸入を抑制する材料からなる膜を含む保護絶縁膜がヒューズの上面を覆うため、水分または湿気がヒューズの下部のシールリングの内部の領域へ浸入することが抑制される。
具体的には、ヒューズ窓142内に設けられている、ヒューズ122a、122b、122cの上部を覆う、SiN膜およびSiON膜などからなるヒューズカバー膜130が設けられている。これらの中では、防水性の面からは、SiN膜が特に好ましい。ヒューズカバー膜130の膜厚は、例えば50nm以上300nm以下とすることができる。
この構成によれば、このヒューズカバー膜130は、水分または湿気の透過を抑制する効果があるので、ヒューズ窓142から雰囲気中の水分または湿気が絶縁膜104内に浸入することを抑制できる。
<実施形態3>
図5は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、各層間絶縁膜ごとに銅含有金属膜と高融点金属膜からなるリング状の構造が設けられ、これらのリング状の構造が積み重なってシールリングを構成している。
具体的には、シールリングは、絶縁膜100内に設けられた銅含有金属膜121kおよびバリアメタル膜123kと、絶縁膜102内に設けられた銅含有金属膜121jおよびバリアメタル膜123jと、絶縁膜104内に設けられた銅含有金属膜121iおよびバリアメタル膜123iとから構成される。
なお、図5は断面図なので、左右に銅含有金属膜121kおよびバリアメタル膜123k、銅含有金属膜121jおよびバリアメタル膜123j、銅含有金属膜121iおよびバリアメタル膜123i、を記載しているが、これらはそれぞれリング状の同一部材である。
この構成によれば、各絶縁膜100、102、104内に設けられた銅含有金属膜121k、121j、121iが、それぞれ内側表面、底面、外側表面にバリアメタル膜123k、123j、123iを有する。このため、いずれの絶縁膜100、102、104においても、水分または湿気は三箇所のバリアメタル膜により堰き止められるので、水分または湿気のシールリング外部への浸出がより効果的に抑制される。
また、この構成によれば、シールリングをいわゆるシングルダマシン構造の多層配線構造を有する半導体装置の通常の製造方法により製造可能であるため、半導体装置内の他の部材と同様の製造工程により本実施形態の半導体装置を製造可能である。このため、半導体装置の製造安定性が向上する。
<実施形態4>
図6は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングの内側表面の高融点金属膜が連続した壁状の構造を形成していない。
具体的には、シールリングを構成する銅含有金属膜121h、バリアメタル膜123h、銅含有金属膜121g、バリアメタル膜123gのうち、バリアメタル膜123hおよびバリアメタル膜123gの内側表面の高融点金属膜が連続した壁状の構造を形成していない。
このため、バリアメタル膜123hおよびバリアメタル膜123gの内側表面の隙間から微量な水分または湿気が銅含有金属膜121hを腐食させる場合があり得る。そして、その銅含有金属膜121hの腐食箇所を通って、微量な水分または湿気がバリアメタル膜123hおよびバリアメタル膜123gの外側表面の隙間からシールリングの外部へ浸出する場合もあり得る。
しかし、この場合でも、大部分の水分または湿気は、バリアメタル膜123hおよびバリアメタル膜123gの内側表面、底面、外側表面の三箇所で堰き止められる。よって、シールリングを設けない場合に比べれば、水分または湿気のシールリング外部への浸出が抑制される。
<実施形態5>
図7は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。
基本的には、実施形態1に示した半導体装置と同様の構成であるが、絶縁部は、二層以上の層間絶縁膜を含み、シールリングの内側表面の高融点金属含有膜のうち、絶縁部のうち最上層の層間絶縁膜中に埋め込まれている領域の厚みは、前記絶縁部のうち最上層より下層の層間絶縁膜中に埋め込まれている領域の厚みよりも大きい。
この構成によれば、水分または湿気がより浸入しやすい最上層のシールリングの内側表面の高融点金属含有膜の厚みが大きいため、水分または湿気がシールリングの外部へ浸出することをより効果的に抑制できる。
具体的には、バリアメタル膜123i、123j、123kの膜厚は、それぞれ40nm、30nm、20nmとすることができる。バリアメタル膜の膜厚は特に限定されず、上層のバリアメタルは厚く、下層のバリアメタルは薄ければよい。バリアメタルの膜厚は、最も薄くて20nm、最も厚くて50nmの範囲に収まるのが好ましい。バリアメタルの膜厚がこの範囲であれば、シールリング外部の多層配線構造をシールリングと同一の製造工程で製造する場合にも、多層配線構造の抵抗の上昇を抑制しつつ、防水性に優れるシールリングが得られる。
このように、より水分または湿気の浸入の機会が多い上層のバリアメタルほど膜厚が大きく、下層のバリアメタルほど膜厚が小さいように構成すると、上層では水分または湿気がシールリング外に浸出することを効果的に抑制できる。
また、本実施形態において、シールリングに設けられているバリアメタルは、同じ層の他の配線構造に設けられているバリアメタルと同一工程により製造される場合がある。この場合には、他の下層の配線構造におけるバリアメタルの膜厚も小さくできるので、多層配線構造の下層配線の抵抗の上昇を抑制できる。
<実施形態6>
図8は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、最上層から数えて所定の層より下の層にはシールリングが設けられていない。このため、所定の層より下層の層間絶縁膜中の空間を有効に利用でき、素子の集積度を向上でき、半導体装置を小型化できる。
具体的には、シールリングは、絶縁膜104および絶縁膜102には設けられているが、絶縁膜100には設けられていない。この構成によれば、絶縁膜100および絶縁膜100よりも下層の絶縁膜中には、ヒューズ122a、122b、122cの下部の領域であっても配線や回路素子を設けることができる。このため、下層絶縁膜中の空間を有効に利用でき、素子の集積度を向上でき、半導体装置を小型化できる。
なお、SiC膜またはSiCN膜からなるエッチング阻止膜103およびSiN膜またはSiON膜からなるエッチング阻止膜105などが設けられているため、絶縁膜104および絶縁膜102から絶縁膜100へ水分または湿気が浸入することは抑制される。
<実施形態7>
図9は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、切り欠き部を有する。
この構成によれば、シールリング中に渦電流が発生し、半導体基板を貫く磁界が発生することを抑制できるので、半導体装置の誘電特性が向上する。
具体的には、シールリング150に切り欠き部180が設けられている。
この構成によれば、切り欠き部180が存在することにより、シールリング150内で渦電流が発生することを抑制できる。このため、半導体基板(不図示)を貫く磁界の発生を抑制できるので、半導体装置の誘電特性を向上できる。なお、切り欠き部180は、シールリング150の一部にしか設けられないため、大部分の水分または湿気がシールリング150の外部に浸出することを抑制できる。
<実施形態8>
図10は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングの切り欠き部の外側近傍に、高融点金属含有膜がさらに配置されている。
この構成によれば、高融点金属含有膜がさらに配置されていることにより、シールリングの切り欠き部から水分または湿気がシールリングの外部へ浸出することを抑制できる。
具体的には、シールリング150に1箇所切り欠き部180が設けられ、切り欠き部180の外部近傍に、シールリング150と同様の構成からなるパッチ部190が設けられている。すなわち、パッチ部190も、銅含有金属膜と、銅含有金属膜の内側表面、底面、外側表面を覆うWまたはTiNなどを含む高融点金属膜と、を備える。
この構成によれば、切り欠き部180が存在することにより、シールリング150内で渦電流が発生することを抑制できる。このため、半導体基板(不図示)を貫く磁界の発生を抑制できるので、半導体装置の誘電特性を向上できる。
また、切り欠き部180の外部近傍に、パッチ部190が設けられているため、切り欠き部180から浸出してくる微量な水分または湿気もパッチ部190により堰き止めることができる。よって、水分または湿気がシールリング150の外部に浸出することをより効果的に抑制できる。
<実施形態9>
図11は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、ヒューズ直下の領域を二重以上に囲むように、絶縁部に埋設されている。また、二重のシールリングはいずれも切り欠き部を有している。
具体的には、シールリング150に切り欠き部180が設けられ、シールリング150の外側に、第二のシールリング切り欠き部202を有する第二のシールリング200が設けられている。第二のシールリング200も、銅含有金属膜と、銅含有金属膜の内側表面、底面、外側表面を覆うWまたはTiNなどを含む高融点金属膜と、を備える。
この構成によれば、切り欠き部180および第二のシールリング切り欠き部202が存在することにより、シールリング150および第二のシールリング200内で渦電流が発生することを抑制できる。このため、半導体基板(不図示)を貫く磁界の発生を抑制できるので、半導体装置の誘電特性を向上できる。
また、切り欠き部180の外側に、第二のシールリング200が設けられているため、切り欠き部180から浸出してくる微量な水分または湿気も第二のシールリング200により堰き止めることができる。よって、水分または湿気がシールリング150および第二のシールリング200の外部に浸出することをより効果的に抑制できる。
<実施形態10>
図12は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、ヒューズ直下の領域を二重以上に囲むように、絶縁部に埋設されている。
この構成によれば、上記シールリングは、二重の構造により、水分または湿気の浸入を抑制できるため、水分または湿気がシールリングの外部へ浸出することをより効果的に抑制できる。
具体的には、シールリング150の外側に、第二のシールリング200が設けられている。第二のシールリング200も、銅含有金属膜と、銅含有金属膜の内側表面、底面、外側表面を覆うWまたはTiNなどを含む高融点金属膜と、を備える。
この構成によれば、シールリング150の外側に、第二のシールリング200が設けられているため、シールリング150のわずかな隙間などから浸出してくる微量な水分または湿気も第二のシールリング200により堰き止めることができる。よって、水分または湿気がシールリング150および第二のシールリング200の外部に浸出することをより効果的に抑制できる。
<実施形態11>
図13は、実施形態のシールリング構造を備える半導体装置の製造方法を模式的に示した工程断面図である。
図2に示した構造を備える半導体装置を製造するには、まず、図13(a)に示すように、半導体基板(不図示)の上部にSiC膜またはSiCN膜などからなるエッチング阻止膜101、SiO2膜またはいわゆるLow−k膜などからなる絶縁膜100をこの順に積層する。エッチング阻止膜101の膜厚は、例えば70nm程度とする。絶縁膜100の膜厚は、例えば300nm程度とする。絶縁膜100の上面には所定のリング状の開口部を備えるレジスト膜1202を設ける。
次いで、図13(b)に示すように、レジスト膜1202をマスクとして、絶縁膜100をドライエッチングする。次いで、エッチングガスを変えてエッチング阻止膜101をエッチングし、リング状の溝部を形成する。
続いて、図13(c)に示すように、絶縁膜100上面およびリング状の溝部内面にバリアメタル膜123hを形成する。また、バリアメタル膜123h上面およびリング状の溝部残部に銅含有金属膜121hを形成する。
ここで、バリアメタル膜123hは、例えば、Ti、W、Taなどの高融点金属を含む。好ましいバリアメタル膜としては、例えば、Ti、TiN、W、WN、Ta、TaNなどが例示される。特に、Ta膜上にTaN膜が積層したタンタル系バリアメタルが好ましく用いられる。例えば、Taの膜厚約20nm、TaNの膜厚約10nmとすることができる。バリアメタルは、スパッタリング法、CVDなどの方法によって形成することができる。
また、銅含有金属膜121hは、電解めっき法により形成することができる。電解めっきを行う前に、シード銅含有金属膜をスパッタリング法などにより形成しておいてもよい。
そして、図14(d)に示すように、リング状の溝部外部に形成された不要な銅含有金属膜121hおよびバリアメタル膜123hを、化学的機械的研磨(Chemical Mechanical Polishing:CMP)により除去し、リング状の溝部内部にのみ銅含有金属膜121hおよびバリアメタル膜123hを残すようにする。
さらに、露出した絶縁膜100の上部に、SiC膜またはSiCN膜などからなるエッチング阻止膜103、SiO2膜またはいわゆるLow−k膜などからなる絶縁膜102、SiN膜またはSiON膜などからなるエッチング阻止膜105、SiO2膜またはいわゆるLow−k膜などからなる絶縁膜104をこの順に積層する。エッチング阻止膜103、105の膜厚は、例えば70nm程度とする。絶縁膜102、104の膜厚は、例えば300nm程度とする。絶縁膜100の上面には所定のリング状の開口部を備えるレジスト膜1204を設ける。
次に、図14(e)に示すように、レジスト膜1204をマスクとして、絶縁膜104をドライエッチングする。そして、エッチングガスを変えて、エッチング阻止膜105をエッチングする。さらに、絶縁膜102の中に形成される所定のリング状の開口部に対応する開口部を有するレジスト膜を設けた後にエッチングガスを変えて、絶縁膜102をエッチングする。続いて、エッチングガスを変えて、エッチング阻止膜103をエッチングして、絶縁膜102および絶縁膜104を貫くリング状の溝部を得る。
続いて、図14(f)に示すように、絶縁膜104上面およびリング状の溝部内面にバリアメタル膜123gを形成する。また、バリアメタル膜123g上面およびリング状の溝部残部に銅含有金属膜121gを形成する。
ここで、バリアメタル膜123gは、例えば、Ti、W、Taなどの高融点金属を含む。好ましいバリアメタル膜としては、例えば、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiなどが例示される。特に、TaNおよびTaが積層したタンタル系バリアメタルが好ましく用いられる。例えば、Taの膜厚約20nm、TaNの膜厚約20nmとすることができる。バリアメタルは、スパッタリング法、CVDなどの方法によって形成することができる。
また、銅含有金属膜121gは、電解めっき法により形成することができる。電解めっきを行う前に、シード銅含有金属膜をスパッタリング法などにより形成しておいてもよい。シード銅含有金属膜の膜厚は、例えば100nm程度とする。電解めっき法による膜厚は、例えば200nm程度とする。
そして、図2に示すように、リング状の溝部外部に形成された不要な銅含有金属膜121gおよびバリアメタル膜123g、化学的機械的研磨(Chemical Mechanical Polishing:CMP)により除去し、リング状の溝部内部にのみ銅含有金属膜121gよびバリアメタル膜123g残すようにする。
さらに、絶縁膜104の上部に、高融点金属膜からなるヒューズ122a、122b、122c、シールリング上部膜126を同一工程により形成する。例えば、絶縁膜104全面に膜厚50nm程度のTi膜と膜厚150nmのTiN膜との積層膜からなる高融点金属膜を形成して、高融点金属膜をフォトリソグラフィー法などによりパターニングすることにより、ヒューズ122a、122b、122c、シールリング上部膜126を形成することができる。ここで、高融点金属膜としては、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiを含む膜が挙げられる。
なお、シールリング上部膜126は、銅含有金属膜121gの腐食防止膜としての機能を有している。また、シールリング上部膜126には、銅含有金属膜121gの強度を強くする役目もある。
続いて、ポリイミド膜などを塗布してなるカバー膜140を形成した後、フォトリソグラフィ工程により、カバー膜140のうちヒューズ122a、122b、122cを含む領域を除去することにより、ヒューズ窓142を設ける。
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
例えば、上記実施の形態では、層間絶縁膜をSiO2膜としたが、SiN膜またはSiON膜としてもよい。このようにすれば、層間絶縁膜自体の防水性が向上するという利点が得られる。
また、上記実施の形態では、ヒューズ直下の領域をシールリングで囲む構造としたが、探針パッド直下の領域をシールリングで囲む構造としてもよい。このようにすれば、探針パッドに測定針を接触させたときに層間絶縁膜に損傷部が生じて水分が浸入する場合に、水分がシールリングの外部に水分が浸出することを抑制できる利点がある。
また、上記実施の形態では、複数の層間絶縁膜にわたって、ヒューズ直下の領域の全部をシールリングで囲む構造としたが、特にこの構成に限定されない。すなわち、ヒューズとシールリングとの間の絶縁を確保できれば、ヒューズ直下の領域の一部をシールリングで囲む構造としてもよい。この場合、ヒューズの両端部はシールリングの外部に設けられる構造とすることができる。また、ヒューズとシールリングとの間の絶縁を確保するには、ヒューズとシールリングまたはシールリング上部膜との間に、絶縁膜を設けることが有効である。
実施形態1のシールリング構造を備える半導体装置を模式的に示した平面図である。 実施形態1のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態1のシールリング構造を備える半導体装置におけるシール機能を模式的に示した断面図である。 実施形態2のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態3のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態4のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態5のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態6のシールリング構造を備える半導体装置を模式的に示した断面図である。 実施形態7のシールリング構造を備える半導体装置を模式的に示した平面図である。 実施形態8のシールリング構造を備える半導体装置を模式的に示した平面図である。 実施形態9のシールリング構造を備える半導体装置を模式的に示した平面図である。 実施形態10のシールリング構造を備える半導体装置を模式的に示した平面図である。 実施形態11のシールリング構造を備える半導体装置の製造方法を模式的に示した工程断面図である。 実施形態11のシールリング構造を備える半導体装置の製造方法を模式的に示した工程断面図である。 従来のシールリング構造を備える半導体装置を模式的に示した平面図である。 従来のヒューズ構造を備える半導体装置を模式的に示した断面図である。 実施形態1のシールリング構造を備える半導体装置を別の角度から模式的に示した断面図である。
符号の説明
100 絶縁膜
101 エッチング阻止膜
102 絶縁膜
103 エッチング阻止膜
104 絶縁膜
105 エッチング阻止膜
120 銅配線
121 銅含有金属膜
122 ヒューズ
123 バリアメタル膜
126 シールリング上部膜
129 銅含有金属膜
130 ヒューズカバー膜
140 カバー膜
142 ヒューズ窓
150 シールリング
180 切り欠き部
182 損傷部
190 パッチ部
200 第二のシールリング
202 第二のシールリング切り欠き部
204 シールリング間の領域
210 シリコン基板
212 素子分離領域
216 開口部
220 ヒューズ
232 層間絶縁膜
234 層間絶縁膜
236 層間絶縁膜
238 層間絶縁膜
240 第一保護層
242 第二保護層
250 配線層
260 配線層
270 配線層
280 パッシベーション膜
2110 ヒューズ部
2120 回路部
1202 レジスト膜
1204 レジスト膜
1532 内部素子領域
1534 シールリング
1536 チップ領域
1538 スクライブ領域

Claims (13)

  1. 半導体基板と、
    前記半導体基板の上部に設けられている二層以上の層間絶縁膜を有する絶縁部と、
    前記絶縁部上に設けられているヒューズと、
    前記ヒューズ直下の領域を囲むように、前記絶縁部に埋設されているシールリングと、
    を備え、
    前記絶縁部のうち最上層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みは、前記絶縁部のうち前記最上層より下層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みよりも大きいことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記シールリングは、最上層に、銅含有金属膜と、少なくとも前記銅含有金属膜の内側表面および外側表面をそれぞれ覆う高融点金属膜とにより構成された配線を備えることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記絶縁部上に設けられ、前記シールリングの前記銅含有金属膜および前記高融点金属膜上部に当該銅含有金属膜および当該高融点金属膜の上面全面に接するようにリング状に形成され、高融点金属膜により構成されるとともに前記シールリングの前記銅含有金属膜の腐食防止膜として機能するシールリング上部膜をさらに備える半導体装置。
  4. 請求項に記載の半導体装置において、
    前記シールリング上部膜は、前記シールリングの最上層の前記配線よりも幅が広く形成されたことを特徴とする半導体装置。
  5. 請求項1乃至4いずれかに記載の半導体装置において、
    前記シールリングは、それぞれ銅含有金属膜と、前記銅含有金属膜の内側表面、外側表面および底面をそれぞれ覆う高融点金属膜とにより構成されたシングルダマシン構造またはデュアルダマシン構造の二層以上の多層配線構造により構成され、各層の前記銅含有金属膜の内側表面をそれぞれ覆う高融点金属膜が全体にわたって略同一面を形成していることを特徴とする半導体装置。
  6. 請求項1乃至いずれかに記載の半導体装置において、
    前記シールリングを構成する前記高融点金属膜は、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜からなることを特徴とする半導体装置。
  7. 請求項1乃至いずれかに記載の半導体装置において、
    前記ヒューズは、高融点金属含有膜からなることを特徴とする半導体装置。
  8. 請求項1乃至いずれかに記載の半導体装置において、
    前記ヒューズは、Ti、TiN、Ta、TaN、W、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜からなることを特徴とする半導体装置。
  9. 請求項1乃至いずれかに記載の半導体装置において、
    前記ヒューズの上面を覆うように設けられた、SiN膜またはSiON膜を含む保護絶縁膜をさらに備える半導体装置。
  10. 請求項1乃至いずれかに記載の半導体装置において、
    前記絶縁部は、前記二層以上の層間絶縁膜間に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜を含むことを特徴とする半導体装置。
  11. 請求項1乃至10いずれかに記載の半導体装置において、
    前記絶縁部は、前記二層以上の層間絶縁膜のうち最上層の層間絶縁膜の直下に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜を含むことを特徴とする半導体装置。
  12. 請求項1乃至11いずれかに記載の半導体装置において、
    前記シールリングは、切り欠き部を有することを特徴とする半導体装置。
  13. 請求項12に記載の半導体装置において、
    前記シールリングの切り欠き部の外側近傍に、前記シールリングと同じ構造であって前記シールリングの一部に相当するものが、少なくとも前記切り欠き部を覆うように配置されていることを特徴とする半導体装置。
JP2004101882A 2004-03-31 2004-03-31 半導体装置 Expired - Fee Related JP4603281B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004101882A JP4603281B2 (ja) 2004-03-31 2004-03-31 半導体装置
CNB2005100562071A CN100418222C (zh) 2004-03-31 2005-03-31 半导体器件及其制造方法
US11/094,151 US7692265B2 (en) 2004-03-31 2005-03-31 Fuse and seal ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004101882A JP4603281B2 (ja) 2004-03-31 2004-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2005286264A JP2005286264A (ja) 2005-10-13
JP4603281B2 true JP4603281B2 (ja) 2010-12-22

Family

ID=35053353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004101882A Expired - Fee Related JP4603281B2 (ja) 2004-03-31 2004-03-31 半導体装置

Country Status (3)

Country Link
US (1) US7692265B2 (ja)
JP (1) JP4603281B2 (ja)
CN (1) CN100418222C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165387A (ja) * 2005-12-09 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
US7893459B2 (en) * 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
US8803290B2 (en) 2008-10-03 2014-08-12 Qualcomm Incorporated Double broken seal ring
US9059174B2 (en) * 2008-11-05 2015-06-16 Stmicroelectronics, Inc. Method to reduce metal fuse thickness without extra mask
KR101576036B1 (ko) * 2009-05-06 2015-12-21 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR101087860B1 (ko) * 2009-06-30 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈
JP5521422B2 (ja) * 2009-07-22 2014-06-11 株式会社リコー 半導体装置
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
JP5684654B2 (ja) 2011-06-20 2015-03-18 株式会社東芝 半導体チップ、半導体チップの製造方法、および半導体装置
US10366956B2 (en) 2015-06-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10546780B2 (en) * 2016-09-07 2020-01-28 Texas Instruments Incorporated Methods and apparatus for scribe seal structures
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路
CN116454053B (zh) * 2023-06-16 2023-09-19 西安紫光国芯半导体股份有限公司 一种功能芯片、晶圆、模组设备及测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263558A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JP2000299381A (ja) * 1999-04-16 2000-10-24 Nec Corp 半導体装置及びその製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
JP2004064046A (ja) * 2002-06-06 2004-02-26 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
KR0148734B1 (ko) * 1995-06-22 1998-08-01 문정환 시시디 촬상소자 제조방법
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
JP3584928B2 (ja) * 2002-01-16 2004-11-04 セイコーエプソン株式会社 半導体装置
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
US7193292B2 (en) * 2004-12-02 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Fuse structure with charge protection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263558A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JP2000299381A (ja) * 1999-04-16 2000-10-24 Nec Corp 半導体装置及びその製造方法
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
JP2004064046A (ja) * 2002-06-06 2004-02-26 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1684255A (zh) 2005-10-19
US7692265B2 (en) 2010-04-06
US20050218477A1 (en) 2005-10-06
JP2005286264A (ja) 2005-10-13
CN100418222C (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
US7692265B2 (en) Fuse and seal ring
JP4088120B2 (ja) 半導体装置
JP4502173B2 (ja) 半導体装置及びその製造方法
US9536821B2 (en) Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same
US9640489B2 (en) Seal ring structure with capacitor
US7602065B2 (en) Seal ring in semiconductor device
TWI238498B (en) Semiconductor device having a guard ring
JP5622433B2 (ja) 半導体装置およびその製造方法
JP4434606B2 (ja) 半導体装置、半導体装置の製造方法
US20060145347A1 (en) Semiconductor device and method for fabricating the same
CN101419948A (zh) 半导体装置及其制造方法
JP2007019128A (ja) 半導体装置
US6879020B2 (en) Semiconductor device
JP4926918B2 (ja) 半導体装置の製造方法
JP3572738B2 (ja) 半導体装置及びその製造方法
JP2011023516A (ja) 半導体装置
JP5251107B2 (ja) 半導体装置
JP4932944B2 (ja) 半導体装置およびその製造方法
JP2012204630A (ja) 半導体装置及び半導体装置の製造方法
JP2007335429A (ja) 半導体装置
JP2008016638A (ja) 半導体装置
JP2009099833A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4603281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees