JP4603281B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4603281B2 JP4603281B2 JP2004101882A JP2004101882A JP4603281B2 JP 4603281 B2 JP4603281 B2 JP 4603281B2 JP 2004101882 A JP2004101882 A JP 2004101882A JP 2004101882 A JP2004101882 A JP 2004101882A JP 4603281 B2 JP4603281 B2 JP 4603281B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- seal ring
- semiconductor device
- metal film
- moisture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明の一実施形態において、上記シールリングは、最上層に、銅含有金属膜と、少なくとも上記銅含有金属膜の内側表面および外側表面をそれぞれ覆う高融点金属膜とにより構成された配線を備えていてもよい。
また、本発明の一実施形態において、上記半導体装置は、上記絶縁部上に設けられ、上記シールリングの上記銅含有金属膜および上記高融点金属膜上部に当該銅含有金属膜および当該高融点金属膜の上面全面に接するようにリング状に形成され、高融点金属膜により構成されるとともに上記シールリングの上記銅含有金属膜の腐食防止膜として機能するシールリング上部膜をさらに備えていてもよい。
図1は、実施形態のシールリング構造を備える半導体装置を模式的に示した平面図である。本実施形態に係る半導体装置は、TaまたはTaNなどの高融点金属膜からなるヒューズ122a、122b、122cを備えている。
図4は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、ヒューズの上面を覆うように設けられた、SiN膜またはSiON膜を含む保護絶縁膜をさらに備える。
図5は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、各層間絶縁膜ごとに銅含有金属膜と高融点金属膜からなるリング状の構造が設けられ、これらのリング状の構造が積み重なってシールリングを構成している。
図6は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングの内側表面の高融点金属膜が連続した壁状の構造を形成していない。
図7は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。
図8は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した断面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、最上層から数えて所定の層より下の層にはシールリングが設けられていない。このため、所定の層より下層の層間絶縁膜中の空間を有効に利用でき、素子の集積度を向上でき、半導体装置を小型化できる。
図9は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、切り欠き部を有する。
図10は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングの切り欠き部の外側近傍に、高融点金属含有膜がさらに配置されている。
図11は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、ヒューズ直下の領域を二重以上に囲むように、絶縁部に埋設されている。また、二重のシールリングはいずれも切り欠き部を有している。
図12は、実施形態のシールリング構造を備える半導体装置の変形例を模式的に示した平面図である。基本的には、実施形態1に示した半導体装置と同様の構成であるが、シールリングは、ヒューズ直下の領域を二重以上に囲むように、絶縁部に埋設されている。
図13は、実施形態のシールリング構造を備える半導体装置の製造方法を模式的に示した工程断面図である。
101 エッチング阻止膜
102 絶縁膜
103 エッチング阻止膜
104 絶縁膜
105 エッチング阻止膜
120 銅配線
121 銅含有金属膜
122 ヒューズ
123 バリアメタル膜
126 シールリング上部膜
129 銅含有金属膜
130 ヒューズカバー膜
140 カバー膜
142 ヒューズ窓
150 シールリング
180 切り欠き部
182 損傷部
190 パッチ部
200 第二のシールリング
202 第二のシールリング切り欠き部
204 シールリング間の領域
210 シリコン基板
212 素子分離領域
216 開口部
220 ヒューズ
232 層間絶縁膜
234 層間絶縁膜
236 層間絶縁膜
238 層間絶縁膜
240 第一保護層
242 第二保護層
250 配線層
260 配線層
270 配線層
280 パッシベーション膜
2110 ヒューズ部
2120 回路部
1202 レジスト膜
1204 レジスト膜
1532 内部素子領域
1534 シールリング
1536 チップ領域
1538 スクライブ領域
Claims (13)
- 半導体基板と、
前記半導体基板の上部に設けられている二層以上の層間絶縁膜を有する絶縁部と、
前記絶縁部上に設けられているヒューズと、
前記ヒューズ直下の領域を囲むように、前記絶縁部に埋設されているシールリングと、
を備え、
前記絶縁部のうち最上層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みは、前記絶縁部のうち前記最上層より下層の層間絶縁膜中に埋め込まれている前記シールリングの内側表面の高融点金属含有膜の厚みよりも大きいことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記シールリングは、最上層に、銅含有金属膜と、少なくとも前記銅含有金属膜の内側表面および外側表面をそれぞれ覆う高融点金属膜とにより構成された配線を備えることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記絶縁部上に設けられ、前記シールリングの前記銅含有金属膜および前記高融点金属膜上部に当該銅含有金属膜および当該高融点金属膜の上面全面に接するようにリング状に形成され、高融点金属膜により構成されるとともに前記シールリングの前記銅含有金属膜の腐食防止膜として機能するシールリング上部膜をさらに備える半導体装置。 - 請求項3に記載の半導体装置において、
前記シールリング上部膜は、前記シールリングの最上層の前記配線よりも幅が広く形成されたことを特徴とする半導体装置。 - 請求項1乃至4いずれかに記載の半導体装置において、
前記シールリングは、それぞれ銅含有金属膜と、前記銅含有金属膜の内側表面、外側表面および底面をそれぞれ覆う高融点金属膜とにより構成されたシングルダマシン構造またはデュアルダマシン構造の二層以上の多層配線構造により構成され、各層の前記銅含有金属膜の内側表面をそれぞれ覆う高融点金属膜が全体にわたって略同一面を形成していることを特徴とする半導体装置。 - 請求項1乃至5いずれかに記載の半導体装置において、
前記シールリングを構成する前記高融点金属膜は、Ta、TaN、Ti、TiN、W、WN、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜からなることを特徴とする半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記ヒューズは、高融点金属含有膜からなることを特徴とする半導体装置。 - 請求項1乃至7いずれかに記載の半導体装置において、
前記ヒューズは、Ti、TiN、Ta、TaN、W、Mo、CrおよびNiからなる群から選ばれる一種以上を含有する膜からなることを特徴とする半導体装置。 - 請求項1乃至8いずれかに記載の半導体装置において、
前記ヒューズの上面を覆うように設けられた、SiN膜またはSiON膜を含む保護絶縁膜をさらに備える半導体装置。 - 請求項1乃至9いずれかに記載の半導体装置において、
前記絶縁部は、前記二層以上の層間絶縁膜間に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜を含むことを特徴とする半導体装置。 - 請求項1乃至10いずれかに記載の半導体装置において、
前記絶縁部は、前記二層以上の層間絶縁膜のうち最上層の層間絶縁膜の直下に設けられた、SiN膜またはSiON膜を含むエッチング阻止膜を含むことを特徴とする半導体装置。 - 請求項1乃至11いずれかに記載の半導体装置において、
前記シールリングは、切り欠き部を有することを特徴とする半導体装置。 - 請求項12に記載の半導体装置において、
前記シールリングの切り欠き部の外側近傍に、前記シールリングと同じ構造であって前記シールリングの一部に相当するものが、少なくとも前記切り欠き部を覆うように配置されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101882A JP4603281B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置 |
CNB2005100562071A CN100418222C (zh) | 2004-03-31 | 2005-03-31 | 半导体器件及其制造方法 |
US11/094,151 US7692265B2 (en) | 2004-03-31 | 2005-03-31 | Fuse and seal ring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101882A JP4603281B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286264A JP2005286264A (ja) | 2005-10-13 |
JP4603281B2 true JP4603281B2 (ja) | 2010-12-22 |
Family
ID=35053353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101882A Expired - Fee Related JP4603281B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7692265B2 (ja) |
JP (1) | JP4603281B2 (ja) |
CN (1) | CN100418222C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165387A (ja) * | 2005-12-09 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
US8803290B2 (en) | 2008-10-03 | 2014-08-12 | Qualcomm Incorporated | Double broken seal ring |
US9059174B2 (en) * | 2008-11-05 | 2015-06-16 | Stmicroelectronics, Inc. | Method to reduce metal fuse thickness without extra mask |
KR101576036B1 (ko) * | 2009-05-06 | 2015-12-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
KR101087860B1 (ko) * | 2009-06-30 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 |
JP5521422B2 (ja) * | 2009-07-22 | 2014-06-11 | 株式会社リコー | 半導体装置 |
JP5830843B2 (ja) * | 2010-03-24 | 2015-12-09 | 富士通セミコンダクター株式会社 | 半導体ウエハとその製造方法、及び半導体チップ |
JP5684654B2 (ja) | 2011-06-20 | 2015-03-18 | 株式会社東芝 | 半導体チップ、半導体チップの製造方法、および半導体装置 |
US10366956B2 (en) | 2015-06-10 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10546780B2 (en) * | 2016-09-07 | 2020-01-28 | Texas Instruments Incorporated | Methods and apparatus for scribe seal structures |
CN113410209B (zh) * | 2021-06-09 | 2023-07-18 | 合肥中感微电子有限公司 | 一种修调电路 |
CN116454053B (zh) * | 2023-06-16 | 2023-09-19 | 西安紫光国芯半导体股份有限公司 | 一种功能芯片、晶圆、模组设备及测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263558A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置 |
JP2000299381A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
JP2004064046A (ja) * | 2002-06-06 | 2004-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360988A (en) * | 1991-06-27 | 1994-11-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and methods for production thereof |
KR0148734B1 (ko) * | 1995-06-22 | 1998-08-01 | 문정환 | 시시디 촬상소자 제조방법 |
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
US6100116A (en) * | 1998-06-18 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Method to form a protected metal fuse |
US6348742B1 (en) * | 1999-01-25 | 2002-02-19 | Clear Logic, Inc. | Sacrificial bond pads for laser configured integrated circuits |
KR100322543B1 (ko) * | 1999-08-31 | 2002-03-18 | 윤종용 | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 |
JP2002110799A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3538170B2 (ja) * | 2001-09-11 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3584928B2 (ja) * | 2002-01-16 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置 |
US6835642B2 (en) * | 2002-12-18 | 2004-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of forming a metal fuse on semiconductor devices |
US6867441B1 (en) * | 2003-10-08 | 2005-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal fuse structure for saving layout area |
JP2005209903A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7193292B2 (en) * | 2004-12-02 | 2007-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Fuse structure with charge protection circuit |
-
2004
- 2004-03-31 JP JP2004101882A patent/JP4603281B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-31 CN CNB2005100562071A patent/CN100418222C/zh not_active Expired - Fee Related
- 2005-03-31 US US11/094,151 patent/US7692265B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263558A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置 |
JP2000299381A (ja) * | 1999-04-16 | 2000-10-24 | Nec Corp | 半導体装置及びその製造方法 |
JP2003086687A (ja) * | 2001-09-13 | 2003-03-20 | Seiko Epson Corp | 半導体装置 |
JP2004064046A (ja) * | 2002-06-06 | 2004-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1684255A (zh) | 2005-10-19 |
US7692265B2 (en) | 2010-04-06 |
US20050218477A1 (en) | 2005-10-06 |
JP2005286264A (ja) | 2005-10-13 |
CN100418222C (zh) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692265B2 (en) | Fuse and seal ring | |
JP4088120B2 (ja) | 半導体装置 | |
JP4502173B2 (ja) | 半導体装置及びその製造方法 | |
US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
US9640489B2 (en) | Seal ring structure with capacitor | |
US7602065B2 (en) | Seal ring in semiconductor device | |
TWI238498B (en) | Semiconductor device having a guard ring | |
JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
JP4434606B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
CN101419948A (zh) | 半导体装置及其制造方法 | |
JP2007019128A (ja) | 半導体装置 | |
US6879020B2 (en) | Semiconductor device | |
JP4926918B2 (ja) | 半導体装置の製造方法 | |
JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
JP2011023516A (ja) | 半導体装置 | |
JP5251107B2 (ja) | 半導体装置 | |
JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
JP2012204630A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007335429A (ja) | 半導体装置 | |
JP2008016638A (ja) | 半導体装置 | |
JP2009099833A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4603281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |