JP2002110799A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002110799A
JP2002110799A JP2000293941A JP2000293941A JP2002110799A JP 2002110799 A JP2002110799 A JP 2002110799A JP 2000293941 A JP2000293941 A JP 2000293941A JP 2000293941 A JP2000293941 A JP 2000293941A JP 2002110799 A JP2002110799 A JP 2002110799A
Authority
JP
Japan
Prior art keywords
film
wiring layer
fuse
copper
copper wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000293941A
Other languages
English (en)
Inventor
Kazunari Ishimaru
一成 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000293941A priority Critical patent/JP2002110799A/ja
Priority to KR10-2001-0059542A priority patent/KR100436407B1/ko
Priority to US09/963,430 priority patent/US6656826B2/en
Priority to CNB011450673A priority patent/CN1210798C/zh
Priority to TW090123903A priority patent/TW522538B/zh
Publication of JP2002110799A publication Critical patent/JP2002110799A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49107—Fuse making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ヒューズのブローが容易で、且つ、ヒューズ
上の絶縁膜の膜厚制御が容易である半導体装置を提供す
る。 【解決手段】 銅を主成分とする金属から成る複数の銅
配線層と、銅配線層の上層に配置され、銅配線層に接続
された高融点金属膜を少なくとも含む最上層配線層と、
最上層配線層の上に配置された表面保護膜と、表面保護
膜の上に配置され、最上層配線層に接続されたバンプ用
下地金属膜（バリアメタル）と、バリアメタルの上に配
置された半田ボールとを有し、最上層配線層において、
エネルギービームにより切断可能なヒューズが少なくと
も形成されている。ヒューズを切断する前に予めヒュー
ズ上の表面保護膜に対して、ヒューズの切断に支障の無
い範囲の膜厚が残るようにエッチング処理を施す必要が
ない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関わり、特に、銅配線を用いた場合の冗長回
路の一部を構成するヒューズを有する半導体装置及びそ
の製造方法に関する。さらに、突起電極（バンプ）を有
するフリップチップ実装に適した半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置においては、
回路機能の向上や記憶容量の増大が進められているが、
その一方で、素子や配線の微細化、金属配線の多層化な
どにより、半導体チップの製造途中での欠陥発生率が高
くなり、これに伴った半導体チップの製造歩留りの低下
が懸念されている。この欠陥発生に起因する歩留り低下
を抑制する代表的技術の一つとして、冗長構成技術（冗
長回路：redundancy circuit）が挙げられる。冗長構成
技術は、予め半導体チップ内に欠陥部分と置換可能な予
備エレメントを設けておき、欠陥が発生した場合にその
欠陥部分と予備エレメントとを置換することによって、
半導体チップを救済する技術である。例えば、半導体メ
モリ製品において、不良メモリセルを含むカラム若しく
はロウを予備メモリセルで置換する。欠陥部分と予備エ
レメントとの切り替えは、冗長回路の一部を構成するヒ
ューズ（fuse）の切断によって行われる。ヒューズの切
断方法は、例えばレーザによる方法と電気的溶断による
方法がある。ヒューズは、通常、多結晶シリコンや金属
配線を用いて形成されている。
【０００３】また、半導体チップの実装技術の分野にお
いて、従来のワイヤーボンディングの代替として、フリ
ップチップ実装などのワイヤレスボンディング技術が盛
んに研究／開発されている。フリップチップ実装は、半
導体チップ表面の電極上にバンプと呼ばれる突起電極を
形成し、チップの表裏を逆にして、セラミックなどの配
線基板の電極とバンプとを位置合わせして、フェースダ
ウンボンディングで接続する実装方法である。半導体パ
ッケージの小型化、高密度実装化の観点から理想的な実
装方法である。
【０００４】さらに、金属配線は、低抵抗化及び信頼性
向上などの観点から、従来のアルミニウム（Ａｌ）配線
に代わり、銅（Ｃｕ）配線が実用化されている。また、
半導体集積回路装置の大規模化、高集積化に伴い、配線
層数が増加し、現在の高速ＳＲＡＭ（Static RAM）にお
いては４層、またメモリを混載するロジックＬＳＩにお
いては５層以上の多層配線層が用いられている。さら
に、金属配線の膜厚は、電源電圧の安定化などの観点か
ら、下層に比して上層の方が厚く形成されている。
【０００５】特開平５−１１４６５５号広報には、冗長
回路の一部を構成するヒューズに関する発明が開示され
ている。ここでヒューズは、引き出し電極とバンプとの
間に配置された下地金属ＢＬＭと同時にパターン形成さ
れている。下地金属ＢＬＭは、Ａｌ系金属から成る引き
出し電極とＣＣＢバンプとを直接接続した場合に生じる
相互の拡散を抑制する。下地金属ＢＬＭは表面保護膜を
形成した後に形成されるため、ヒューズの上方の絶縁膜
を予めエッチングして表出させる必要が無い。
【０００６】特開平１１−３４０２６５号広報には、Ｃ
ｕ系金属から成る電極パッド（Ｃｕ系電極パッド）と下
地金属（ＢＬＭ膜）の間に配置された密着層に関する発
明が開示されている。密着層を配置することで、下地金
属とＣｕ系電極パッドの密着強度を高め、ひいてはデバ
イス信頼性を向上させている。
【０００７】
【発明が解決しようとする課題】多結晶シリコンでヒュ
ーズを形成した場合、製造上の容易性等の観点から、例
えばＭＯＳ・ＦＥＴのゲート電極をパターン形成する際
に同時にパターン形成される。即ち、ヒューズは、半導
体チップの最下層に形成される。ヒューズ上の絶縁膜が
厚いとレーザがヒューズまで十分に届かず、ブローでき
ない。従って、ヒューズを切断する場合には、ヒューズ
切断に支障ない程度の膜厚を残して、ヒューズ上に成膜
された絶縁膜を予め除去する必要がある。総ての絶縁膜
を除去してヒューズを露出させてしまうと、露出部分の
ヒューズが腐食してしまう。配線の多層化と供に除去す
る膜厚が増加するが、ヒューズ上に残す絶縁膜の膜厚
（５０〜５００ｎｍ）は変化しないため、金属配線の多
層化と供にヒューズ部分のエッチング制御が極めて難し
くなってきている。
【０００８】一方、金属配線でヒューズを形成した場
合、下層及び上層についてそれぞれ以下に示す問題点を
抱えている。即ち、下層の金属配線の場合、多結晶シリ
コンと同様に、ヒューズを切断するには、ヒューズ上に
成膜された絶縁膜を予め除去する必要があり、多層化と
供にエッチング制御が困難となっている。上層の金属配
線の場合、電源電圧の安定化などの観点から上層配線の
膜厚は下層に比して厚く形成されているため、ヒューズ
自体の膜厚が増加してしまう。したがって、レーザでブ
ローしてもヒューズを切断することが困難になる。レー
ザのエネルギーを高めた場合、ヒューズ周辺の回路を破
損する惧れがある。さらに、Ｃｕ系配線でヒューズを形
成した場合にも以下に示す問題点を抱えている。即ち、
通常Ｃｕ系配線はダマシン法により形成され、Ｃｕ配線
の下にはＣｕの拡散を防止するためのバリア層（高融点
金属）が形成されている。ダマシン法においてバリア層
は、配線の底面と側面に形成される。レーザから見た配
線側面のバリア層の膜厚は、配線自体の膜厚と同程度に
なるため、レーザでブローする際、側面のバリア層の切
断が困難になる。
【０００９】また、特開平５−１１４６５５号広報にお
いて、下地金属ＢＬＭはクロム（Ｃｒ）／Ｃｕ／金（Ａ
ｕ）の３種類の積層金属膜である。また、ヒューズの切
断部分をこの３層で構成すると、膜厚が厚すぎてレーザ
による切断処理が困難になることが記載されている。レ
ーザブローを可能にするために、ヒューズの切断部分を
３層の内の下層部分だけで構成している。しかし、下地
金属ＢＬＭのパターン形成の際に等方的エッチング処理
を用いるため、ヒューズの切断部分のパターン幅は、等
方的エッチング処理の際のサイドエッチング量以下にし
か設計することができず、設計の自由度が狭くなってい
る。また、下地金属ＢＬＭは、通常アッセンブリ工程に
おいて形成されるため、ウェハ工程においてヒューズを
形成することができない。
【００１０】本発明はこのようなな課題を解決するため
に成されたものであり、その目的は、ヒューズのブロー
が容易で、且つ、ヒューズ上の絶縁膜の膜厚制御が容易
である半導体装置及びその製造方法を提供することであ
る。
【００１１】本発明の他の目的は、基板・配線工程（ウ
ェハ工程）においてブローが容易なヒューズを形成する
ことができる半導体装置及びその製造方法を提供するこ
とである。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴は、銅を主成分とする金属から
成る複数の銅配線層と、銅配線層より上層に配置され、
銅配線層に接続された高融点金属膜を少なくとも含む最
上層配線層と、最上層配線層の上に配置された表面保護
膜と、表面保護膜の上に配置され、最上層配線層に接続
されたバンプ用下地金属膜と、バンプ用下地金属膜の上
に配置されたバンプとを有し、最上層配線層において、
エネルギービームにより切断可能なヒューズが少なくと
も形成されている半導体装置であることである。
【００１３】ここで、「銅配線層」は、複数の半導体素
子が形成された半導体基板上に配置され、複数の半導体
素子を互いに接続することで、半導体基板上に半導体集
積回路を形成する。また、複数の銅配線層が層間絶縁膜
を介して積層され、異なる銅配線層が、層間絶縁膜内に
配置された接続箇所（ヴィアコンタクト）において接続
されることで、多層配線構造を有する半導体集積回路が
形成される。また、銅配線層は、銅を材料とする場合に
限らず、銅とその他の金属との合金を材料としても構わ
ない。
【００１４】「最上層配線層」は、最上層の銅配線層と
表面保護膜との間に配置された配線層であり、銅配線層
との接続において銅の拡散を抑制する高融点金属膜を少
なくとも有している。したがって、最上層配線層が複数
の膜構造を有している場合、最も下に配置される膜が、
銅配線層と接続される高融点金属膜となる。高融点金属
膜は、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、モ
リブデン（Ｍｏ）、タングステン（Ｗ）及びこれらの金
属を含有する合金を材料とすることが望ましい。最上層
配線層は、高融点金属膜の上に配置されたＡｌ系金属膜
をさらに有していても構わない。最上層配線層の一部に
電極パッドが形成され、この電極パッドを介して、半導
体素子の動作に必要な電力が供給され、或いは、半導体
集積回路の信号が入出力される。電極パッドへのボンデ
ィング方法がワイヤボンディング方法である場合、高融
点金属膜の上に５００ｎｍ程度のＡｌ膜を形成すること
が望ましい。バンプを用いるフリップチップ実装などの
ワイヤレスボンディング方法である場合、最上層金属配
線層は、高融点金属膜のみで構成しても構わない。電極
パッドは半導体チップ上のどの位置に配置しても構わな
い。即ち、半導体チップ外周の半導体素子が配置されて
いない領域に電極パッドを配置するだけでなく、半導体
素子が配置されている素子領域上に配置しても構わな
い。突起電極（バンプ）を用いたフリップチップ実装に
おける多ピン化に対応することができる。
【００１５】「ヒューズ」は、半導体集積回路の一部を
構成する回路素子であり、ポリシリコンなどからなる半
導体素子、或いは「銅配線層」の一部として形成されて
いるのではなく、「最上層配線層の一部」として形成さ
れている。ヒューズは、例えば、半導体チップ上の欠陥
部分と予備エレメントとの切り替えるための冗長回路の
一部を構成するヒューズなどを含む。その他にも、半導
体装置の製造終了後に、エネルギービームを照射して意
図的に切断することを目的とするヒューズを含む。
【００１６】「表面保護膜」は、半導体チップの機能を
保護するための膜であり、ＣＶＤ法などにより成膜され
る。表面保護膜は、ヒューズ上に形成される絶縁膜であ
るため、表面保護膜の膜厚はヒューズの切断に支障の無
い範囲で選択することが可能である。
【００１７】「バンプ」は、フリップチップ実装などの
ワイヤレスボンディング技術における突起電極を示し、
表面保護膜が選択的に除去された電極パッドに接続され
ている。バンプは、スズ（Ｓｎ）、鉛（Ｐｂ）、銀（Ａ
ｇ）などの合金を材料とすることが望ましい。「バンプ
用下地金属膜」は、電極パッドとバンプとの間に配置さ
れ、電極パッドとバンプとの密着性を向上させるための
金属膜である。チタン（Ｔｉ）、クロム（Ｃｒ）、Ｃ
ｕ、金（Ａｕ）、ニッケル（Ｎｉ）などの金属膜を積層
したものである。
【００１８】本発明の第１の特徴によれば、ヒューズが
形成されている最上層配線層の上には保護膜のみが形成
されているため、ヒューズを切断する前に予めヒューズ
上の絶縁膜に対して、ヒューズの切断に支障の無い範囲
の膜厚が残るようにエッチング処理を施す必要がなく、
容易にヒューズを切断することができる。また、銅配線
層においてヒューズを形成する必要がなくなるため、銅
配線層の上に成膜された層間絶縁膜及び表面保護膜をヒ
ューズの切断に支障の無い範囲の膜厚まで薄膜化する必
要が無くなる。さらに、ヒューズ上の絶縁膜の膜厚制御
のエッチング工程を削除することができるため、製造効
率を向上させ、製造コストを削減することができる。ま
た、バンプ用下地金属膜の形成工程及びバンプの形成工
程の前に、配線層の一部としてヒューズを形成すること
ができるため、配線工程を行う製造ライン上において、
半導体チップの動作テストを実施し、ヒューズブローに
よる不良箇所と予備エレメントとの置き換えを実施する
ことができる。したがって、動作テストにおいて選別さ
れた良品チップに対してのみ、バンプ用下地金属膜の形
成工程及びバンプ形成工程などのアッセンブリ工程を実
施することができ、生産効率が向上する。
【００１９】本発明の第１の特徴において、最上層配線
と銅配線層との間でキャパシタが形成されていても構わ
ない。このとき、最上層配線層とその下の銅配線層との
間でキャパシタが形成される。製造工程を増やすことな
く、キャパシタを形成することができ、安定した電源電
圧を半導体チップ全体に供給することができる。また、
バンプは、半導体素子上に配置されていても構わない。
フリップチップ実装などのワイヤレスボンディング技術
において、多ピン化に対応した高密度な実装が可能にな
る。また、保護膜の上に保護膜に対して十分大きなエッ
チング選択比を有する有機樹脂膜が配置され、バンプ用
下地金属膜はこの有機樹脂膜の上に配置されていても構
わない。保護膜に対して十分大きなエッチング選択比を
有するエッチング手段で、最上層配線のヒューズ部分に
形成された有機樹脂膜をエッチングすることで、保護膜
が表出した時点でエッチングを終了することができる。
したがって、ヒューズの上には保護膜のみを容易に配置
することができる。
【００２０】本発明の第２の特徴は、（１）銅を主成分
とする金属から成る銅配線層を絶縁膜を介して半導体基
板上に形成する第１工程と、（２）銅配線層に接続され
た高融点金属膜を少なくとも含む最上層配線層を銅配線
層の上層に形成する第２工程と、（３）最上層配線層の
上に表面保護膜を形成する第３工程と、（４）最上層配
線層に接続されたバンプ用下地金属膜を表面保護膜の上
に形成する第４工程と、（５）バンプ用下地金属の上に
バンプを形成する第５工程とを少なくとも有し、第２工
程において、最上層配線層の一部としてエネルギービー
ムにより切断可能なヒューズを形成する半導体装置の製
造方法であることである。
【００２１】本発明の第２の特徴によれば、ヒューズが
形成される最上層配線層の上には第３工程において保護
膜が形成され、第４及び第５工程において、電極パッド
部分に対して選択的にバンプ用下地金属膜とバンプが形
成されるため、ヒューズの上には表面保護膜のみが形成
されることになる。従って、本発明の第１の特徴と同様
に、ヒューズを切断する前に予めヒューズ上の絶縁膜に
対してエッチング処理を施す必要がなく、容易にヒュー
ズを切断することができる。また、銅配線層においてヒ
ューズを形成する必要がなくなるため、銅配線層の上に
成膜された層間絶縁膜及び表面保護膜を薄膜化する必要
が無くなり、製造効率を向上させ、製造コストを削減す
ることができる。また、配線工程を行う製造ライン上に
おいて、半導体チップの動作テストを実施し、ヒューズ
ブローによる不良箇所と予備エレメントとの置き換えを
実施することができる。したがって、動作テストにおい
て選別された良品チップに対してのみ、バンプ用下地金
属膜の形成工程及びバンプ形成工程などのアッセンブリ
工程を実施することができ、生産効率が向上する。
【００２２】本発明の第２の特徴において、第１の工程
で銅配線層の一部としてキャパシタの一方の電極を形成
し、第２の工程で最上層配線層の一部としてキャパシタ
の他方の電極を形成しても構わない。最上層配線と銅配
線層との間でキャパシタが形成され、製造工程を増やす
ことなく、キャパシタを形成することができ、安定した
電源電圧を半導体チップ全体に供給することができる。
また、第３工程と第４工程との間に、表面保護膜に対し
て十分大きなエッチング選択比を有する有機樹脂膜を保
護膜の上に形成する工程をさらに有していても構わな
い。
【００２３】
【発明の実施の形態】（第１の実施の形態）以下図面を
参照して、本発明の実施の形態を説明する。図１は、本
発明の実施の形態に係る半導体装置の構成の一部分を示
す断面図である。図１に示すように、本発明の第１の実
施の形態に係る半導体装置は、半導体基板と、半導体基
板の上に形成された複数の半導体素子と、複数の半導体
素子を互いに接続する複数の銅配線層（１、２）と、銅
配線層（１、２）より上層に配置され、銅配線層（１、
２）に接続された高融点金属膜８を少なくとも含む最上
層配線層（８、９）と、最上層配線層（８、９）の上に
配置された表面保護膜１０と、表面保護膜１０の上に配
置され、表面保護膜１０に対して十分大きなエッチング
選択比を有する有機樹脂膜（ポリイミド）１１と、ポリ
イミド１１の上に配置され、最上層配線層（８、９）に
接続されたバンプ用下地金属膜（バリアメタル）１４
と、バリアメタル１４の上に配置されたバンプ（半田ボ
ール）１５とを有する。最上層配線層（８、９）には、
エネルギービームにより切断可能なヒューズが配置され
ている。図１には、複数の銅配線層の一部（１、２）
と、最上層配線層（８、９）と、表面保護膜１０と、ポ
リイミド１１と、バリアメタル１４と、半田ボール１５
とを示し、その他の半導体基板、半導体素子、銅配線層
の残り部分は省略した。
【００２４】複数の銅配線層（１、２）は、層間絶縁膜
（３、４）を介して積層され、異なる銅配線層（１、
２）が層間絶縁膜４内に配置された接続箇所（コンタク
トプラグ）において接続されることで、半導体基板上に
多層配線構造を有する半導体集積回路装置が形成され
る。最上層の銅配線層２の一部に電極パッドが形成さ
れ、この電極パッドを介して、半導体素子の動作に必要
な電力が供給され、或いは、半導体集積回路の信号が入
出力される。図１には、複数の銅配線層の一部として、
第１の銅配線層１と第２の銅配線層２を示す。第１銅配
線層１の下には第１の層間絶縁膜３が配置され、第１の
銅配線層１と第２の銅配線層２との間には第２の層間絶
縁膜４が配置されている。第１の銅配線層１は、デュア
ルダマシン構造を有している。即ち、第１の銅配線層１
の一部が、コンタクトプラグとして第２の層間絶縁膜４
内に配置され、このコンタクトプラグを介して、第１の
銅配線１と第２の銅配線２は接続されている。図１にお
いて、右側、中央、左側の３箇所に銅配線層（１、２）
が配置され、右側から中央までがヒューズが形成される
ヒューズ領域１２、左側が電極パッドが形成されるパッ
ド領域１３を示す。図１には示さないが、第１の銅配線
層１と半導体基板との間には、異なる銅配線層が配置さ
れていても構わない。
【００２５】第２の銅配線層２の上には窒化シリコン膜
６が配置されている。窒化シリコン膜６の上には酸化シ
リコン膜７が配置されている。酸化シリコン膜７の上に
は高融点金属膜８が配置されている。高融点金属膜８の
上にはＡｌ膜９が配置されている。高融点金属８とＡｌ
膜９は、最上層配線層を構成している。最上層配線層
（８、９）は、ヒューズ領域１２及びパッド領域１３に
選択的に配置されている。また、高融点金属膜８は、右
側、中央、左側の第２の銅配線層２にそれぞれ接続され
ている。ヒューズ領域１２の中央、右側の第２の銅配線
層２は、高融点金属膜８を介して接続されている。Ａｌ
膜９の上には表面保護膜１０が配置されている。表面保
護膜１０の上にはポリイミド１１が配置されている。パ
ッド領域１３のＡｌ膜９の上には、表面保護膜１０及び
ポリイミド１１の代わりにバリアメタル１４が配置さ
れ、バリアメタル１４の一部は、表面保護膜１０及びポ
リイミド１１の上にそれぞれ配置されている。バリアメ
タル１４の上には半田ボール１５が配置されている。ヒ
ューズ領域１２の表面保護膜１０の上にはポリイミド１
１が配置されておらず、表面保護膜１０が表出してい
る。
【００２６】次に、図１に示した半導体装置の製造方法
を図２乃至図４を参照して説明する。図２乃至図４は、
図１に示した半導体装置の製造方法における主要な製造
工程を示す断面図である。
【００２７】（１）まず、半導体ウェハをクリーンルー
ム内の製造ライン上に配置し、基板・配線工程を行う準
備をする。そして、製造ラインを駆動させて、基板工程
において、半導体ウェハ上に複数の半導体素子を形成す
る。具体的には、成膜工程、ＰＥＰ工程、エッチング工
程などを繰り返して、隣り合う半導体素子を分離するた
めの素子分離領域を形成し、素子領域にＭＯＳ・ＦＥ
Ｔ、バイポーラトランジスタなどの半導体素子を形成す
る。
【００２８】（２）次に、配線工程において、半導体基
板上の半導体素子に接続される銅配線層をダマシン法に
より形成して半導体集積回路を形成する。具体的には、
まず、半導体基板上に層間絶縁膜を成膜する。銅配線層
に接続される半導体素子の各電極部分に窓を有するレジ
ストパターンを形成する。このレジストパターンを介し
て、異方性エッチングを行い、半導体素子の各電極部分
の層間絶縁膜を選択的に除去して、半導体素子の各電極
部分が表出したコンタクトホールを形成する。
【００２９】次に、スパッタ法を用いて、コンタクトホ
ール内にタングステン（Ｗ）を埋め込む。絶縁膜上の余
分なＷをＣＭＰ（化学的機械的研磨）などにより除去し
て、コンタクトホール内部に選択的に埋め込まれたＷプ
ラグを形成する。
【００３０】次に、再び層間絶縁膜を成膜する。配線パ
ターン部分に窓を有するレジストパターンを形成し、こ
のレジストパターンを介して異方性エッチングを行い、
配線パターン部分の層間絶縁膜を選択的に除去して、Ｗ
プラグが表出したダマシン配線溝を形成する。次に、チ
タン（Ｔｉ）、窒化チタン（ＴｉＮ）などの高融点金属
からなるバリア層をダマシン配線溝の内壁に堆積する。
次に、真空蒸着法などを用いてＣｕを堆積してダマシン
配線溝を埋め戻す。層間絶縁膜上に堆積された余分な高
融点金属及びＣｕをＣＭＰ法などで除去して、ダマシン
配線溝内部に選択的に埋め込まれた高融点金属及びＣｕ
からなる銅配線層を形成する。以上の工程を経て、半導
体基板上に層間絶縁膜とその上に銅配線層を形成するこ
とができる。以上の工程を繰り返し行うことで、層間絶
縁膜と銅配線層を交互に形成して多層配線を形成するこ
とができる。
【００３１】ただし、半導体基板上の半導体素子との接
続部分に使用したＷプラグは、第２層目以上の配線層に
おいては使用しない。Ｗプラグの代わりに、コンタクト
ホール及びダマシン配線溝に、高融点金属からなるバリ
ア層及びＣｕを埋め込んで、図２（ａ）に示したデュア
ルダマシン構造を有する銅配線層を形成する。
【００３２】（３）次に、図２(ａ)に示すように、第２
の銅配線層２を形成した後、ウェハ全面に絶縁膜として
膜厚が１００ｎｍの窒化シリコン膜６をＣＶＤ法により
堆積する。続けて、膜厚が４００ｎｍの酸化シリコン膜
７をＣＶＤ法により堆積する。窒化シリコン膜６は、第
２の銅配線層２から銅が拡散するのを防止する機能を有
する絶縁膜である。勿論、窒化シリコン膜６の代わり
に、同じ機能を有する他の材料から成る絶縁膜であって
も構わない。ここでは、最も一般的な窒化シリコン膜６
を第２の銅配線層２の上に堆積した。
【００３３】（４）次に、スピンナーを用いて、回転す
るウェハ上にレジスト液を塗布し、酸化シリコン膜７上
に一様にレジスト膜を成膜する。図２（ｂ）に示すよう
に、右側、中央、左側の各第２の銅配線層２上に窓を有
するマスクを介してレジスト膜を露光し、レジスト膜を
現像することで、右側、中央、左側の各第２の銅配線層
２上に開口部を有するレジストパターン１７を形成す
る。レジストパターン１７をマスクとしてＲＩＥ法を用
いて酸化シリコン膜７の異方性エッチングを行い、各第
２の銅配線層２上の酸化シリコン膜７を選択的に除去
し、窒化シリコン膜６の一部を表出させる。その後、ア
ッシャー（灰化）処理によりレジストパターン１７を除
去する。
【００３４】（５）次に、図２(ｃ）に示すように、酸
化シリコン膜７をマスクとして、窒化シリコン膜６の異
方性エッチングを行い、窒化シリコン膜６を選択的に除
去して、各第２の銅配線層２を表出させる。ここで、レ
ジストパターン１７を用いて、酸化シリコン膜７及び窒
化シリコン膜６を同時にエッチングしてしまうと、レジ
ストパターン１７のアッシャー処理時に表出した第２の
銅配線２も一緒に酸化されてしまい、電気特性上好まし
くない。したがって、酸化シリコン膜７と窒化シリコン
膜６などの十分大きなエッチング選択比を有する２種類
の絶縁膜の組合わせた積層膜を形成することで、第２の
銅配線の酸化を回避できる。勿論、十分大きなエッチン
グ選択比を有する２種類の絶縁膜の組合わせであれば、
これ以外の絶縁膜の組合わせであっても構わない。ある
いは、表出した銅が酸化することなく、レジストパター
ン１７を除去する処理方法を用いた場合、酸化シリコン
膜７及び窒化シリコン膜を６の代わりに、単層の層間絶
縁膜を第２の銅配線層２の上に形成し、一度にエッチン
グ処理を施しても構わない。いずれの方法を用いても本
発明の効果に違いは無い。
【００３５】（６）次に、図３（ａ）に示すように、ス
パッタ法を用いて、高融点金属膜８を堆積する。高融点
金属膜は、特に積層構造でなくとも良く、ＴａやＴａＮ
といった単層の膜でも構わない。ここでは、高融点金属
膜８として、膜厚が１０乃至６０ｎｍの窒化タンタル
（ＴａＮ）を堆積し、その上に、膜厚が５ｎｍのタンタ
ル（Ｔａ）を堆積する。高融点金属膜８の上に、スパッ
タ法を用いて、膜厚が５００ｎｍのＡｌ膜９を堆積し
て、高融点金属膜８とＡｌ膜９とからなる最上層配線層
を堆積する。Ａｌ膜９の膜厚は、ヒューズの抵抗スペッ
クを満たし、且つレーザブローが可能な膜厚であれば構
わない。また、Ａｌ膜９は、Ａｌに５ｗｔ％程度のＣｕ
が添加されているＡｌＣｕ膜、Ａｌに５％程度のＣｕ及
びシリコン（Ｓｉ）がそれぞれ添加されたＡｌＳｉＣｕ
膜であっても構わない。実施の形態においては、ワイヤ
ボンディングによるチップ配線を行うことをも想定し、
５００ｎｍ程度の膜厚のＡｌ膜９を形成する。これは、
膜厚が薄いとワイヤを用いたボンディングが行えないか
らである。また、ワイヤボンディングを行わず、半田ボ
ール１５によるワイヤレスボンディングを行う場合、最
上層配線層を高融点金属膜８のみで構成し、Ａｌ膜９を
形成しなくても構わない。実施の形態においては、従来
のＡｌ配線に対する半田バンププロセスがそのまま利用
できる利点を考慮してＡｌ膜９を形成する。
【００３６】（７）次に、スピンナーを用いて、回転す
るウェハ上にレジスト液を塗布し、酸化シリコン膜７上
に一様にレジスト膜を成膜する。所定のマスクを介して
レジスト膜を露光し、レジスト膜を現像することで、図
３（ｂ）に示すように、ヒューズ領域１２とパッド領域
１３上に選択的にレジストパターン１８を形成する。レ
ジストパターン１８をマスクとしてＲＩＥ法によりＡｌ
膜９及び高融点金属膜８の異方性エッチングを行い、ヒ
ューズ領域１２とパッド領域１３以外のＡｌ膜９及び高
融点金属膜８を選択的に除去する。その後、アッシャー
（灰化）処理によりレジストパターン１８を除去する。
なお、ＲＩＥ法などのドライエッチングの代わりにウェ
ットエッチングより選択的にＡｌ膜９及び高融点金属膜
８を除去しても構わない。最上層配線層（８、９）のエ
ッチング方法により本発明の効果に違いは無い。
【００３７】（８）次に、図３（ｃ）に示すように、Ｃ
ＶＤ法などを用いて、表面保護膜１０を堆積する。表面
保護膜１０は、Ａｌ配線を形成した場合に通常使用する
窒化シリコン膜や窒化シリコン膜と酸化シリコン膜の積
層膜などからなる保護膜である。実施の形態では、半田
バンプ形成工程で酸性のエッチング液を用いる場合を考
慮して、表面保護膜１０は、膜厚が３００ｎｍ程度の酸
化シリコン膜を堆積し、その上に耐酸性のある窒化シリ
コン膜を膜厚が２００ｎｍ程度で堆積した積層構造を有
する。表面保護膜１０が窒化シリコン膜の単層膜である
場合、窒化シリコン膜の応力により最上層配線層のＡｌ
膜９が破断する惧れがある。したがって、Ａｌ膜９の上
に窒化シリコン膜の応力を吸収する酸化シリコン膜を堆
積し、その上に耐酸性の窒化シリコン膜を堆積する。勿
論、膜応力の小さい窒化シリコン膜を用いれば、窒化シ
リコン膜の単層膜で表面保護膜１０を構成しても構わな
い。また、表面保護膜１０の膜厚は、ヒューズブローに
支障の無い範囲で選択することができる。通常のレーザ
ブローの場合、５００ｎｍ以下の膜厚の絶縁膜をヒュー
ズ上に形成することで、ヒューズブローが可能である。
また、ヒューズ部分の最上層配線層が表出してしまう
と、腐食、汚染などが発生してしまうため、半導体集積
回路の機能を保護するために必要な膜厚として５０ｎｍ
以上の膜厚の表面保護膜を堆積する必要がある。つま
り、表面保護膜は、５０乃至５００ｎｍの範囲で選択す
ることができる。実施の形態では、窒化シリコン膜と酸
化シリコン膜を併せて５００ｎｍの膜厚とした。ヒュー
ズ上の絶縁膜の膜厚が堆積膜厚により決定されるため、
下層の配線層を用いてヒューズを形成し、ヒューズ上の
絶縁膜を選択的に除去する従来の方式に比して、ヒュー
ズ上の絶縁膜の膜厚のばらつきが少なく、安定したヒュ
ーズブローを行うことができる。
【００３８】（９）次に、スピンナーを用いて、回転す
るウェハ上にレジスト液を塗布し、表面保護膜１０上に
一様にレジスト膜を成膜する。所定のマスクを介してレ
ジスト膜を露光し、レジスト膜を現像することで、図３
（ｃ）に示すように、パッド領域１３上に窓を有するレ
ジストパターン１９を形成する。レジストパターン１９
をマスクとしてドライエッチング法或いはウェットエッ
チング法により、パッド領域１３上の表面保護膜１０を
選択的に除去して、パッド領域１３のＡｌ膜９を表出さ
せる。その後、アッシャー（灰化）処理によりレジスト
パターン１９を除去する。
【００３９】（１０）次に、図４（ａ）に示すように、
表面保護膜１０の上にポリイミド１１を堆積する。ポリ
イミド１１は信頼性上の問題から用いられるため、必ず
しも必要ではないが、実施の形態においては、従来の技
術の延長という意味で示している。ポリイミド１１は、
感光性及び非感光性のものがあるが、必要に応じて選ぶ
ことができる。実施の形態では、工程の簡略化が可能な
感光性ポリイミドを用いた場合について示す。次に、図
４（ｂ）に示すように、通常のリソグラフィ工程によ
り、ヒューズ領域１２及びパッド領域１３のポリイミド
１１を選択的に除去して、ヒューズ領域１２の表面保護
膜１０を表出させ、パッド領域１３のＡｌ膜９を表出さ
せる。表面保護膜１０はポリイミド１１に対して十分大
きなエッチング選択比を有しているため、ヒューズ領域
１２のポリイミド１１を除去して表面保護膜１０を容易
に表出させることができる。
【００４０】以上の（１）乃至（１０）の各製造工程
は、通常、１つのウェハ製造ライン上で連続して実施さ
れる。以上の工程が終了した半導体ウェハは、ウェハ検
査工程において、動作テストが実施される。例えば、半
導体メモリの場合、各チップの各電極パッドにプローブ
を当て、各メモリセルの動作をテストする。テストにお
いて、正常に動作しない不良メモリセルを有するチップ
に対して、チップ内の冗長回路の一部であるヒューズを
レーザでブローすることで、不良メモリセルを予備メモ
リセルで置き換えられる。正常に動作しないメモリセル
を有するチップ不良チップは救済される。動作テストが
終了したウェハに対してもう一度、上記プローブテスト
を実施し、冗長回路によっても救済されなかった不良チ
ップにフェイルマークを付す。次に、半導体ウェハをウ
ェハ製造ラインから取り出し、動作テストにおける良品
チップを、以下に示すアッセンブリ工程が行われる製造
ライン上に配置する。
【００４１】（１１）最後に、動作テストにおいて良品
であったチップに対して、通常の半田バンプ形成プロセ
スを実施し、バリアメタル１４及び半田ボール１５をそ
れぞれ形成する。以上の工程を経て、図１に示した半導
体装置を製造することができる。
【００４２】以上説明したように、本発明の実施の形態
によれば、ヒューズが形成されている最上層配線層
（８、９）の上には保護膜１０のみが形成されているた
め、ヒューズを切断する前に、ヒューズ切断に支障ない
程度の膜厚を残して、ヒューズ上に成膜された絶縁膜を
予め除去する必要がなく、容易にヒューズを切断するこ
とができる。また、銅配線層（１、２）においてヒュー
ズを形成する必要がなくなるため、銅配線層（１、２）
の上に成膜された層間絶縁膜（３、４）及び表面保護膜
１０をヒューズの切断に支障の無い範囲の膜厚まで薄膜
化する必要が無くなる。さらに、ヒューズの上には保護
膜が形成されているため、露出部分のヒューズが腐食し
てしまうたり、不純物イオンが露出部分から進入して不
良の原因となる惧れが無くなる。
【００４３】また、ヒューズ上の絶縁膜の膜厚制御のエ
ッチング工程を削除することができるため、製造効率を
向上させ、製造コストを削減することができる。ヒュー
ズのパターン形成の際に等方的エッチング処理における
サイドエッチングを用いる事がないため、ヒューズの切
断部分のパターン幅などの設計の自由度が狭くなること
がない。また、バリアメタル（バンプ用下地金属膜）１
４の形成工程及び半田ボール１５の形成工程の前に、配
線層の一部としてヒューズを形成することができるた
め、配線工程を行う製造ライン上において、半導体チッ
プの動作テストを実施し、ヒューズブローによる不良箇
所と予備エレメントとの置き換えを実施することができ
る。したがって、動作テストにおいて選別された良品チ
ップに対してのみ、バリアメタルの形成工程及びバンプ
形成工程などのアッセンブリ工程を実施することがで
き、生産効率が向上する。
【００４４】本発明の実施の形態において、図５に示す
ように、最上層配線（８、９）と第２の銅配線層２との
間でキャパシタが形成されていても構わない。このと
き、最上層配線層（８、９）および銅配線層２において
それぞれ平行平板の電極が形成され、窒化シリコン膜６
及び酸化シリコン膜７中に電界が形成される。製造工程
を増やすことなく、キャパシタを形成することができ、
電源電圧をチップ全体に安定して供給することができ
る。
【００４５】また、バリアメタル１４及び半田ボール１
５は、半導体素子上に配置されていても構わない。つま
り、図６に示すように、第２の銅配線層２と高融点金属
膜８との接続箇所の真上とは異なる部分にバリアメタル
１４及び半田ボール１５を配置しても構わない。さら
に、最上層配線層（８、９）を用いて、半導体チップ上
の任意の部分へ引き回すことができる。図７（ａ）は、
従来の半導体チップのレイアウトを示し、図７（ｂ）
は、本発明に係る半導体チップのレイアウトを示す。図
７（ａ）に示すように、従来は、チップ中央に素子領域
を配置し、チップ外周にパッド領域１３を配置してい
た。しかし、図７（ｂ）に示すように、最上層配線層
（８、９）を用いてバリアメタル１４及び半田ボール１
５を半導体チップ上の任意の部分へ引き回すことで、半
導体チップ上の任意の部分にパッド領域１３を配置する
ことができる。フリップチップ実装などのワイヤレスボ
ンディング技術において、多ピン化に対応した高密度な
実装が可能になる。
【００４６】
【発明の効果】以上説明したように本発明によれば、ヒ
ューズのブローが容易で、且つ、ヒューズ上の絶縁膜の
膜厚制御が容易である半導体装置及びその製造方法を提
供することができる。
【００４７】また本発明によれば、基板・配線工程（ウ
ェハ工程）においてブローが容易なヒューズを形成する
ことができる半導体装置及びその製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の構成の
内、ヒューズを含む特徴部分を示す断面図である。
【図２】図２（ａ）乃至（ｃ）は、本発明の実施の形態
に係る半導体装置の製造方法における主要な製造工程を
示す断面図である（その１）。
【図３】図３（ａ）乃至（ｃ）は、本発明の実施の形態
に係る半導体装置の製造方法における主要な製造工程を
示す断面図である（その２）。
【図４】図４（ａ）及び（ｂ）は、本発明の実施の形態
に係る半導体装置の製造方法における主要な製造工程を
示す断面図である（その３）。
【図５】最上層配線層と銅配線層との間で形成されたキ
ャパシタの構成を示す断面図である。
【図６】図１における第２の銅配線層２と高融点金属膜
８との接続箇所の真上とは異なる部分にバリアメタル１
４及び半田ボール１５を配置した場合の構成を示す断面
図である。
【図７】図７（ａ）は、従来の半導体チップにおける素
子領域とパッド領域のレイアウトを示す平面図であり、
図７（ｂ）は、本発明に係る半導体チップにおける素子
領域とパッド領域のレイアウトを示す平面図である。
【符号の説明】
１ 第１の銅配線層 ２ 第２の銅配線層 ３ 第１の層間絶縁膜 ４ 第２の層間絶縁膜 ６ 窒化シリコン膜 ７ 酸化シリコン膜 ８ 高融点金属膜 ９ Ａｌ（アルミニウム）膜 １０ 表面保護膜 １１ ポリイミド膜 １２ ヒューズ領域 １３ パッド領域 １４ バリアメタル（バンプ用下地金属膜） １５ 半田ボール（バンプ） １７、１８、１９ レジストパターン ２０ 素子領域
フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH11 HH18 HH21 HH32 HH33 JJ01 JJ08 JJ09 JJ11 JJ18 JJ19 JJ32 JJ33 KK11 KK18 KK33 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP19 QQ08 QQ09 QQ10 QQ11 QQ13 QQ16 QQ19 QQ28 QQ35 QQ37 QQ48 RR04 RR06 RR22 RR27 SS11 TT04 UU03 VV07 VV10 VV11 XX00 5F064 CC23 DD42 EE22 EE32 FF02 FF27 FF32 FF33 FF42 GG03

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 銅を主成分とする金属から成る複数の銅
    配線層と、 前記銅配線層より上層に配置され、該銅配線層に接続さ
    れた高融点金属膜を少なくとも含む最上層配線層と、 前記最上層配線層の上に配置された表面保護膜と、 前記表面保護膜の上に配置され、前記最上層配線層に接
    続されたバンプ用下地金属膜と、 前記バンプ用下地金属膜の上に配置されたバンプとを有
    し、 前記最上層配線層において、エネルギービームにより切
    断可能なヒューズが形成されていることを特徴とする半
    導体装置。
  2. 【請求項２】 前記最上層配線と前記銅配線層との間で
    キャパシタが形成されていることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 銅を主成分とする金属から成る銅配線層
    を絶縁膜を介して半導体基板上に形成する第１工程と、 前記銅配線層に接続された高融点金属膜を少なくとも含
    む最上層配線層を該銅配線層より上層に形成する第２工
    程と、 前記最上層配線層の上に表面保護膜を形成する第３工程
    と、 前記最上層配線層に接続されたバンプ用下地金属膜を前
    記表面保護膜の上に形成する第４工程と、 前記バンプ用下地金属の上にバンプを形成する第５工程
    とを有し、 前記第２工程において、最上層配線層の一部としてエネ
    ルギービームにより切断可能なヒューズを形成すること
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記第１の工程において、前記銅配線層
    の一部としてキャパシタの一方の電極を形成し、前記第
    ２の工程において、前記最上層配線層の一部として前記
    キャパシタの他方の電極を形成することを特徴とする請
    求項３記載の半導体装置の製造方法。
JP2000293941A 2000-09-27 2000-09-27 半導体装置及びその製造方法 Pending JP2002110799A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000293941A JP2002110799A (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法
KR10-2001-0059542A KR100436407B1 (ko) 2000-09-27 2001-09-26 반도체 장치 및 그 제조 방법
US09/963,430 US6656826B2 (en) 2000-09-27 2001-09-27 Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device
CNB011450673A CN1210798C (zh) 2000-09-27 2001-09-27 半导体器件及其制造方法
TW090123903A TW522538B (en) 2000-09-27 2001-09-27 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293941A JP2002110799A (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002110799A true JP2002110799A (ja) 2002-04-12

Family

ID=18776645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293941A Pending JP2002110799A (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6656826B2 (ja)
JP (1) JP2002110799A (ja)
KR (1) KR100436407B1 (ja)
CN (1) CN1210798C (ja)
TW (1) TW522538B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101618A (ja) * 2003-09-25 2005-04-14 Samsung Electronics Co Ltd 同一レベルに位置するヒューズとキャパシタを有する半導体素子及びその製造方法
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
JP2006114579A (ja) * 2004-10-13 2006-04-27 Yamaha Corp 半導体装置及びその製造方法
JP2006179663A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体パッケージ
JP2006216728A (ja) * 2005-02-03 2006-08-17 Ricoh Co Ltd 半導体装置およびその製造方法
JP2007035875A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法
JP2007088478A (ja) * 2005-09-21 2007-04-05 Agere Systems Inc 相互接続層置換用のアンダー・ボンディング・パッド経路
US7335537B2 (en) 2003-04-04 2008-02-26 Renesas Technology Corp. Method of manufacturing semiconductor device including bonding pad and fuse elements
KR100871389B1 (ko) 2007-10-05 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법
US7936075B2 (en) 2008-03-05 2011-05-03 Renesas Electronics Corporation Semiconductor device and semiconductor device manufacturing method
JP2011139092A (ja) * 2002-10-17 2011-07-14 Samsung Electronics Co Ltd 集積回路キャパシタ構造
US8115315B2 (en) 2005-03-18 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
JP2012164831A (ja) * 2011-02-07 2012-08-30 Rohm Co Ltd 半導体装置およびその製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
TWI514442B (zh) * 2003-10-21 2015-12-21 Ziptronix Inc 單一光罩通道之方法與裝置
JP2016111060A (ja) * 2014-12-02 2016-06-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017103376A (ja) * 2015-12-03 2017-06-08 ローム株式会社 半導体装置

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818110B1 (en) * 1997-09-30 2004-11-16 Symyx Technologies, Inc. Combinatorial electrochemical deposition and testing system
US6524912B1 (en) * 2000-08-31 2003-02-25 Micron Technology, Inc. Planarization of metal container structures
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
KR100429881B1 (ko) * 2001-11-02 2004-05-03 삼성전자주식회사 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
JP4136641B2 (ja) * 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
FR2842351A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Adaptation d'un circuit integre a des besoins specifiques
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
CN1241264C (zh) * 2002-09-30 2006-02-08 松下电器产业株式会社 半导体装置及其制造方法
US6750129B2 (en) * 2002-11-12 2004-06-15 Infineon Technologies Ag Process for forming fusible links
US7215361B2 (en) 2003-09-17 2007-05-08 Micron Technology, Inc. Method for automated testing of the modulation transfer function in image sensors
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
KR100507702B1 (ko) * 2003-04-03 2005-08-09 주식회사 하이닉스반도체 반도체 소자의 메탈 라인 형성 방법
US7169696B2 (en) * 2003-06-24 2007-01-30 California Institute Of Technology Method for making a system for selecting one wire from a plurality of wires
US20050077594A1 (en) * 2003-10-10 2005-04-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device with polysilicon fuse and method for trimming the same
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
JP4603281B2 (ja) * 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
JP4685388B2 (ja) * 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
US7956460B2 (en) * 2004-12-28 2011-06-07 Rohm Co., Ltd. Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
KR100579863B1 (ko) * 2004-12-29 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자상 퓨주부 형성 방법 및 퓨주부를 포함하는반도체 소자
KR100595856B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7586199B1 (en) 2005-03-23 2009-09-08 Marvell International Ltd. Structures, architectures, systems, methods, algorithms and software for configuring and integrated circuit for multiple packaging types
US8405220B1 (en) 2005-03-23 2013-03-26 Marvell International Ltd. Structures, architectures, systems, methods, algorithms and software for configuring an integrated circuit for multiple packaging types
TWI268564B (en) * 2005-04-11 2006-12-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
US7365396B2 (en) * 2005-04-14 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. SOI SRAM products with reduced floating body effect
KR100714483B1 (ko) * 2005-07-18 2007-05-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8290239B2 (en) * 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
US20070108549A1 (en) * 2005-11-15 2007-05-17 Ping-Chang Wu Semiconductor structure
CN100452377C (zh) * 2005-12-01 2009-01-14 联华电子股份有限公司 芯片与封装结构
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
KR100909755B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체소자의 퓨즈 및 그 형성방법
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
WO2010117987A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Bumped, self-isolated gan transistor chip with electrically isolated back surface
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
JP5548060B2 (ja) * 2010-07-28 2014-07-16 株式会社東芝 半導体装置
US8659118B2 (en) 2011-07-29 2014-02-25 Infineon Technologies Ag Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
EP2743965B1 (en) * 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US8884400B2 (en) * 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US10204876B2 (en) * 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US9627467B2 (en) * 2013-09-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film resistor integrated between interconnect levels and contacting an underlying dielectric layer protrusion
CN104658910A (zh) * 2013-11-20 2015-05-27 上海华虹宏力半导体制造有限公司 一种功率mos器件的金属成膜方法
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
JP6300933B2 (ja) 2014-08-08 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US9679844B2 (en) 2015-06-18 2017-06-13 Microchip Technology Incorporated Manufacturing a damascene thin-film resistor
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9620432B2 (en) 2015-09-02 2017-04-11 International Business Machines Corporation Dielectric thermal conductor for passivating eFuse and metal resistor
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN106601715A (zh) * 2016-12-21 2017-04-26 成都芯源系统有限公司 集成电路芯片及其制作方法
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11094620B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Integrated capacitor with extended head bump bond pillar
CN113394193B (zh) * 2020-03-13 2022-03-22 长鑫存储技术有限公司 半导体结构及其形成方法、激光熔丝的熔断方法
US11302537B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with conductive adhesive layer and method for forming the same
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177968A (ja) 1989-12-07 1991-08-01 Fuji Xerox Co Ltd 文書データ交換方法及びその装置
JP3290459B2 (ja) 1991-06-27 2002-06-10 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
JPH11340265A (ja) 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
US6413848B1 (en) * 1998-07-17 2002-07-02 Lsi Logic Corporation Self-aligned fuse structure and method with dual-thickness dielectric
US6259146B1 (en) * 1998-07-17 2001-07-10 Lsi Logic Corporation Self-aligned fuse structure and method with heat sink
US6261873B1 (en) * 1999-04-29 2001-07-17 International Business Machines Corporation Pedestal fuse
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6496053B1 (en) * 1999-10-13 2002-12-17 International Business Machines Corporation Corrosion insensitive fusible link using capacitance sensing for semiconductor devices
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139092A (ja) * 2002-10-17 2011-07-14 Samsung Electronics Co Ltd 集積回路キャパシタ構造
US7335537B2 (en) 2003-04-04 2008-02-26 Renesas Technology Corp. Method of manufacturing semiconductor device including bonding pad and fuse elements
US7423301B2 (en) 2003-04-04 2008-09-09 Renesas Technology Corp. Semiconductor device including fuse elements and bonding pad
JP2005101618A (ja) * 2003-09-25 2005-04-14 Samsung Electronics Co Ltd 同一レベルに位置するヒューズとキャパシタを有する半導体素子及びその製造方法
TWI514442B (zh) * 2003-10-21 2015-12-21 Ziptronix Inc 單一光罩通道之方法與裝置
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
JP4600652B2 (ja) * 2004-10-13 2010-12-15 ヤマハ株式会社 半導体装置及びその製造方法
JP2006114579A (ja) * 2004-10-13 2006-04-27 Yamaha Corp 半導体装置及びその製造方法
JP2006179663A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体パッケージ
JP2006216728A (ja) * 2005-02-03 2006-08-17 Ricoh Co Ltd 半導体装置およびその製造方法
US8643178B2 (en) 2005-03-18 2014-02-04 Samsung Electronics Co., Ltd. Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US8115315B2 (en) 2005-03-18 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US8410611B2 (en) 2005-03-18 2013-04-02 Samsung Electronics Co., Ltd. Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
JP2007035875A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法
KR101163974B1 (ko) 2005-09-21 2012-07-09 에이저 시스템즈 인크 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅
US8319343B2 (en) 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
JP2007088478A (ja) * 2005-09-21 2007-04-05 Agere Systems Inc 相互接続層置換用のアンダー・ボンディング・パッド経路
KR100871389B1 (ko) 2007-10-05 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법
US7936075B2 (en) 2008-03-05 2011-05-03 Renesas Electronics Corporation Semiconductor device and semiconductor device manufacturing method
JP2012164831A (ja) * 2011-02-07 2012-08-30 Rohm Co Ltd 半導体装置およびその製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
US9406628B2 (en) 2013-03-21 2016-08-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9607956B2 (en) 2013-03-21 2017-03-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2016111060A (ja) * 2014-12-02 2016-06-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017103376A (ja) * 2015-12-03 2017-06-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR100436407B1 (ko) 2004-06-16
CN1359155A (zh) 2002-07-17
US20020037643A1 (en) 2002-03-28
TW522538B (en) 2003-03-01
US6656826B2 (en) 2003-12-02
CN1210798C (zh) 2005-07-13
KR20020025032A (ko) 2002-04-03

Similar Documents

Publication Publication Date Title
JP2002110799A (ja) 半導体装置及びその製造方法
US6392300B1 (en) Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire
JP5409993B2 (ja) 相互接続層置換用のアンダー・ボンディング・パッド経路
JP4373866B2 (ja) 半導体装置の製造方法
US7301216B2 (en) Fuse structure
US8569181B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US20080160682A1 (en) Semiconductor device having fuse circuit on cell region and method of fabricating the same
JP3977578B2 (ja) 半導体装置および製造方法
JP2003142485A (ja) 半導体装置及びその製造方法
US7999382B2 (en) Semiconductor device and fabrication method for the same
JP2002319635A (ja) 半導体集積回路装置およびその製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP3685722B2 (ja) 半導体装置及びその製造方法
JP3347057B2 (ja) 半導体装置
JP2004134640A (ja) 半導体集積回路装置およびその製造方法
JP2005223123A (ja) 半導体装置およびその製造方法
JP2009124060A (ja) 半導体装置の製造方法
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JP2000332116A (ja) 半導体集積回路装置およびその製造方法
US20230352430A1 (en) Semiconductor device and method of manufacturing the same
JP2023547359A (ja) 高度な異種集積のための貴金属シード層を有するピラー・バンプ
JP2005011833A (ja) 半導体装置およびその製造方法
JP2001093981A (ja) 半導体装置およびその製造方法
JP2002289692A (ja) 半導体チップ、半導体パッケージおよび半導体チップの製造方法
JP2000216250A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050104