JP2001093981A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】Ｃｕ配線を用いた半導体集積回路とリダンダン
シー回路とを備えた半導体装置において、リダンダンシ
ー回路のフューズの溶断によって生じるフューズ材料の
飛散による悪影響を無くすこと。 【解決手段】リダンダンシー回路のフューズとして、Ｃ
ｕよりも層間絶縁膜中における拡散係数の小さいＡｌま
たはＡｌ合金からなるフューズ６ｆを用いることによっ
て、飛散したフューズ材料がシリコン基板１に形成され
たトランジスタにまで拡散することを防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
不良個所を救済するためのリダンダンシー回路（冗長回
路）を含む半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】高性能ロジックＬＳＩに代表される半導
体装置では、高速動作のために伝達信号のＲＣ遅延を抑
制する必要がある。このため、微細金属配線の材料とし
て、従来のＡｌまたはＡｌ合金にかわり、Ｃｕが注目さ
れている。

【０００３】Ｃｕ配線の使用にあたっては、配線以外の
領域にＣｕが拡散することを防止する必要がある。その
理由は、層間絶縁膜で一般に使用されているシリコン酸
化膜等の絶縁膜中をＣｕが非常に速く拡散するため、例
えばシリコン基板に形成したＭＯＳトランジスタにまで
Ｃｕが拡散してキャリア寿命が短くなったり、あるいは
ゲート酸化膜の耐圧が劣化するなどの問題が起こるから
である。

【０００４】そこで、一般にＣｕ配線を使用する場合に
は、Ｃｕに対して拡散防止機能を有するＴｉＮ膜やＴａ
Ｎ膜などの高融点金属の窒化物膜（バリアメタル膜）
と、同じくＣｕに対して拡散防止機能を有するＳｉＮ膜
などの絶縁膜とを組み合わせることにより、Ｃｕ配線の
周囲に拡散防止層を形成する手段が採られている。

【０００５】一方で、Ｃｕ配線の使用の有無に関わらず
半導体装置では、その製造工程で不良となった回路を救
済するために、半導体装置内に設けられたリダンダンシ
ー回路のフューズを切断することにより予備回路への切
り替えをすることが行われている。

【０００６】このリダンダンシー技術は、半導体装置の
集積度の増大に伴う良品取得の困難さを回避し、半導体
装置の良品製造率を向上させるために益々重要な技術と
なってきている。

【０００７】前述のフューズは、一般に半導体集積回路
の多層配線のうちの１層と同一層に形成される。Ａｌま
たはＡｌ合金配線とＷプラグとを用いた多層配線構造を
有する従来の半導体装置においては、ＡｌまたはＡｌ合
金からなる配線状のフューズを形成する。

【０００８】このようなフューズを形成した後、フュー
ズ真上の絶縁膜をエッチング除去してフューズを露出さ
せ、不良した回路に対応するフューズをレーザー照射に
より局所加熱することにより溶断し、回路救済を行う。

【０００９】ところが、前述のようなＡｌフューズ構造
を多層Ｃｕ配線を用いた半導体集積回路を救済するため
のリダンダンシー回路のフューズに応用する場合、図７
（ａ）に示すように、フューズ材料は多層配線材料と同
じＣｕとなる。

【００１０】なお、図において、８１はシリコン基板に
形成されたトランジスタ層、８２は絶縁膜、８３はＣｕ
からなるフューズ、８４はＣｕ配線、８５は絶縁膜、８
６はレーザー用照射窓をそれぞれ示している。また、Ｃ
ｕの拡散防止膜およびビアプラグは省略してある。

【００１１】この場合、図７（ｂ）に示すように、レー
ザー照射８７によって溶断されたフューズ８３は、その
一部（Ｃｕ）８８がその周辺の絶縁膜８２，８５に飛散
・付着し、Ｃｕ８８が絶縁膜８２を介してトランジスタ
層８１にまで拡散することにより、上述したようなキャ
リア寿命が短くなるなどのデバイス特性の劣化という問
題が発生する。

【００１２】また、ＣｕはＡｌまたはＡｌ合金に比べて
融点が高いため、溶断に要するレーザーの出力を高くし
なければならない。そのため、フューズ材料としてＡｌ
を用いた場合に比べて、半導体装置のフューズ以外の領
域がより高温に加熱され、デバイス不良が発生しやすく
なる。

【００１３】

【発明が解決しようとする課題】上述の如く、従来のＡ
ｌ配線を用いた半導体集積回路を救済するために用いら
れているリダンダンシー回路のフューズ構造をそのまま
Ｃｕ配線を用いた半導体集積回路を救済するためのリダ
ンダンシー回路のフューズに応用すると、フューズ材料
がＣｕとなるため、溶断されたＣｕが周辺の絶縁膜等に
飛散・付着し、このＣｕがトランジスタ層まで拡散する
ことにより、デバイス特性が劣化するという問題があっ
た。

【００１４】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Ｃｕ等の拡散係数の大
きい配線材料を使用しても、救済するべき半導体集積回
路に悪影響を与えずに溶断できるフューズを有するリダ
ンダンシー回路を備えた半導体装置およびその製造方法
を提供することにある。

【００１５】

【課題を解決するための手段】［構成］上記目的を達成
するために、本発明に係る半導体装置は、第１の導電性
材料を主成分とする第１の配線を有する半導体集積回路
と、前記第１の導電性材料よりも拡散係数の小さい第２
の導電性材料を主成分とするフューズを有する、前記半
導体集積回路の不良個所を救済するためのリダンダンシ
ー回路とを備えていることを特徴とする。

【００１６】本半導体装置の好ましい形態は以下の通り
である。

【００１７】（１）第１の配線は多層配線中の配線であ
り、かつ第１の配線は第２の導電性材料を主成分とする
プラグを介して第１の配線の上または下の層の第２の配
線と電気的に接続し、フューズはプラグと同一の層に形
成されている。

【００１８】（２）第１の配線は多層配線中の配線であ
り、多層配線の最上層にはフューズ層および第２の導電
性材料を主成分とするパッドが形成されている。

【００１９】（３）本半導体装置および上記（１），
（２）において、第１の導電性材料は銅、第２の導電性
材料はアルミニウムである。

【００２０】本発明に係る半導体装置の製造方法は、第
１の配線と、この第１の配線よりも上または下の層に形
成され、プラグを介して前記第１の配線と電気的に接続
する第２の配線とを含む多層配線を有する半導体集積回
路と、フューズを有する、前記半導体集積回路の不良個
所を救済するためのリダンダンシー回路とを具備してな
る半導体装置の製造方法において、第１の導電性材料を
主成分とする第１の導電性膜を加工して、前記第１の配
線を形成する工程と、前記第１の配線の形成後または形
成前に、前記第１の導電性材料よりも拡散係数の小さい
第２の導電性材料を主成分とする第２の導電性膜を加工
して、前記第２の配線および前記フューズを同一の層に
同時に形成する工程とを有することを特徴とする。

【００２１】本発明に係る他の半導体装置の製造方法
は、第１の配線を含む多層配線と、この多層配線の最上
層に形成されたパッドとを有する半導体集積回路と、フ
ューズを有する、前記半導体集積回路の不良個所を救済
するためのリダンダンシー回路とを具備してなる半導体
装置の製造方法において、第１の導電性材料を主成分と
する第１の導電性膜を加工して、前記第１の配線を形成
する工程と、前記第１の導電性材料よりも拡散係数の小
さい第２の導電性材料を主成分とする第２の導電性膜を
加工して、前記パッドおよび前記フューズを同一の層に
同時に形成する工程とを有することを特徴とする。

【００２２】［作用］本発明（請求項１〜６）では、リ
ダンダンシー回路に用いるフューズ材料として、半導体
集積回路に用いる配線材料よりも拡散係数の小さいもの
を用いる。したがって、リダンダンシーのためのレーザ
ー照射溶断を行って、フューズ材料が飛散しても、救済
するべき半導体集積回路は悪影響を受けない。

【００２３】また、配線材料がＣｕの場合、フューズ材
料は本発明（請求項４）のようにＡｌが好ましい。その
理由は、ＡｌはＣｕに比べて拡散係数が小さいことはも
ちろんのこと、Ｃｕに比べて融点が低いため、その分よ
り低温でフューズの溶断を行えるからである。フューズ
の溶断温度が低いほど素子が受ける悪影響は小さくな
り、その結果として半導体集積回路の信頼性が向上す
る。

【００２４】また、本発明（請求項５）によれば、同じ
膜を加工してフューズと第１の配線を同時に形成してい
るので、工程数の増加を招かずに、フューズを形成する
ことができる。同様に、本発明（請求項６）によれば、
同じ膜を加工してフューズとパッドを同時に形成してい
るので、工程数の増加を招かずに、フューズを形成する
ことができる。

【００２５】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。

【００２６】（第１の実施形態）本実施形態の構造上の
特徴は、多層Ｃｕ配線を用いた半導体集積回路を有する
半導体装置において、多層Ｃｕ配線のうちの少なくとも
１つのビアプラグをＡｌまたはＡｌ合金により形成し、
このＡｌまたはＡｌ合金からなるビアプラグが形成され
ている層と同一層に、上記半導体集積回路を救済するた
めのリダンダンシー回路のフューズとして、Ａｌまたは
Ａｌ合金からなるフューズを設けることにある。半導体
集積回路は、例えばＤＲＡＭのメモリセルアレイであ
る。

【００２７】また、本実施形態では、多層Ｃｕ配線のビ
アプラグの形成にあたって、層間絶縁膜に開孔されたビ
アホール内を金属膜で埋め込む工程を有する通常の形成
方法とは異なり、Ａｌ膜またはＡｌ合金膜を堆積し、こ
れをリソグラフィーと反応性イオンエッチング（ＲＩ
Ｅ：Reactive Ion Etching）を用いて加工し、Ａｌまた
はＡｌ合金からなる柱状構造物（Ａｌピラー）を形成
し、この柱状構造物をＣｕ配線間を接続するためのビア
プラグとする形成方法を採る。

【００２８】ここでは、配線間のコンタクトを取るため
のビアプラグの場合について説明するが、基板表面に形
成された拡散層とコンタクトを取るコンタクトプラグの
場合についても同様に本発明を適用できる。

【００２９】各層のＣｕ配線は、層間絶縁膜にリソグラ
フィーとＲＩＥを用いて形成した配線溝内にＣｕ膜およ
びバリアメタル膜を埋め込むダマシン法（Damascene）
により形成する。

【００３０】本実施形態のプロセス上の特徴は、上述し
たＡｌ膜またはＡｌ合金膜をリソグラフィーとＲＩＥに
より加工してビアプラグを形成する際に、リダンダンシ
ー回路のＡｌまたはＡｌ合金からなるフューズも同時に
形成することにある。ビアプラグおよびフューズは同一
のリソグラフィー工程とＲＩＥ工程により形成するの
で、フューズを形成するための特別の工程は不要であ
る。

【００３１】以下、図１〜図３を用いて本発明の第１の
実施形態に係る半導体装置の製造方法について具体的に
説明する。なお、ここでは、本発明の特徴である半導体
集積回路の多層配線とリダンダンシー回路のフューズを
中心に説明し、半導体集積回路自身およびリダンダンシ
ー回路自身については従来と同じなので省略する。

【００３２】まず、図１（ａ）に示すように、シリコン
基板１上に第１層間絶縁膜２を形成し、この第１層間絶
縁膜２に通常のリソグラフィー技術およびＲＩＥ技術を
用いて第１配線溝３を形成する。図には５つの配線溝３
が示されているが、その個数は５つには限定されない。
また、シリコン基板１には半導体集積回路を構成するＭ
ＯＳトランジスタ等の能動素子およびキャパシタ等の受
動素子が集積形成されている。

【００３３】次に図１（ｂ）に示すように、第１配線溝
３の内部を埋め込むように、Ｃｕ拡散防止のためのバリ
アメタル膜としてのＴａＮ膜４、埋込み（ダマシン）型
の第１Ｃｕ配線となるＣｕ膜５を順次全面に堆積する。
ＴａＮ膜４およびＣｕ膜５の成膜方法としては、既知の
スパッタリング法、ＣＶＤ法およびメッキ法のいずれを
用いても良い。

【００３４】次に図１（ｃ）に示すように、ＣＭＰ（Ch
emical Mechanical Polishing）法を用いて、第１配線
溝３の外部のＴａＮ膜４およびＣｕ膜５を除去すること
によって、第１Ｃｕ配線（第１Ｃｕダマシン配線）５を
形成する。

【００３５】次に図１（ｄ）に示すように、ビアプラグ
およびフューズの高さに相当する厚さのＡｌ膜またはＡ
ｌ合金膜６をスパッタリング法を用いて全面に堆積す
る。ここで、Ａｌ合金膜とは、Ａｌ膜に微量のＣｕもし
くはＳｉを含有した合金膜、またはＡｌ膜に微量のＣｕ
およびＳｉを含有した合金膜である。

【００３６】次に同図（ｄ）に示すように、リソグラフ
ィー技術を用いてＡｌ膜またはＡｌ合金膜６上にレジス
トパターン７を形成する。レジストパターン７は、ビア
プラグおよびフューズが配置される予定領域にレジスト
が残置したパターンを持っている。

【００３７】次に図２（ｅ）に示すように、レジストパ
ターン７をエッチングマスクとしてＡｌ膜またはＡｌ合
金膜６をＲＩＥ法によりエッチングし、ビアプラグ予定
領域にＡｌまたはＡｌ合金からなるビアプラグ６ｐを形
成し、フューズ予定領域に配線形状のＡｌまたはＡｌ合
金からなるフューズ６ｆを形成する。この後、レジスト
パターン７を剥離する。

【００３８】次に図２（ｆ）に示すように、ピラー６ｐ
およびフューズ６ｆを覆うように、ＳｉＮ膜８および第
２層間絶縁膜９を順次全面に堆積する。

【００３９】ＳｉＮ膜８は、第１Ｃｕ配線５の上面から
のＣｕの拡散および酸化を防止するための保護膜であ
る。第２層間絶縁膜９は、プラズマＣＶＤ法やスピンコ
ート法を用いて堆積される。第２層間絶縁膜９として
は、通常のＳｉＯ₂ 膜の他に、Ｆが添加されたＳｉＯ₂
膜もしくは有機シリケート膜、または無機シリケート膜
もしくは有機膜を使用することができ、またはこれらの
絶縁膜から選ばれた２層以上の積層膜を使用しても良
い。

【００４０】次に図２（ｇ）に示すように、ＣＭＰ法等
の平坦化技術を用いて、第２層間絶縁膜９の表面を平坦
化する。

【００４１】次に図２（ｈ）に示すように、リソグラフ
ィー技術を用いて、第２層間絶縁膜９上にレジストパタ
ーン１０を形成する。レジストパターン１０は、ビアプ
ラグ６ｐと接続する埋込み型の第２Ｃｕ配線（第２Ｃｕ
ダマシン配線）が配置される予定領域のレジストが除去
されたパターンを持っている。

【００４２】次に図３（ｉ）に示すように、レジストパ
ターン１０をエッチングマスクとして第２層間絶縁膜９
をＲＩＥ法によりエッチングし、第２Ｃｕダマシン予定
領域にピラー６ｐに達する第２配線溝１１を形成する。
この後、レジストパターン１０を剥離する。

【００４３】次に図３（ｊ）に示すように、ＴａＮ膜４
および第１Ｃｕ配線５の形成工程と同様に、第２配線溝
１１内にＴａＮ膜（バリアメタル膜）１２および第２Ｃ
ｕ配線１３を埋込み形成する。

【００４４】最後に、図３（ｋ）に示すように、保護膜
としてのＳｉＮ膜１４、ＳｉＯ₂ 膜１５を全面に順次堆
積した後、フューズ６ｆ上の所定の位置に通常のリソグ
ラフィー技術およびＲＩＥ技術を用いて、ＳｉＮ膜８に
レーザー照射用窓１６を開孔する。

【００４５】本実施形態では、配線材料としてＣｕを使
用しているが、フューズ材料としてはＣｕに比べて絶縁
膜（ＳｉＯ₂ 膜）中における拡散係数が小さいＡｌまた
はＡｌ合金を使用している。

【００４６】そのため、半導体集積回路を救済するため
に、フューズ６ｆをレーザー照射によって溶断した際
に、フューズ材料（ＡｌまたはＡｌ合金）が飛散して
も、Ｃｕが飛散した場合とは異なり、フューズ材料がシ
リコン基板に形成したトランジスタ等にまで拡散するこ
とを防止できるので、半導体集積回路を構成する素子に
悪影響を与えることがない。

【００４７】したがって、本実施形態によれば、高速化
や省電力化に有効なＣｕ配線を効果的に用いることがで
き、Ｃｕ配線を有する高性能半導体集積回路とリダンダ
ンシー回路を備えた半導体装置を実現することが可能と
なる。

【００４８】また、本実施形態の半導体装置の多層配線
構造は、従来一般に用いられているＣｕデュアルダマシ
ン構造とは異なり、ビアプラグ材料がＣｕではなくＡｌ
またはＡｌ合金となるが、このことはビア抵抗（コンタ
クト抵抗）がデュアルダマシン構造に比べて高くなるこ
とを意味しない。

【００４９】何故なら、Ｃｕビアプラグを用いた場合、
Ｃｕの層間絶縁膜中への拡散を防止するために、Ｃｕビ
アプラグの側面に比抵抗が高いバリアメタル膜を形成す
る必要があるので、Ａｌビアプラグを用いた本実施形態
に比べて、ビア抵抗（コンタクト抵抗）がよりも高くな
ってしまう場合があるからである。したがって、本実施
形態のような多層Ｃｕ配線を形成しながら、リダンダン
シー用のＡｌフューズを形成しても、多層Ｃｕ配線の性
能を損なうことはない。

【００５０】さらに、ＡｌまたはＡｌ合金の融点はＣｕ
の融点よりも低いため、より低温でフューズの溶断を行
えるようになり、その結果としてレーザー照射加熱によ
る半導体装置へのダメージを抑制することができる。

【００５１】なお、本実施形態ではＣｕ配線が２層の多
層配線の場合について説明したが、本発明はＣｕ配線が
３層以上の多層配線にも適用可能である。この場合、複
数層のビアプラグのうち少なくとも１層がＡｌまたはＡ
ｌ合金からなるビアプラグとなり、このビアプラグと同
一層にＡｌまたはＡｌ合金からなるフューズを設ければ
良い。

【００５２】図４に、本実施形態の変形例を示す。これ
は、図４（ａ）に示すように、Ａｌ膜またはＡｌ合金膜
６を形成した後、その上にＳｉＮ等のＡｌエッチングに
対して選択性がある、エッチングマスク（ハードマス
ク）となる薄膜１４を堆積し、次に図４（ｂ）に示すよ
うに、レジストマスク１５をマスクにして薄膜１４をＲ
ＩＥ法にてエッチングし、エッチングマスク（ハードマ
スク）１４を形成し、次に図４（ｃ）に示すように、ハ
ードマスク１４をエッチングマスクとしてＡｌ膜または
Ａｌ合金膜６をＲＩＥ法にてエッチングし、ピラー６ｐ
およびフューズ６ｆを形成するというものである。ハー
ドマスク１４の利用は、Ａｌ膜またはＡｌ合金膜６のエ
ッチングマスクとしてレジストマスクのみを用いる場合
に比べて、より高アスペクト比のビアプラグ６ｐの形成
を可能とする。

【００５３】（第２の実施形態）本実施形態の構造上の
特徴は、多層Ｃｕ配線を用いた半導体集積回路を有する
半導体装置において、半導体装置の最上層に存在するボ
ンディングパッド（以下、単にパッドという）をＡｌま
たはＡｌ合金にて形成し、このパッドが形成された層と
同一層（最上層）にＡｌまたはＡｌ合金からなるフュー
ズを設けることにある。

【００５４】また、本実施形態のプロセス上の特徴は、
Ａｌ膜またはＡｌ合金膜をリソグラフィとＲＩＥにより
加工してパッドを形成する際に、リダンダンシー回路の
ＡｌまたはＡｌ合金からなるフューズも同時に形成する
ことにある。パッドおよびフューズは同一のリソグラフ
ィー工程とＲＩＥ工程により形成するので、フューズを
形成するための特別の工程は不要である。

【００５５】以下、図５および図６を用いて本発明の第
２の実施形態に係る半導体装置の製造方法について説明
する。なお、ここでは、本発明の特徴である半導体集積
回路の多層配線とボンディングパッドとリダンダンシー
回路のフューズを中心に説明し、半導体集積回路自身お
よびリダンダンシー回路自身については従来と同じなの
で省略する。

【００５６】まず、図５（ａ）に示したように、シリコ
ン基板２１上に、層間絶縁膜２２、ＴａＮ膜（バリアメ
タル膜）２３₁ ，２３₂ およびＣｕ配線２４₁ ，２４₂
からなる多層Ｃｕ配線２５を形成する。シリコン基板２
１には半導体集積回路等を構成するトランジスタ等の能
動素子およびキャパシタ等の受動素子が集積形成されて
いる。Ｃｕ配線２４₂ は多層Ｃｕ配線２５の最上層のＣ
ｕ配線である。

【００５７】多層Ｃｕ配線２５の形成方法としては、Ｃ
ｕ配線とＣｕビアプラグを一括形成するデュアルダマシ
ン方法を用いても良いし、第１の実施形態に説明したよ
うな埋込みＣｕ配線とＡｌピラーにより形成したＡｌビ
アプラグを用いても良い。Ｃｕデュアルダマシン構造の
形成手段は従来より用いられている方法のいずれも用い
ることが可能である。図には、デュアルダマシン方法に
より形成した多層Ｃｕ配線２５が示されている。また、
図には、２層の多層Ｃｕ配線２５が示されているが、３
層以上でも良い。

【００５８】次に図５（ｂ）に示すように、ＴｉＮ膜
（バリアメタル膜）２６、パッドとなるＡｌ膜またはＡ
ｌ合金膜２７をスパッタリング法にて全面に順次堆積す
る。

【００５９】次に図５（ｃ）に示すように、通常のリソ
グラフィー技術を用いて、パッドが形成される予定領域
およびフューズが形成される予定領域に、レジストが選
択的に残置したパターンを有するレジストパターン２８
を形成する。

【００６０】次に図６（ｄ）に示すように、レジストパ
ターン２８をエッチングマスクとしてＡｌ膜または合金
膜２７およびバリアメタル膜２６をＲＩＥ法にてエッチ
ングし、ＡｌまたはＡｌ合金からなるパッド２７ｐとフ
ューズ２７ｆを形成する。この後、レジストパターン２
８を剥離する。

【００６１】次に図６（ｅ）に示すように、保護膜とし
てのＳｉＮ膜２９およびＳｉＯ₂ 膜３０を通常のＣＶＤ
法にて全面に順次堆積する。ＣＶＤ法以外の他の成膜法
を用いても良い。

【００６２】最後に、図６（ｆ）に示すように、フュー
ズ２６ｆ上の所定の位置に通常のリソグラフィー技術お
よびＲＩＥ技術を用いてレーザー照射用窓３１を開孔す
る。

【００６３】本実施形態では、配線材料としてＣｕを使
用しているが、フューズ材料としてはＣｕに比べて絶縁
膜（ＳｉＯ₂ 膜）中における拡散係数が小さいＡｌまた
はＡｌ合金を使用しているので、半導体集積回路を救済
するために、フューズ２６ｆをレーザー照射によって溶
断した際にフューズ材料が飛散しても、半導体集積回路
を構成するデバイスに悪影響を与えることがない。

【００６４】したがって、本実施形態によれば、高速化
や省電力化に有効なＣｕ配線を効果的に用いることがで
き、Ｃｕ配線を有する高性能半導体集積回路とリダンダ
ンシー回路を備えた半導体装置を実現することが可能と
なるその他、第１の実施形態と同様な効果が得られる。

【００６５】なお、本実施形態では、多層配線の全配線
がＣｕ配線として説明したが、多層配線の一部の層をＡ
ｌ配線としている場合には、そのＡｌ配線を形成する際
に同時にＡｌフューズを形成することも可能である。

【００６６】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、フューズ
材料としてＡｌを用いたが、Ｃｕよりも層間絶縁膜中の
拡散形成数が小さい他の物質を用いても良い。また、上
記実施形態では、Ｃｕ配線とＡｌ（Ａｌ合金）フューズ
との組合せの場合について説明した、本発明は、配線材
料よりもフューズ材料のほうが拡散係数が小さい他の配
線とフューズとの組合せに対しても有効である。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施できる。

【００６７】

【発明の効果】以上詳説したように本発明によれば、リ
ダンダンシー回路に用いるフューズ材料として、半導体
集積回路に用いる配線材料よりも拡散係数の小さいもの
を用いているので、半導体集積回路を救済するためにフ
ューズをレーザー照射によって溶断する際にフューズ材
料が飛散しても、救済するべき半導体集積回路が悪影響
を受けることはない。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す工程断面図

【図２】図１に続く同半導体装置の製造方法を示す工程
断面図

【図３】図２に続く同半導体装置の製造方法を示す工程
断面図

【図４】第１の実施形態の変形例を示す工程断面図

【図５】本発明の第２の実施形態に係る半導体装置の製
造方法を示す工程断面図

【図６】図５に続く同半導体装置の製造方法を示す工程
断面図

【図７】従来の半導体装置の製造方法を示す工程断面図

【符号の説明】

１…シリコン基板 ２…第１層間絶縁膜 ３…第１配線溝 ４…ＴａＮ膜 ５…Ｃｕ配線（第１の配線） ６…Ａｌ膜またはＡｌ合金膜 ６ｐ…ピラー ６ｆ…フューズ ７…レジストパターン ８…ＳｉＮ膜 ９…第２層間絶縁膜 １０…レジストパターン １１…第２配線溝 １２…ＴａＮ膜（バリアメタル膜） １３…Ｃｕ配線（第２の配線） １４…ハードマスク １５…レジストマスク ２１…シリコン基板 ２２…層間絶縁膜 ２３₁ ，２３₂ …バリアメタル膜 ２４₁ ，２４₂ …Ｃｕ配線 ２５…多層Ｃｕ線 ２６…ＴａＮ膜（バリアメタル膜） ２７ｐ…パッド ２７ｆ…フューズ ２８…レジストパターン ２９…ＳｉＮ膜 ３０…ＳｉＯ₂ 膜 ３１…レーザー照射用窓

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 範昭 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F064 DD42 EE22 EE27 EE32 FF02 FF27 FF32 FF42

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１の導電性材料を主成分とする第１の配
   線を有する半導体集積回路と、 前記第１の導電性材料よりも拡散係数の小さい第２の導
   電性材料を主成分とするフューズを有する、前記半導体
   集積回路の不良個所を救済するためのリダンダンシー回
   路とを具備してなることを特徴とする半導体装置。
2. 【請求項２】前記第１の配線は多層配線中の配線であ
   り、かつ前記第１の配線は前記第２の導電性材料を主成
   分とするプラグを介して前記第１の配線の上または下の
   層の第２の配線と電気的に接続し、前記フューズは前記
   プラグと同一の層に形成されていることを特徴とする請
   求項１に記載は半導体装置。
3. 【請求項３】前記第１の配線は多層配線中の配線であ
   り、前記多層配線の最上層上には前記フューズ層および
   前記第２の導電性材料を主成分とするパッドが形成され
   ていることを特徴とする請求項１に記載の半導体装置。
4. 【請求項４】前記第１の導電性材料は銅、前記第２の導
   電性材料はアルミニウムであることを特徴とする請求項
   １ないし請求項３のいずれか１項に記載の半導体装置。
5. 【請求項５】第１の配線と、この第１の配線よりも上ま
   たは下の層に形成され、プラグを介して前記第１の配線
   と電気的に接続する第２の配線とを含む多層配線を有す
   る半導体集積回路と、 前記半導体集積回路の不良個所を救済するための、フュ
   ーズを有するリダンダンシー回路とを具備してなる半導
   体装置の製造方法において、 第１の導電性材料を主成分とする第１の導電性膜を加工
   して、前記第１の配線を形成する工程と、 前記第１の配線の形成後または形成前に、前記第１の導
   電性材料よりも拡散係数の小さい第２の導電性材料を主
   成分とする第２の導電性膜を加工して、前記第２の配線
   および前記フューズを同一の層に同時に形成する工程と
   を有することを特徴とする半導体装置の製造方法。
6. 【請求項６】第１の配線を含む多層配線と、この多層配
   線の最上層上に形成されたパッドとを有する半導体集積
   回路と、 前記半導体集積回路の不良個所を救済するための、フュ
   ーズを有するリダンダンシー回路とを具備してなる半導
   体装置の製造方法において、 第１の導電性材料を主成分とする第１の導電性膜を加工
   して、前記第１の配線を形成する工程と、 前記第１の導電性材料よりも拡散係数の小さい第２の導
   電性材料を主成分とする第２の導電性膜を加工して、前
   記パッドおよび前記フューズを同一の層に同時に形成す
   る工程とを有することを特徴とする半導体装置の製造方
   法。