JP2007019188A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP2007019188A
JP2007019188A JP2005197939A JP2005197939A JP2007019188A JP 2007019188 A JP2007019188 A JP 2007019188A JP 2005197939 A JP2005197939 A JP 2005197939A JP 2005197939 A JP2005197939 A JP 2005197939A JP 2007019188 A JP2007019188 A JP 2007019188A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005197939A
Other languages
English (en)
Other versions
JP2007019188A5 (ja
Inventor
Katsuhiko Hotta
勝彦 堀田
Satoko Sasahara
郷子 笹原
Taichi Hayamizu
太一 早水
Yuichi Kono
祐一 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005197939A priority Critical patent/JP2007019188A/ja
Priority to US11/453,897 priority patent/US7419901B2/en
Priority to TW095122398A priority patent/TW200707646A/zh
Priority to CNB2006100957511A priority patent/CN100573871C/zh
Publication of JP2007019188A publication Critical patent/JP2007019188A/ja
Priority to US12/102,532 priority patent/US7602040B2/en
Publication of JP2007019188A5 publication Critical patent/JP2007019188A5/ja
Priority to US12/564,043 priority patent/US7968966B2/en
Priority to US13/071,546 priority patent/US8269309B2/en
Priority to US13/597,129 priority patent/US8686538B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 ダマシン(Damascene)法によって形成されたヒューズを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 第４層配線５４およびヒューズ５５の上層にバリア絶縁膜５６と層間絶縁膜５７とを堆積する。バリア絶縁膜５６は、Ｃｕの拡散を防ぐための絶縁膜であり、下層のバリア絶縁膜４４と同じく、プラズマＣＶＤ法で堆積したＳｉＣＮ膜で構成する。ヒューズ５５を覆うバリア絶縁膜５６の膜厚は、下層のバリア絶縁膜４４よりも大きく、ヒューズ５５の耐湿性が向上するようになっている。
【選択図】 図２２

Description

本発明は、半導体集積回路装置およびその製造技術に関し、特に、ダマシン(Damascene)法で形成したヒューズを有する半導体集積回路装置に適用して有効な技術に関する。
近年の微細化された半導体集積回路装置の製造工程では、ダマシン(Damascene)法と呼ばれる微細配線形成方法が主流になりつつある。
ダマシン法は、半導体基板上の層間絶縁膜に微細な配線溝を形成した後、この配線溝の内部を含む層間絶縁膜上に金属膜を堆積し、次に化学的機械研磨(ＣＭＰ：Chemical Mechanical Polishing）法を用いて配線溝の外部の金属膜を除去することにより、配線溝の内部に微細な埋込み配線を形成する方法である。
上記ダマシン法のうち、デュアルダマシン（Dual-Damascene)法と呼ばれる方法においては、層間絶縁膜に形成した配線溝の下部に下層配線接続用のビアホールを形成し、配線溝とビアホールとに同時に金属膜を埋め込んで配線を形成することにより、工程数の短縮を図っている。一方、あらかじめビアホールの内部に金属プラグを形成した後、配線溝の内部に埋込み配線を形成する方法は、シングルダマシン（Single-Damascene）法と呼ばれる。
埋込み配線用の金属材料としては、細線化しても高い信頼性が確保できるＣｕ（銅）が主に使用されている。また、ダマシン法を用いて層間絶縁膜に埋込み配線を形成する場合は、隣接配線間に生じる容量を低減するために、層間絶縁膜を誘電率の低い絶縁材料で構成することが行われている。低誘電率材料からなる層間絶縁膜にダマシン法で埋込み配線を形成する技術については、例えば特開２００４−２２１２７５号公報（特許文献１）や、特開２００３−１２４３０７号公報（特許文献２）などに記載がある。
また、特開２００３−３１８２６２号公報（特許文献３）には、最上層の銅配線をヒューズとして用い、その最上層の銅配線表面にＳｉＣＮ膜が形成された構造が開示されている。
特開２００４−２２１２７５号公報 特開２００３−１２４３０７号公報 特開２００３−３１８２６２号公報
ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの半導体メモリは、ウエハ製造工程で生じた欠陥を救済するための冗長機能を備えることによって、製造歩留まりの向上を図っている。
これは、回路の一部にあらかじめスペアの行や列（冗長回路）を用意しておき、複数のメモリセルからなるメモリアレイ内の欠陥セル（不良ビット）にアドレス信号が入ったときにスペアの行や列を選択することによって、回路の一部に不良箇所が発生してもチップ全体としては不良とならないようにする不良救済機能である。
不良箇所とスペア箇所との切り換えは、アドレス切り換え回路に接続された欠陥救済用のヒューズを切断することによって行なわれる。このヒューズの切断には、置換プログラムの自由度が高く、面積効率上も有利なレーザ溶断方式が主に採用されている。
欠陥救済用のヒューズは、金属配線材料で構成され、半導体基板上に配線を形成する工程で同時に形成される。そして、ウエハ製造工程の最終工程で行うプローブ検査によって欠陥セルが見出された場合は、上記ヒューズをレーザなどで切断することによって、欠陥セルに対応するアドレスを冗長セルに割り付けする。従って、前述したダマシン法を用いて層間絶縁膜内に銅の埋込み配線を形成する場合には、埋込み配線を形成する工程で同時に銅のヒューズを形成することになる。
上記したレーザ溶断方式によってヒューズを切断する場合は、ヒューズの溶断を容易にするために、プローブ検査に先立ってヒューズの上部の絶縁膜に開口を設け、ヒューズを覆っている絶縁膜の膜厚を他の領域よりも薄くしておかねばならない。しかし、この開口は、ウエハ製造工程が終了し、ウエハがチップに個片化されてもそのまま残るので、膜厚の薄い絶縁膜を通じて外部からチップの内部に水分が浸入すると、ヒューズの腐食を引き起こす。そして、ヒューズが腐食すると、ヒューズに接続された配線を通じてチップ内に腐食が広がるために、半導体集積回路装置の寿命や信頼性が低下する。なお、メモリ製品によっては、プローブ検査を行った後、ウエハの表面にポリイミド樹脂膜を塗布するものもあるが、ポリイミド樹脂膜は耐湿性が低いために、チップ内への水分の浸入を有効に阻止できない。
本発明の目的は、ダマシン法によって形成されたヒューズを有する半導体集積回路装置の信頼性を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体集積回路装置は、半導体基板の主面上に形成された第１層間絶縁膜と、前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と、前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと、前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と、前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と、前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と、前記最上層配線上を覆う表面保護膜とを有し、前記第２バリア絶縁膜の膜厚は、前記第１バリア絶縁膜の膜厚よりも大きく、前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には、前記第２バリア絶縁膜の表面に達する第１開口が設けられているものである。
本発明による半導体集積回路装置の製造方法は、（ａ）半導体基板の主面上に第１層間絶縁膜に形成し、前記第１層間絶縁膜に第１配線溝を形成する工程と、（ｂ）前記第１配線溝の内部を含む前記第１層間絶縁膜上に第１金属膜を形成した後、前記第１配線溝の外部の前記第１金属膜を化学的機械研磨法で除去することにより、前記第１配線溝の内部に前記第１金属膜からなる第１配線を形成する工程と、（ｃ）前記第１配線の上部を含む前記第１層間絶縁膜上に第１バリア絶縁膜を形成する工程と、（ｄ）前記第１バリア絶縁膜上に第２層間絶縁膜を形成し、前記第２層間絶縁膜に第２および第３配線溝を形成する工程と、（ｅ）前記第２および第３配線溝の内部を含む前記第２層間絶縁膜上に第２金属膜を形成した後、前記第２および第３配線溝の外部の前記第２金属膜を化学的機械研磨法で除去することにより、前記第２配線溝の内部に前記第２金属膜からなるヒューズを形成し、前記第３配線溝の内部に前記第２金属膜からなる第２配線を形成する工程と、（ｆ）前記第２配線および前記ヒューズの上部を含む前記第２層間絶縁膜上に、前記第１バリア絶縁膜よりも厚い膜厚を有する第２バリア絶縁膜を形成する工程と、（ｇ）前記第２バリア絶縁膜上に第１絶縁膜を形成し、前記第１絶縁膜上に最上層配線を形成する工程と、（ｈ）前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜に、前記第２バリア絶縁膜の表面に達する第１開口を形成し、前記最上層配線の上部の前記第１絶縁膜および前記表面保護膜に、前記最上層配線に達する第２開口を形成する工程とを含んでいる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ヒューズ素子の信頼性を向上させることができる。すなわち、半導体集積回路装置の信頼性を向上させることができる。また、半導体集積回路装置の製造方法を簡略化することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態は、例えば、４層Ｃｕ配線とヒューズとを有する半導体集積回路装置であり、その製造方法を図１〜図２６を用いて工程順に説明する。
まず、図１に示すように、例えば、単結晶シリコンからなる半導体基板（以下、単に基板という）１の主面に、半導体素子としてｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。なお、図中の符号２は素子分離溝、符号４はｐ型ウエル、符号５はｎ型ウエルをそれぞれ示している。
素子分離溝２は、基板１をエッチングして形成した溝の内部に絶縁膜として、例えば、酸化シリコン膜３を埋め込んで形成する。ｐ型ウエル４およびｎ型ウエル５は、基板１にｐ型不純物（ホウ素）およびｎ型不純物（リン）をイオン注入し、続いて基板１を熱処理してこれらの不純物を基板１中に拡散させることによって形成する。
ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）は、ｐ型ウエル４の表面に形成された酸化シリコン膜または酸窒化窒化シリコン膜からなるゲート絶縁膜６、ゲート絶縁膜６の上部に形成された多結晶シリコン膜などからなるゲート電極７、ゲート電極７の側壁に形成された酸化シリコン膜などからなるサイドウォールスペーサ８、ゲート電極７の両側のｐ型ウエル４に形成された一対のｎ型半導体領域（ソース、ドレイン）１１などによって構成される。ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）は、ゲート絶縁膜６、ゲート電極７、サイドウォールスペーサ８、ゲート電極７の両側のｎ型ウエル５に形成された一対のｐ型半導体領域（ソース、ドレイン）１２などによって構成される。ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７を構成する多結晶シリコン膜中にはｎ型不純物（リン）が導入され、ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７を構成する多結晶シリコン膜中にはｐ型不純物（ホウ素）が導入される。また、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７とｎ型半導体領域（ソース、ドレイン）１１のそれぞれの表面、およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７とｐ型半導体領域（ソース、ドレイン）１２のそれぞれの表面には、ゲート電極７およびソース、ドレインの低抵抗化を目的としてＣｏ（コバルト）シリサイド膜９が形成される。
次に、図２に示すように、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）の上部にプラグ１６および第１層配線１９を形成し、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）と第１層配線１９とをプラグ１６を介して電気的に接続する。
第１層配線１９は、以下の方法で形成する。まず、基板１上にエッチングストッパ膜１３と絶縁膜１４とを堆積した後、絶縁膜１４の表面を化学的機械研磨法で平坦化する。エッチングストッパ膜１３は、例えばＣＶＤ法で堆積した窒化シリコン膜で構成し、絶縁膜１４は、例えばＣＶＤ法で堆積した酸化シリコン膜で構成する。
次に、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のｎ型半導体領域（ソース、ドレイン）１１およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のｐ型半導体領域（ソース、ドレイン）１２のそれぞれの上部の絶縁膜１４をエッチングし、続いてその下層のエッチングストッパ膜１３をエッチングしてコンタクトホール１５を形成する。次に、コンタクトホール１５の内部にプラグ１６を形成する。プラグ１６は、例えばＴｉＮ（窒化チタン）膜とＷ（タングステン）膜との積層膜で構成する。ここで、ＴｉＮ膜はＷ膜のバリアメタル膜として機能する。バリアメタル膜は、ＴｉＮ膜とＴｉ（チタン）膜との積層膜で構成してもよい。
次に、絶縁膜１４の上部にＣＶＤ法で膜厚２００ｎｍ程度の絶縁膜１７（ＳｉＯＣ膜１７）と膜厚５０ｎｍ程度の酸化シリコン膜からなる絶縁膜１８とを堆積した後、フォトレジスト膜（図示せず）をマスクにして絶縁膜１８およびＳｉＯＣ膜１７をドライエッチングすることにより、配線溝２０を形成する。絶縁膜１７（ＳｉＯＣ膜１７）は、配線間容量を低減するための低誘電率絶縁膜であり、酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。本実施の形態においては、その比誘電率は２．７程度である。ＳｉＯＣ膜１７の上部に形成する絶縁膜１８は、機械的強度が低いＳｉＯＣ膜１７が化学的機械研磨によって劣化するのを防ぐ保護膜として機能する。
次に、配線溝２０の内部に膜厚５０ｎｍ程度のＴｉＮ膜、またはＴｉＮ膜とＴｉ膜との積層膜からなるバリアメタル膜をスパッタリング法で堆積し、続いて配線溝２０の内部を完全に埋め込む厚い（８００ｎｍ〜１６００ｎｍ程度）Ｃｕ膜をスパッタリング法またはメッキ法で堆積する。バリアメタル膜は、Ｃｕ膜が周囲の絶縁膜中に拡散するのを防ぐバリア膜として機能する。バリアメタル膜としては、ＴｉＮ膜の他、ＷＮ（窒化タングステン）膜やＴａＮ（窒化タンタル）膜のような窒化金属膜またはこれらにＳｉを添加した合金膜、あるいはＴａ膜、Ｔｉ膜、Ｗ膜、ＴｉＷ膜のような高融点金属膜、もしくはこれら高融点金属膜の積層膜など、Ｃｕと反応し難い各種導電膜を使用することができる。
次に、配線溝２０の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法で除去することにより、配線溝２０の内部に銅を主成分とする金属膜が埋め込まれて形成される。このようにして、配線溝２０の内部に残ったバリアメタル膜とＣｕ膜との積層膜からなる第１層配線１９が形成される。
次に、図３に示すように、第１層配線１９の上層にバリア絶縁膜２１、２２、層間絶縁膜２３および絶縁膜２４を順次堆積する。バリア絶縁膜２１は、第１層配線１９の材料であるＣｕが層間絶縁膜２３中に拡散するのを防ぐための絶縁膜であり、例えばプラズマＣＶＤ法で堆積した膜厚２０ｎｍ〜１００ｎｍ程度のＳｉＣＮ膜で構成する。また、バリア絶縁膜２２は、下層のバリア絶縁膜２１を構成するＳｉＣＮ膜中に含まれるアミン化合物が層間絶縁膜２３中に拡散するのを防ぐための絶縁膜であり、例えばＣＶＤ法で堆積した膜厚１０ｎｍ〜１００ｎｍ程度のＳｉＣＯ膜で構成する。層間絶縁膜２３中にアミン化合物が拡散すると、次の工程で絶縁膜２４の上層に形成するフォトレジスト膜中にアミン化合物が拡散し、フォトレジスト膜の感光機能が失活する恐れがある。
層間絶縁膜２３は、第１層配線１９と後の工程で形成する第２層配線との間に形成される容量を低減するために、誘電率の低い絶縁膜、例えば上述のＳｉＯＣ膜で構成する。ＳｉＯＣ膜はＣＶＤ法で堆積し、その膜厚は４６０ｎｍ程度とする。また、層間絶縁膜２３のような低誘電率の膜は塗布法によって形成することもできる。また、層間絶縁膜２３の上部に形成する絶縁膜２４は、下層の絶縁膜１８と同じく、化学的機械研磨によってＣｕ配線を形成する際に、機械的強度が低いＳｉＯＣ膜からなる層間絶縁膜２３を保護するための絶縁膜であり、例えばＣＶＤ法で堆積した膜厚５０ｎｍ程度の酸化シリコン膜で構成する。
次に、図４に示すように、絶縁膜２４上に反射防止膜２５を形成し、反射防止膜２５上にフォトレジスト膜２６を形成する。反射防止膜２５は、フォトレジスト膜２６を露光する際、第１層配線１９の表面で反射した露光光がフォトレジスト膜２６に入射して、解像度をが低下されることを防ぐために形成する。反射防止膜は、ＢＡＲＣ(Bottom Anti Reflective Coating)と呼ばれる膜であり、下地の絶縁膜２４および層間絶縁膜２３よりも屈折率の高い膜である。フォトレジスト膜２６は、ビアホールパターンが形成されたフォトマスク（図示せず）を使って露光を行い、続いて現像を行うことにより、ビアホール形成領域が開口されたパターンを転写する。
次に、図５に示すように、フォトレジスト膜２６をマスクにして反射防止膜２５、絶縁膜２４および層間絶縁膜２３を順次ドライエッチングすることにより、第１層配線１９の上部にビアホール２７を形成する。
次に、フォトレジスト膜２６と反射防止膜２５とを除去する。このとき、反射防止膜２５を上記のＢＡＲＣで形成した場合、膜の組成がフォトレジスト膜２６と類似するため、一度の洗浄によってフォトレジスト膜２６および反射防止膜２５を同時に除去することができる。その後、図６に示すように、ビアホール２７の内部に埋め込み剤２８を充填する。埋め込み剤２８は、反射防止膜２５とほぼ同一組成の絶縁材料からなる。埋め込み剤２８を充填するには、ビアホール２７の内部を含む絶縁膜２４上に埋め込み剤２８をスピン塗布して硬化させた後、ビアホール２７の外部の埋め込み剤２８をエッチバックにより除去する。第１層配線１９と後に形成する第２層配線とを接続するビアホール２７の径は、比較的小さい。そのため、このエッチバックを行うと、ビアホール２７に充填された埋め込み剤２８の表面は、ほぼ平坦な面となり、かつ絶縁膜２４の表面とほぼ同じ高さになる。
次に、図７に示すように、絶縁膜２４上に反射防止膜３０を形成し、反射防止膜３０上にフォトレジスト膜３１を形成する。本実施の形態では、反射防止膜３０は上述のＢＡＲＣを使用している。フォトレジスト膜３１は、配線溝パターンが形成されたフォトマスク（図示せず）を使って露光を行い、続いて現像を行うことにより、配線溝形成領域が開口されたパターンを転写する。
次に、図８に示すように、フォトレジスト膜３１をマスクにして反射防止膜３０および絶縁膜２４を順次ドライエッチングし、続いて層間絶縁膜２３をその途中までドライエッチングすることにより、配線溝３２を形成する。このとき、層間絶縁膜２３にはエッチングストッパとなる膜が存在しないため、配線溝３２形成のエッチングは時間制御によって行われる。後述にも記すが、下層の配線寸法は上層の配線寸法に比べて微細にレイアウトされるため、層間絶縁膜２３よりも誘電率の高い膜を形成すると、配線間容量が増大してしまう。本実施の形態では、層間絶縁膜２３中にエッチングストッパ膜を形成しないことで、配線間の容量を低減することができる。また、上層の配線溝の深さに比べて下層の配線溝の深さは浅くレイアウトされることから、配線溝形成時のエッチング量は少なくて済むので、特にエッチングストッパ膜を設けなくてもエッチングの時間制御によって膜厚を制御することができる。
次に、フォトレジスト膜３１を除去した後、図９に示すように、絶縁膜２４上の反射防止膜３０をドライエッチングで除去する。このとき、ビアホール２７に充填された埋め込み剤２８とその下層のバリア絶縁膜２２、２１もエッチングし、ビアホール２７の底部に第１層配線１９の表面を露出させる。
次に、図１０に示すように、配線溝３２およびビアホール２７の内部に第２層配線３３を形成する。第２層配線３３を形成するには、まず、配線溝３２およびビアホール２７の内部を含む絶縁膜２４上に５０ｎｍ程度の薄いＴｉＮ膜（バリアメタル膜）をスパッタリング法で堆積する。続いて、このＴｉＮ膜上に配線溝３２およびビアホール２７の内部を完全に埋め込む厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝３２の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法によって除去する。このとき、絶縁膜２４は層間絶縁膜２３よりも機械的強度が強いことから、層間絶縁膜２３の保護膜として機能している。
次に、図１１に示すように、第２層配線３３の上層にバリア絶縁膜３４、層間絶縁膜３５および反射防止膜３６を堆積した後、反射防止膜３６上に形成したフォトレジスト膜３７をマスクにして反射防止膜３６および層間絶縁膜３５をドライエッチングすることにより、第２層配線３３の上部にビアホール３８を形成する。
バリア絶縁膜３４は、第１層配線１９の表面を覆うバリア絶縁膜２１と同じく、配線材料であるＣｕが層間絶縁膜３５中に拡散するのを防ぐための絶縁膜であり、例えばプラズマＣＶＤ法で堆積した膜厚２０ｎｍ〜１００ｎｍ程度のＳｉＣＮ膜で構成する。
一般に、基板１上に形成される多層配線は、上層の配線になるほど配線同士の間隔が広くなるので、配線間容量が小さくなる。従って、層間絶縁膜３５は、後の工程で形成する第３層配線同士や、第３層配線と第２層配線３３との間の容量が問題とならない場合は、例えばＣＶＤ法で堆積した膜厚７００ｎｍ程度の酸化シリコン膜で構成する。酸化シリコン膜は低誘電率材料であるＳｉＣＯ膜に比べて膜質が緻密であることから、層間絶縁膜３５を酸化シリコン膜で構成した場合は、ＳｉＣＮ膜からなるバリア絶縁膜３４上に層間絶縁膜３５を直接堆積しても、アミン化合物の拡散は問題にならない。なお、ＳｉＣＮ膜は、酸化シリコン膜との接着性が比較的低いので、バリア絶縁膜３４と層間絶縁膜３５との接着性を向上させる目的で、両者の間にＳｉＣＯ膜を形成してもよい。また、層間絶縁膜３５を構成する酸化シリコン系材料としては、Ｆ（フッ素）を添加して誘電率を下げた酸化シリコンを使用することもできる。
他方、第３層配線（４３）同士や、第３層配線（４３）と第２層配線３３との間の容量が問題となる場合は、層間絶縁膜３５をＳｉＣＯ膜のような低誘電率材料で構成する。この場合は、バリア絶縁膜３４と層間絶縁膜３５との間にＳｉＣＯ膜を形成し、バリア絶縁膜３４中のアミン化合物の拡散を防止することが望ましい。以下では、層間絶縁膜３５を酸化シリコン膜で構成する場合について説明する。
次に、フォトレジスト膜３７と反射防止膜３６とを除去した後、図１２に示すように、ビアホール３８の内部に埋め込み剤３９を充填する。前述したように、埋め込み剤３９は、上述の反射防止膜とほぼ同一組成の絶縁材料からなる。埋め込み剤３９の充填方法も、前述したビアホール２７の内部に埋め込み剤２８を充填する方法と同じである。第２層配線３３と後に形成する第３層配線とを接続するビアホール３８の径は比較的小さいので、ビアホール３８に充填された埋め込み剤３９の表面は、ほぼ平坦な面となり、かつ層間絶縁膜３５の表面とほぼ同じ高さになる。
次に、図１３に示すように、層間絶縁膜３５に配線溝４２を形成する。配線溝４２を形成するには、層間絶縁膜３５上に反射防止膜４０を形成し、反射防止膜４０上にフォトレジスト膜４１を形成した後、フォトレジスト膜４１をマスクにして反射防止膜４０をドライエッチングし、続いて層間絶縁膜３５をその途中までドライエッチングする。本実施の形態では、前述の配線溝３２の形成と同様に、配線溝４２の形成を時間制御によるエッチングで行っている。
次に、図１４に示すように、配線溝４２およびビアホール３８の内部に第３層配線４３を形成する。第３層配線４３を形成するには、まず、フォトレジスト膜４１を除去し、続いて反射防止膜４０をドライエッチングで除去する。反射防止膜４０を除去する際には、ビアホール３８に充填された埋め込み剤３９とその下層のバリア絶縁膜３４も除去し、ビアホール３８の底部に第２層配線３３の表面を露出させる。次に、配線溝４２およびビアホール３８の内部を含む層間絶縁膜３５上に薄いＴｉＮ膜（バリアメタル膜）をスパッタリング法で堆積し、続いて、このＴｉＮ膜上に厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝４２の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法によって除去する。
次に、図１５に示すように、第３層配線４３の上層にバリア絶縁膜４４と層間絶縁膜４５とを堆積する。バリア絶縁膜４４は、Ｃｕの拡散を防ぐための絶縁膜であり、下層のバリア絶縁膜３４、２１と同じく、プラズマＣＶＤ法で堆積した膜厚５０ｎｍ〜１００ｎｍ程度のＳｉＣＮ膜で構成する。次の工程で層間絶縁膜４５中に形成する第４層配線は、下層の配線に比べて配線の寸法、配線同士の間隔および配線の膜厚が大きい。そこで、層間絶縁膜４５は、ＣＶＤ法で堆積した膜厚１μｍ程度の酸化シリコン膜で構成する。なお、バリア絶縁膜４４と層間絶縁膜４５との間には、両者の接着性を向上させる目的でＳｉＣＯ膜を形成してもよい。また、層間絶縁膜４５を構成する酸化シリコン系材料として、Ｆを添加して誘電率を下げた酸化シリコンを使用することもできる。
層間絶縁膜４５の膜厚が大きくなると、層間絶縁膜４５をその途中までエッチングして配線溝を形成する際、配線溝の深さを高精度に制御することが困難となる。すなわち、前述の配線溝３２，４２よりも配線溝５２，５３の深さは深いため、前述の配線溝３２，４２のように時間制御のエッチングによって形成することが困難である。そこで、エッチング選択比が層間絶縁膜４５と異なるエッチング選択比を有するようなストッパ膜４６を層間絶縁膜４５の途中に形成し、ストッパ膜４６の表面でエッチングを停止することによって、配線溝の深さを制御する。本実施の形態では、層間絶縁膜４５の途中に形成するストッパ膜４６として、プラズマＣＶＤ法で堆積した膜厚１０ｎｍ〜１００ｎｍ程度のＳｉＣＮ膜を使用する。ＳｉＣＮ膜は、酸化シリコン膜に対するエッチング選択比が大きく、かつ誘電率も低いので、ストッパ膜４６として有用である。また、光の反射率が低い（層間絶縁膜４５に比べて屈折率が小さい）という特性を有するので、後述するように、反射防止膜としても機能する。
次に、図１６に示すように、層間絶縁膜４５上に反射防止膜４７を形成した後、反射防止膜４７上に形成したフォトレジスト膜４８をマスクにして反射防止膜４７、層間絶縁膜４５、ストッパ膜４６および層間絶縁膜４５を順次ドライエッチングすることにより、第３層配線４３の上部にビアホール３８を形成する。
次に、フォトレジスト膜４８と反射防止膜４７とを除去した後、図１７に示すように、ビアホール４９の内部に埋め込み剤５０を充填する。埋め込み剤５０の材料および充填方法は、前述したそれと同じである。ただし、第４層配線を形成するためのビアホール４９は、下層のビアホール３８、２７に比べて径および深さが大きいため、埋め込み剤５０を良好に埋め込むことが困難となる。従って、ビアホール４９に充填された埋め込み剤５０は、その表面が平坦にならず、かつ層間絶縁膜４５の表面との間に段差が生じる。
次に、図１８に示すように、層間絶縁膜４５上にフォトレジスト膜５１を形成する。前述したように、ビアホール４９に充填された埋め込み剤５０の表面は、平坦でなく、かつ層間絶縁膜４５の表面との間に段差が生じているので、層間絶縁膜４５の表面全体に均一な膜厚の反射防止膜を塗布することは困難である。従って、ここでは、反射防止膜を用いることなく、層間絶縁膜４５上にフォトレジスト膜５１を直接形成する。
フォトレジスト膜５１は、配線溝パターンとヒューズパターンとが形成されたフォトマスク（図示せず）を使って露光を行い、続いて現像を行うことにより、配線溝形成領域とヒューズ形成領域とが開口されたパターンを転写する。前述したように、層間絶縁膜４５の途中には、光の反射率が低いＳｉＣＮ膜で構成されたストッパ膜４６が形成されている。そのため、フォトレジスト膜５１の下層に反射防止膜を形成しなくとも、第３層配線４３の表面で反射した露光光がフォトレジスト膜５１に入射して解像度を低下させる不具合を抑制することができる。これにより、フォトレジスト膜５１の下層に反射防止膜を形成する工程が不要となるので、工程を簡略化することができる。このように、層間絶縁膜４５の途中に形成するストッパ膜４６には、エッチング選択比が酸化シリコン膜と異なること、光の反射率が低いこと、および誘電率で低いことが要求される。このような絶縁材料としては、上記ＳｉＣＮの他、窒化シリコン（ＳｉＮ）や酸窒化シリコン（ＳｉＯＮ）が挙げられるが、これらの中ではＳｉＣＮが最も好ましい。
次に、図１９に示すように、フォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、ストッパ膜４６の表面でエッチングを停止する。これにより、ストッパ膜４６の上層の層間絶縁膜４５に配線溝５２、５３が形成される。
次に、図２０に示すように、フォトレジスト膜５１およびビアホール４９に充填された埋め込み剤５０をウェットエッチングで除去する。つぎにドライエッチングによりビアホール４９底部のバリア絶縁膜４４を除去することにより、ビアホール４９の底部に第３層配線４３の表面を露出させる。
次に、図２１に示すように、配線溝５２およびビアホール４９の内部に第４層配線５４を形成し、配線溝５３の内部にヒューズ５５となる第４層配線５４を形成する。図示はしないが、ヒューズ５５は、下層配線を介して抵抗素子に接続される。抵抗素子は、ＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）のゲート電極７と同層の多結晶シリコン膜を使って形成される。そこで、後述するプローブテストによってＣＭＯＳメモリの一部に欠陥が見いだされた場合は、レーザビームなどを使ってヒューズ５５を切断することにより抵抗素子の抵抗値を変化させ、欠陥メモリを冗長メモリと置き換える。
第４層配線５４およびヒューズ５５を形成するには、配線溝５２、５３およびビアホール４９の内部を含む層間絶縁膜４５上に薄いＴｉＮ膜（バリアメタル膜）をスパッタリング法で堆積し、続いて、このＴｉＮ膜上に厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝５２、５３の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法によって除去する。
また、層間絶縁膜４５中にはエッチングストッパ膜４６が残されているが、下層の第１、第２および第３配線層に比べると、上層の第４配線層はその配線間距離が大きくレイアウトされており、層間絶縁膜４５の膜厚が厚く形成されているので、配線間容量および配線層間容量の増加はほとんど無視できる。
次に、図２２に示すように、第４層配線５４およびヒューズ５５の上層にバリア絶縁膜５６と層間絶縁膜５７とを堆積する。バリア絶縁膜５６は、Ｃｕの拡散を防ぐための絶縁膜であり、下層のバリア絶縁膜４４、３４、２１と同じく、プラズマＣＶＤ法で堆積したＳｉＣＮ膜で構成する。層間絶縁膜５７は、下層の層間絶縁膜４５、３５と同じく、酸化シリコン系の絶縁膜で構成し、膜厚は９００ｎｍ程度とする。なお、図２２および以下の図においては、第４層配線５４よりも下層の部分の図示を省略する。
後述するように、第４層配線５４およびヒューズ５５の上層には、層間絶縁膜と表面保護膜とが形成される。また、ヒューズ５５の上部の層間絶縁膜と表面保護膜とには、ヒューズ５５にレーザビームを照射するための開口が形成される。そのため、この開口を通じて外部の水分が回路内に侵入した場合、ヒューズ５５が腐食する恐れがある。そこで、本実施の形態では、上記バリア絶縁膜５６の膜厚を、下層のバリア絶縁膜４４、３４、２１よりも大きくし（例えば１５０ｎｍ〜２００ｎｍ程度）、ヒューズ５５の耐湿性を向上させている。
次に、図２３に示すように、層間絶縁膜５７の上部に最上層配線（第５層配線）６０を形成し、続いて最上層配線６０の上部に表面保護膜６１を形成する。最上層配線６０を形成するには、まずフォトレジスト膜（図示せず）をマスクにして第４層配線５４の上層の層間絶縁膜５７をドライエッチングし、続いてその下層のバリア絶縁膜５６をドライエッチングしてスルーホール５８を形成した後、スルーホール５８の内部にプラグ５９を形成する。プラグ５９は、下層のプラグ１６と同じく、ＴｉＮ膜とＷ膜との積層膜で構成する。次に、層間絶縁膜５７の上部にスパッタリング法で膜厚５０ｎｍ〜１００ｎｍ程度のＴｉＮ膜、膜厚１μｍ程度のＡｌ（アルミニウム）合金膜および膜厚５０ｎｍ〜１００ｎｍ程度のＴｉＮ膜を堆積し、フォトレジスト膜（図示せず）をマスクにしてこれらの導電膜をエッチングすることにより、最上層配線６０を形成する。また、最上層配線６０の上部の表面保護膜６１は、プラズマＣＶＤ法で堆積した膜厚２００ｎｍ程度の酸化シリコン膜と膜厚６００ｎｍ程度の窒化シリコン膜との積層膜で構成する。
次に、図２４に示すように、フォトレジスト膜（図示せず）をマスクにして表面保護膜６１をドライエッチングし、最上層配線６０の一部を露出させることによって、ボンディングパッド６０Ｂを形成する。また、ヒューズ５５の上層の表面保護膜６１および層間絶縁膜５７をドライエッチングすることによって、開口６２を形成する。このとき、ヒューズ５５を覆うバリア絶縁膜５６の表面でエッチングを停止し、ヒューズ５５の上部にバリア絶縁膜５６を残しておく。
ここで、ヒューズ５５上部のバリア絶縁膜５５の膜厚を下層のバリア絶縁膜４４，３４，２１よりも厚く形成しているため、耐湿性を確保することができる。すなわち、仮に上記のバリア絶縁膜５６の膜厚が下層のバリア絶縁膜４４，３４，２１の膜厚と同等とした場合、例えば、ヒューズ５５上部に開口６２を形成する際のエッチング工程、フォトレジスト膜を除去する時の酸素プラズマアッシング工程、その他の洗浄工程などにより、バリア絶縁膜５６の膜厚が更に薄くなってしまい、これに伴い耐湿性が低下するという不具合が発生してしまう。特に開口６２のエッチングでは、下層の層間絶縁膜よりも厚い膜厚をエッチングする必要があるため、オーバーエッチによるバリア絶縁膜５６の膜減りが懸念される。従って、本実施の形態のように、バリア絶縁膜５６の膜厚を下層のバリア絶縁膜４４，３４，２１よりも厚く形成する必要がある。
次に、ボンディングパッド６０Ｂの表面にプローブ（図示せず）を当てて回路の電気試験を行う（プローブテスト）。このプローブテストで半導体素子の一部に欠陥が見いだされた場合には、開口６２を通じてヒューズ５５にレーザビームを照射し、ヒューズ５５を切断することによって、欠陥メモリを冗長メモリと置き換える。
また、ヒューズ５５上に残す絶縁膜は、後述のレーザビーム照射で切断が可能な膜厚があればよく、必要に応じて絶縁膜５７を残しておいても差し支えない。
次に、図２５に示すように、表面保護膜６１上にポリイミド樹脂膜６３を堆積した後、ポリイミド樹脂膜６３の上部に引き出し配線６４を形成することによって、ボンディングパッド６０Ｂと引き出し配線６４とを電気的に接続する。この引き出し配線６４は、ＣＭＯＳメモリの外部接続端子を構成する半田バンプとボンディングパッド６０Ｂとを電気的に接続するための配線である。引き出し配線６４を形成するには、まず表面保護膜６１上にポリイミド樹脂膜６３を堆積し、続いてフォトレジスト膜（図示せず）をマスクにしてボンディングパッド６０Ｂの上部のポリイミド樹脂膜６３をエッチングすることにより、ボンディングパッド６０Ｂの表面を露出させる。次に、引き出し配線６４を形成する領域が開口されたフォトレジスト膜（図示せず）を表面保護膜６１上に形成した後、メッキ法またはスパッタリング法を使って表面保護膜６１上にＣｕ膜を堆積する。
次に、図２６に示すように、Ｃｕ膜からなる引き出し配線６４の表面をポリイミド樹脂膜６５で覆った後、ポリイミド樹脂膜６５の一部をエッチングすることにより、引き出し配線６４の一端部を露出させ、その表面にメッキ法でＡｕ（金）膜６６を形成する。その後、Ａｕ（金）膜６６の表面に印刷法で半田バンプ６７を形成することにより、半導体集積回路装置の外部接続端子を形成する。
上記した引き出し配線６４の形成工程では、エッチング処理やフォトレジスト膜のアッシング処理によって、ヒューズ５５の上部のバリア絶縁膜５６も薄くなるが、あらかじめバリア絶縁膜５６の膜厚を厚くしておくことにより、耐湿性の劣化を防止することができる。
（実施の形態２）
前記実施の形態１では、層間絶縁膜にビアホールを形成した後、配線溝を形成する場合について説明したが、本実施の形態では、層間絶縁膜に配線溝を形成した後、ビアホールを形成する場合について説明する。
まず、図２７に示すように、第３層配線４３の上層にバリア絶縁膜４４と層間絶縁膜４５とを堆積する。また、層間絶縁膜４５の途中にはストッパ膜４６を形成する。ストッパ膜４６としては、プラズマＣＶＤ法で堆積した膜厚１０ｎｍ〜１００ｎｍ程度のＳｉＣＮ膜を使用する。ここまでの工程は、前記実施の形態１の図１〜図１５に示した工程と同じである。
次に、図２８に示すように、層間絶縁膜４５上にフォトレジスト膜５１を形成した後、フォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、ストッパ膜４６の表面でエッチングを停止することにより、ストッパ膜４６の上層の層間絶縁膜４５に配線溝５２、５３を形成する。ここでは、層間絶縁膜４５とフォトレジスト膜５１との間に反射防止膜を形成しないが、前記実施の形態１と同じく、層間絶縁膜４５の途中には、光の反射率が低いＳｉＣＮ膜で構成されたストッパ膜４６が形成されている。そのため、フォトレジスト膜５１の下層に反射防止膜を形成しなくとも、第３層配線４３の表面で反射した露光光がフォトレジスト膜５１に入射して解像度を低下させる不具合を抑制することができる。
次に、図２９に示すように、層間絶縁膜４５上にフォトレジスト膜４８を形成した後、フォトレジスト膜４８をマスクにして層間絶縁膜４５およびバリア絶縁膜４４をドライエッチングすることにより、ビアホール３８を形成し、ビアホール３８の底部に第３層配線４３を露出させる。この場合も、ストッパ膜４６が反射防止膜として機能するので、第３層配線４３の表面で反射した露光光がフォトレジスト膜４８に入射して解像度を低下させる不具合を抑制することができる。
次に、フォトレジスト膜４８を除去した後、図３０に示すように、配線溝５２およびビアホール４９の内部に第４層配線５４を形成し、配線溝５３の内部にヒューズ５５を形成する。第４層配線５４およびヒューズ５５を形成する方法は、前記実施の形態１で説明した方法と同じである。
このように、層間絶縁膜４５に配線溝５２、５３を形成した後、ビアホール３８を形成する本実施の形態においても、第４層配線５４の形成工程を簡略化することができる。また、第４層配線５４の形成を歩留まり良く行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、本発明は、５層以上のＣｕ配線を有する半導体集積回路装置の製造方法にも適用することができる。
本発明は、デュアルダマシン法を用いて多層配線を形成する半導体集積回路装置に適用して有用なものである。
本発明の一実施の形態である半導体集積回路装置の製造方法の製造方法を示す半導体基板の要部断面図である。 図１に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図３に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図４に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図５に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図６に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図７に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図８に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図９に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１０に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１１に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図である。 図１２に続く半導体集積回路装置の製造方法を示す半導体基板の要部平面図である。 図１３に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１４に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１５に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１６に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１７に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１８に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１９に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２０に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２１に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２２に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２３に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２４に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２５に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２７に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２８に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２９に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
符号の説明
１ 半導体基板
２ 素子分離溝
３ 酸化シリコン膜
４ ｐ型ウエル
５ ｎ型ウエル
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォールスペーサ
９ Ｃｏシリサイド膜
１１ ｎ型半導体領域（ソース、ドレイン）
１２ ｐ型半導体領域（ソース、ドレイン）
１３ エッチングストッパ膜
１４ 絶縁膜
１５ コンタクトホール
１６ プラグ
１７ 絶縁膜（ＳｉＯＣ膜）
１８ 絶縁膜
１９ 第１層配線
２０ 配線溝
２１、２２ バリア絶縁膜
２３ 層間絶縁膜
２４ 絶縁膜
２５ 反射防止膜
２６ フォトレジスト膜
２７ ビアホール
２８ 埋め込み剤
３０ 反射防止膜
３１ フォトレジスト膜
３２ 配線溝
３３ 第２層配線
３４ バリア絶縁膜
３５ 層間絶縁膜
３６ 反射防止膜
３７ フォトレジスト膜
３８ ビアホール
３９ 埋め込み剤
４０ 反射防止膜
４１ フォトレジスト膜
４２ 配線溝
４３ 第３層配線
４４ バリア絶縁膜
４５ 層間絶縁膜
４６ ストッパ膜
４７ 反射防止膜
４８ フォトレジスト膜
４９ ビアホール
５０ 埋め込み剤
５１ フォトレジスト膜
５２、５３ 配線溝
５４ 第４層配線
５５ ヒューズ
５６ バリア絶縁膜
５７ 層間絶縁膜
５８ スルーホール
５９ プラグ
６０ 最上層配線（第５層配線）
６０Ｂ ボンディングパッド
６１ 表面保護膜
６２ 開口
６３ ポリイミド樹脂膜
６４ 引き出し配線
６５ ポリイミド樹脂膜
６６ Ａｕ膜
６７ 半田バンプ
Ｑｎ：ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ：ｐチャネル型ＭＩＳＦＥＴ

Claims (10)

  1. 半導体基板の主面上に形成された第１層間絶縁膜と、
    前記第１層間絶縁膜に形成された第１配線溝の内部に埋め込まれた第１配線と、
    前記第１配線上を覆う第１バリア絶縁膜を介して前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
    前記第２層間絶縁膜に形成された第２配線溝の内部に埋め込まれたヒューズと、
    前記第２層間絶縁膜に形成された第３配線溝の内部に埋め込まれた第２配線と、
    前記ヒューズ上および前記第２配線上を覆う第２バリア絶縁膜と、
    前記第２バリア絶縁膜上に第１絶縁膜を介して形成された最上層配線と、
    前記最上層配線上を覆う表面保護膜とを有し、
    前記第２バリア絶縁膜の膜厚は、前記第１バリア絶縁膜の膜厚よりも大きく、
    前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜には、前記第２バリア絶縁膜の表面に達する第１開口が設けられていることを特徴とする半導体集積回路装置。
  2. 前記第１および第２配線と前記ヒューズとは、銅を主体とする金属膜で構成され、前記第１および第２バリア絶縁膜は、ＳｉＣＮ膜で構成されていることを特徴とする請求項１記載の半導体集積回路装置。
  3. 前記最上層配線は、アルミニウムを主体とする金属膜で構成されていることを特徴とする請求項１記載の半導体集積回路装置。
  4. 前記表面保護膜上に形成された第１ポリイミド樹脂膜と、前記第１ポリイミド樹脂膜上に形成され、前記最上層配線に電気的に接続された引き出し配線と、前記引き出し配線を覆う第２ポリイミド樹脂膜と、前記第２ポリイミド樹脂膜の一部から露出する前記引き出し配線上に形成された外部接続端子とをさらに有することを特徴とする請求項１記載の半導体集積回路装置。
  5. 前記引き出し配線は、銅を主体とする金属膜で構成されていることを特徴とする請求項４記載の半導体集積回路装置。
  6. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体基板の主面上に第１層間絶縁膜に形成し、前記第１層間絶縁膜に第１配線溝を形成する工程、
    （ｂ）前記第１配線溝の内部を含む前記第１層間絶縁膜上に第１金属膜を形成した後、前記第１配線溝の外部の前記第１金属膜を化学的機械研磨法で除去することにより、前記第１配線溝の内部に前記第１金属膜からなる第１配線を形成する工程、
    （ｃ）前記第１配線の上部を含む前記第１層間絶縁膜上に第１バリア絶縁膜を形成する工程、
    （ｄ）前記第１バリア絶縁膜上に第２層間絶縁膜を形成し、前記第２層間絶縁膜に第２および第３配線溝を形成する工程、
    （ｅ）前記第２および第３配線溝の内部を含む前記第２層間絶縁膜上に第２金属膜を形成した後、前記第２および第３配線溝の外部の前記第２金属膜を化学的機械研磨法で除去することにより、前記第２配線溝の内部に前記第２金属膜からなるヒューズを形成し、前記第３配線溝の内部に前記第２金属膜からなる第２配線を形成する工程、
    （ｆ）前記第２配線および前記ヒューズの上部を含む前記第２層間絶縁膜上に、前記第１バリア絶縁膜よりも厚い膜厚を有する第２バリア絶縁膜を形成する工程、
    （ｇ）前記第２バリア絶縁膜上に第１絶縁膜を形成し、前記第１絶縁膜上に最上層配線を形成する工程、
    （ｈ）前記ヒューズの上部の前記第１絶縁膜および前記表面保護膜に、前記第２バリア絶縁膜の表面に達する第１開口を形成し、前記最上層配線の上部の前記第１絶縁膜および前記表面保護膜に、前記最上層配線に達する第２開口を形成する工程。
  7. 前記第１および第２配線と前記ヒューズとを銅を主体とする金属膜で構成し、前記第１および第２バリア絶縁膜をＳｉＣＮ膜で構成することを特徴とする請求項６記載の半導体集積回路装置の製造方法。
  8. 前記最上層配線をアルミニウムを主体とする金属膜で構成することを特徴とする請求項６記載の半導体集積回路装置の製造方法。
  9. 前記工程（ｈ）の後、さらに、
    （ｉ）前記最上層配線の上部を含む前記表面保護膜上に第１ポリイミド樹脂膜を形成した後、前記第１ポリイミド樹脂膜上に引き出し配線を形成し、前記引き出し配線と前記最上層配線とを電気的に接続する工程、
    （ｊ）前記引き出し配線の上部を含む前記第１ポリイミド樹脂膜上に第２ポリイミド樹脂膜を形成した後、前記第２ポリイミド樹脂膜の一部から露出する前記引き出し配線上に外部接続端子を形成する工程、
    を含むことを特徴とする請求項６記載の半導体集積回路装置の製造方法。
  10. 前記引き出し配線を銅を主体とする金属膜で構成することを特徴とする請求項９記載の半導体集積回路装置の製造方法。
JP2005197939A 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法 Pending JP2007019188A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005197939A JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法
US11/453,897 US7419901B2 (en) 2005-07-06 2006-06-16 Semiconductor device and a method of manufacturing the same
TW095122398A TW200707646A (en) 2005-07-06 2006-06-22 Semiconductor device and a method of manufacturing the same
CNB2006100957511A CN100573871C (zh) 2005-07-06 2006-07-04 半导体器件及其制造方法
US12/102,532 US7602040B2 (en) 2005-07-06 2008-04-14 Semiconductor device and a method of manufacturing the same
US12/564,043 US7968966B2 (en) 2005-07-06 2009-09-21 Semiconductor device with fuse and a method of manufacturing the same
US13/071,546 US8269309B2 (en) 2005-07-06 2011-03-25 Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same
US13/597,129 US8686538B2 (en) 2005-07-06 2012-08-28 Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197939A JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007019188A true JP2007019188A (ja) 2007-01-25
JP2007019188A5 JP2007019188A5 (ja) 2008-08-14

Family

ID=37597735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197939A Pending JP2007019188A (ja) 2005-07-06 2005-07-06 半導体集積回路装置およびその製造方法

Country Status (4)

Country Link
US (5) US7419901B2 (ja)
JP (1) JP2007019188A (ja)
CN (1) CN100573871C (ja)
TW (1) TW200707646A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446230A (zh) * 2019-01-17 2020-07-24 三菱电机株式会社 半导体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
US7956466B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7893520B2 (en) * 2008-05-12 2011-02-22 International Business Machines Corporation Efficient interconnect structure for electrical fuse applications
KR101198758B1 (ko) * 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same
US20130299993A1 (en) * 2012-05-11 2013-11-14 Hsin-Yu Chen Interconnection of semiconductor device and fabrication method thereof
TWI555122B (zh) * 2012-05-11 2016-10-21 聯華電子股份有限公司 半導體元件之內連線結構其製備方法
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9455261B1 (en) * 2015-07-10 2016-09-27 Micron Technology, Inc. Integrated structures
TWI590350B (zh) * 2016-06-30 2017-07-01 欣興電子股份有限公司 線路重分佈結構的製造方法與線路重分佈結構單元
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US20190169837A1 (en) * 2017-12-02 2019-06-06 M-Fire Suppression, Inc. Wild-fire protected shed for storage and protection of personal property during wild-fires
US20190169841A1 (en) * 2017-12-02 2019-06-06 M-Fire Suppression, Inc. Wild-fire protected shed for storage and protection of personal property during wild-fires
CN110047799A (zh) * 2019-04-28 2019-07-23 上海华虹宏力半导体制造有限公司 半导体器件的制造方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085526A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2001274247A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2003017570A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2004221275A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
JP2002164428A (ja) * 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2003124307A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3588612B2 (ja) 2002-02-19 2004-11-17 株式会社東芝 半導体装置
US7067897B2 (en) * 2002-02-19 2006-06-27 Kabushiki Kaisha Toshiba Semiconductor device
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7094683B2 (en) * 2003-08-04 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene method for ultra low K dielectrics
US7018917B2 (en) * 2003-11-20 2006-03-28 Asm International N.V. Multilayer metallization
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085526A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2001274247A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2003017570A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2004221275A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法。

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446230A (zh) * 2019-01-17 2020-07-24 三菱电机株式会社 半导体装置
CN111446230B (zh) * 2019-01-17 2023-05-05 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US7419901B2 (en) 2008-09-02
US7602040B2 (en) 2009-10-13
TW200707646A (en) 2007-02-16
US20080211103A1 (en) 2008-09-04
US20110169128A1 (en) 2011-07-14
US8686538B2 (en) 2014-04-01
US8269309B2 (en) 2012-09-18
CN1893076A (zh) 2007-01-10
US7968966B2 (en) 2011-06-28
US20070026664A1 (en) 2007-02-01
TWI380404B (ja) 2012-12-21
US20120319235A1 (en) 2012-12-20
US20100013046A1 (en) 2010-01-21
CN100573871C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
US11062938B2 (en) Semiconductor device and a method of manufacturing the same
US7602040B2 (en) Semiconductor device and a method of manufacturing the same
JP4891296B2 (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111222