CN110047799A - 半导体器件的制造方法及半导体器件 - Google Patents

半导体器件的制造方法及半导体器件 Download PDF

Info

Publication number
CN110047799A
CN110047799A CN201910347411.0A CN201910347411A CN110047799A CN 110047799 A CN110047799 A CN 110047799A CN 201910347411 A CN201910347411 A CN 201910347411A CN 110047799 A CN110047799 A CN 110047799A
Authority
CN
China
Prior art keywords
layer
semiconductor devices
manufacturing
protective film
interconnection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910347411.0A
Other languages
English (en)
Inventor
邹永金
顾文斌
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910347411.0A priority Critical patent/CN110047799A/zh
Publication of CN110047799A publication Critical patent/CN110047799A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了半导体器件的制造方法，制造半导体器件的步骤包括：提供衬底，所述衬底上形成有介质层，所述介质层中形成有插塞，然后在所述介质层上形成互连线，最后形成保护膜层。本发明提供的保护膜层不仅减少了制造保护膜层所需的原料成本，而且可靠地保护了顶层互连线，从而避免了半导体器件发生刮伤的可能性，提高了产品良率。

Description

半导体器件的制造方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制造方法及半导体器件。
背景技术
半导体工艺中，在半导体衬底上形成互连线后，一般需要在互连线上形成一保护膜层，所述保护膜层起到保护互连线的作用，可有效地避免半导体器件在后续的加工、封装等处理过程中受到损伤。
但是目前半导体工艺中制造该保护膜层投入的原料成本及时间耗费巨大，此外，制造该保护膜层的工序比较繁杂，从而导致包括所述保护膜层的半导体器件的制造成本增大。
发明内容
本发明的目的在于提供一种半导体器件的制造方法及半导体器件，以解决制造半导体器件的保护膜层成本高的问题。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，步骤包括：
提供衬底，所述衬底上形成有介质层，所述介质层中形成有插塞；
在所述介质层上形成互连线，所述互连线与所述插塞电性连接；以及
形成保护膜层，所述保护膜层覆盖所述互连线和所述介质层，所述保护膜层包括：依次堆叠的第一氧化硅层及氮化硅层。
可选的，在所述半导体器件的制造方法中，所述保护膜层还包括：覆盖所述氮化硅层的第二氧化硅层。
可选的，在所述半导体器件的制造方法中，采用化学气相沉积工艺形成所述第一氧化硅层。
可选的，在所述半导体器件的制造方法中，所述第一氧化硅层的厚度介于之间。
可选的，在所述半导体器件的制造方法中，采用化学气相沉积工艺沉积所述氮化硅层。
可选的，在所述半导体器件的制造方法中，采用高密度等离子体增强化学气相沉积工艺沉积所述氮化硅层。
可选的，在所述半导体器件的制造方法中，所述氮化硅层的厚度介于 之间。
可选的，在所述半导体器件的制造方法中，采用紫外光化学气相沉积工艺沉积所述氮化硅层。
可选的，在所述半导体器件的制造方法中，所述氮化硅层的厚度介于 之间。
基于同一发明思想，本发明还提供一种半导体器件，包括：
衬底，所述衬底上形成有介质层，所述介质层中形成有插塞；
互连线，所述互连线位于所述介质层表面；以及，
保护膜层，所述保护膜层覆盖所述互连线及所述介质层，所述保护膜层包括：依次堆叠的第一氧化硅层及氮化硅层。
半导体工艺中，形成半导体器件的现有的保护膜层需要依次沉积两层氧化硅及一层氮化硅，即现有的保护膜层可简称OON膜层，制造OON型的保护膜层所需的原料成本和时间成本大，导致制造半导体器件的成本比较大。
基于上述缺陷，本发明提供了一种半导体器件的制造方法，所述半导体器件的所述保护膜层包括：依次堆叠的第一氧化硅层及氮化硅层，本发明提供的所述保护膜层不仅可以减少制造保护膜层所需的原料成本，而且可以可靠地保护所述互连线，从而避免了半导体器件被刮伤的风险，提高了产品良率。
附图说明
图1-图4是本发明实施例的半导体器件的制造方法各步骤中的半导体结构示意图；
图5是本发明实施例的另一种半导体器件示意图；
其中，100-衬底，110-栅极结构，120-介质层，130-插塞，140-导电层，141-互连线，150-保护膜层，151-第一氧化硅层，152-氮化硅层，153-第二氧化硅层，200-沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法及半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种半导体器件的制造方法，参考图1-图5，图1-图5是本发明实施例的半导体器件的制造方法各步骤中的半导体结构示意图。
首先，如图1所示，提供衬底100，所述衬底100上形成有介质层120，所述介质层120中形成有插塞130。具体的，所述衬底100可以为硅衬底、硅锗衬底、锗衬底其中的一种，所述衬底100也可以是砷化镓、硅稼化合物等，所述衬底100还可以具有绝缘层上硅或硅上外延层结构；所述衬底100还可以是其它半导体材质。在本实施例中，利用等离子体增强化学气相沉积方式沉积所述介质层120。所述介质层120不仅能够将所述栅极结构与后续需要形成的导电层隔离开来，起到保护所述栅极结构的作用，而且起到防止形成插塞130时所述衬底100被误蚀刻的作用。进一步的，所述衬底100上还形成有栅极结构110，所述介质层120覆盖所述栅极结构110及所述衬底100。所述栅极结构110可以包括堆叠设置的栅介质层和栅电极以及包围所述栅电极的侧墙，所述栅电极的材料例如为多晶硅、金属或多晶硅和金属的化合物，所述栅介质层的材料例如为氧化硅或高K介质材料。本申请对所述衬底100上形成的任何膜层以及集成电路不做限定，所述衬底100上可以包括以本领域技术人员公知的工艺来形成的本领域技术人员公知的任意结构。
进一步的，如图2所示，形成导电层140，所述导电层140覆盖所述插塞130及所述介质层120。具体的，通过溅射工艺形成所述导电层140，本申请对所述导电层140的形成工艺不作限定，可以是本领域技术人员公知的其他工艺。所述导电层140采用可以导电的材料，例如铝，铜或者钨。在本实施例中，所述导电层140的材质为铝，由金属铝制成的导电层电阻率低，可以有效降低后续形成的集成电路的电阻，同时也方便于后续的刻蚀以形成互连线。
进一步的，如图3所示，在所述导电层140上旋涂一光刻胶层，对所述光刻胶层进行光刻以得到图形化的光刻胶层，此时，图形化的光刻胶层在所述导电层140上定义出互连线141的形状及位置，以图形化的光刻胶层为掩膜利用干法刻蚀工艺刻蚀所述导电层140至所述介质层120表面以形成沟槽200，并通入Cl2、BCl3及N2参与刻蚀，得到与所述插塞130电性连接的互连线141。所述互连线141与所述插塞130共同形成金属互连结构，其中，所述互连线141与所述插塞130电性连接，所述插塞用于半导体器件中不同层的互连线的电性连接，以及互连线与衬底中的源区或者漏区的电性连接。
进一步的，如图4所示，形成保护膜层150，所述保护膜层150覆盖所述互连线141和所述介质层120，以及所述保护膜层150填充所述沟槽200。在本实施例中，所述保护膜层150位于半导体器件的最顶层，用于保护半导体器件顶层的互连线不受任何损伤，从图4可以看出，所述保护膜层包括：依次堆叠的第一氧化硅层151及氮化硅层152。所述第一氧化硅层151填充所述沟槽200且覆盖所述互连线141和所述介质层120，所述氮化硅层152覆盖所述第一氧化硅层151。优选的，采用化学气相沉积工艺形成所述第一氧化硅层151，所述第一氧化硅层151的厚度介于之间。
在本实施例中，本发明可以采用化学气相沉积工艺沉积所述氮化硅层152，例如采用高密度等离子体增强化学气相沉积工艺或者采用紫外光化学气相沉积工艺。当采用高密度等离子体增强化学气相沉积工艺沉积所述氮化硅层152时，所述氮化硅层152的厚度通常选择介于之间；当采用紫外光化学气相沉积工艺沉积所述氮化硅层152时，所述氮化硅层152的厚度通常选择介于之间。和现有的OON型的保护膜层相比，由所述第一氧化硅层151和氮化硅层152构成的保护膜层，不仅减少了制造所述保护膜层150所需的原料成本，而且可靠地保护了所述互连线141，从而避免了半导体器件发生刮伤的可能性，提高了产品良率。
优选的，参考图5，图5是本发明实施例的另一种半导体器件示意图，本发明形成的所述保护膜层150还可以包括：依次堆叠的第一氧化硅层151、氮化硅层152及第二氧化硅层153。其中，一般可以选择采用高密度等离子体增强化学气相沉积方式来形成所述第二氧化硅层153，所述第二氧化硅层153的厚度通常选择介于之间。包括所述第二氧化硅层153的所述保护膜层150可以更有效地保护顶层的所述互连线141，提高了半导体器件的可靠性。
基于同一发明思想，本发明还提供一种半导体器件，包括：衬底100、互连线141及保护膜层150，所述衬底100上形成有介质层120，所述介质层120中形成有插塞130；所述互连线141位于所述介质层120表面；所述保护膜层150覆盖所述互连线141及所述介质层120，所述保护膜层150包括：依次堆叠的第一氧化硅层151及氮化硅层152。
综上，本发明提供了一种半导体器件的制造方法，制造半导体器件的步骤包括：提供衬底，所述衬底上形成有介质层，所述介质层中形成有插塞，然后在所述介质层上形成金属块，所述金属块与所述插塞共同形成金属互连结构，接着刻蚀露出的所述介质层以形成沟槽，最后形成第二介质层及保护膜层，其中，所述保护膜层包括依次堆叠的第一氧化硅层及氮化硅层，本发明提供的所述保护膜层不仅减少了制造保护膜层所需的原料成本，而且可靠地保护了所述互连线，从而避免了半导体器件发生刮伤的可能性，提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，步骤包括：
提供衬底，所述衬底上形成有介质层，所述介质层中形成有插塞；
在所述介质层上形成互连线，所述互连线与所述插塞电性连接；以及
形成保护膜层，所述保护膜层覆盖所述互连线和所述介质层，所述保护膜层包括：依次堆叠的第一氧化硅层及氮化硅层。
2.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述保护膜层还包括：覆盖所述氮化硅层的第二氧化硅层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用化学气相沉积工艺形成所述第一氧化硅层。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述第一氧化硅层的厚度介于之间。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，采用化学气相沉积工艺沉积所述氮化硅层。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，采用高密度等离子体增强化学气相沉积工艺沉积所述氮化硅层。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述氮化硅层的厚度介于之间。
8.根据权利要求5所述的半导体器件的制造方法，其特征在于，采用紫外光化学气相沉积工艺沉积所述氮化硅层。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述氮化硅层的厚度介于之间。
10.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有介质层，所述介质层中形成有插塞；
互连线，所述互连线位于所述介质层表面；以及，
保护膜层，所述保护膜层覆盖所述互连线及所述介质层，所述保护膜层包括：依次堆叠的第一氧化硅层及氮化硅层。
CN201910347411.0A 2019-04-28 2019-04-28 半导体器件的制造方法及半导体器件 Pending CN110047799A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910347411.0A CN110047799A (zh) 2019-04-28 2019-04-28 半导体器件的制造方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910347411.0A CN110047799A (zh) 2019-04-28 2019-04-28 半导体器件的制造方法及半导体器件

Publications (1)

Publication Number Publication Date
CN110047799A true CN110047799A (zh) 2019-07-23

Family

ID=67279823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910347411.0A Pending CN110047799A (zh) 2019-04-28 2019-04-28 半导体器件的制造方法及半导体器件

Country Status (1)

Country Link
CN (1) CN110047799A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334584A (zh) * 2023-09-14 2024-01-02 中晶新源(上海)半导体有限公司 一种半导体器件的形成方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
CN1893076A (zh) * 2005-07-06 2007-01-10 株式会社瑞萨科技 半导体器件及其制造方法
CN101047152A (zh) * 2006-03-27 2007-10-03 株式会社瑞萨科技 半导体器件及其制造方法
CN105552035A (zh) * 2016-01-08 2016-05-04 武汉华星光电技术有限公司 低温多晶硅tft阵列基板的制作方法及其结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
CN1893076A (zh) * 2005-07-06 2007-01-10 株式会社瑞萨科技 半导体器件及其制造方法
CN101047152A (zh) * 2006-03-27 2007-10-03 株式会社瑞萨科技 半导体器件及其制造方法
CN105552035A (zh) * 2016-01-08 2016-05-04 武汉华星光电技术有限公司 低温多晶硅tft阵列基板的制作方法及其结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334584A (zh) * 2023-09-14 2024-01-02 中晶新源(上海)半导体有限公司 一种半导体器件的形成方法及半导体器件

Similar Documents

Publication Publication Date Title
CN110462857B (zh) 用于制造超导集成电路的系统和方法
US7955870B2 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7531367B2 (en) Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
EP3329523B1 (en) Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
US11502161B2 (en) Metal insulator metal capacitor structure having high capacitance
US20070155027A1 (en) Dry etch stop process for eliminating electrical shorting in MRAM device structures
US11856864B2 (en) Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode
AU2017358595B2 (en) Josephson junction superconductor device interconnect
US12068364B2 (en) Metal insulator metal capacitor structure having high capacitance
US11145809B2 (en) Multiple spacer assisted physical etching of sub 60nm MRAM devices
US11217746B2 (en) Ion beam etching fabricated sub 30nm Vias to reduce conductive material re-deposition for sub 60nm MRAM devices
TWI790327B (zh) 使用原子層沉積保護層的高深寬比介層窗蝕刻
WO2018175089A1 (en) Spacer assisted ion beam etching of spin torque magnetic random access memory
JP2022019662A (ja) メモリデバイス及びその製造方法
CN104377189B (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
US8293638B2 (en) Method of fabricating damascene structures
US11373880B2 (en) Creating different width lines and spaces in a metal layer
CN110047799A (zh) 半导体器件的制造方法及半导体器件
US12063867B2 (en) Dual spacer for double magnetic tunnel junction devices
CN106298635B (zh) 半导体器件的制造方法
US20230369064A1 (en) Pre-etch treatment for metal etch
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
TW388938B (en) Method for increasing etch selectivity of metal wire
KR20020046685A (ko) 반도체 소자의 금속 배선 형성 방법
KR20030012113A (ko) 반도체 산화막 보이드를 이용한 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190723