JP2003142485A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003142485A
JP2003142485A JP2001336202A JP2001336202A JP2003142485A JP 2003142485 A JP2003142485 A JP 2003142485A JP 2001336202 A JP2001336202 A JP 2001336202A JP 2001336202 A JP2001336202 A JP 2001336202A JP 2003142485 A JP2003142485 A JP 2003142485A
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001336202A
Other languages
English (en)
Other versions
JP2003142485A5 (ja
Inventor
Junko Izumitani
淳子 泉谷
Hiromoto Takewaka
博基 竹若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001336202A priority Critical patent/JP2003142485A/ja
Priority to TW91108555A priority patent/TW541633B/zh
Priority to US10/136,533 priority patent/US6727590B2/en
Priority to DE2002124775 priority patent/DE10224775A1/de
Priority to KR1020020034553A priority patent/KR20030038324A/ko
Priority to CN02141160A priority patent/CN1416170A/zh
Publication of JP2003142485A publication Critical patent/JP2003142485A/ja
Publication of JP2003142485A5 publication Critical patent/JP2003142485A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】 【課題】 銅配線を用いた多層配線構造を備える半導体
装置において、ボンディングワイヤをボンディングパッ
ドにボンディングするにあたり、接続の信頼性及び安定
性が向上された半導体装置及びその製造方法を得る。 【解決手段】 第２の層間絶縁膜１４上には、いずれも
アルミニウム合金から成る、第３層配線１７及びボンデ
ィングパッド７１が部分的に形成されている。第３の層
間絶縁膜６３、第４の層間絶縁膜６７、保護絶縁膜７
２、及びバッファコート膜７３内には、ボンディングパ
ッド７１によって規定された底面を有する開孔部７４
が、部分的に形成されている。開孔部７４内にはボンデ
ィングワイヤ７５が挿通されており、ボンディングワイ
ヤ７５はボンディングパッド７１にボンディングされて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、下層のアルミニウム（Ａ
ｌ）配線と上層の銅（Ｃｕ）配線とを有する多層配線構
造を備える半導体装置及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】図２６は、アルミニウム配線を用いた従
来の半導体装置の構造を示す断面図である。シリコン
（Ｓｉ）基板１０１上には、シリコン酸化膜（Ｓｉ
Ｏ2）から成る素子分離絶縁膜１０２が部分的に形成さ
れている。素子分離絶縁膜１０２によって規定される素
子形成領域には、ＭＯＳＦＥＴ１０６等の半導体素子が
形成されている。ＭＯＳＦＥＴ１０６は、ゲート絶縁膜
１０３を挟んでシリコン基板１０１の上面上に形成され
たゲート電極１０４と、ゲート電極１０４の下方のチャ
ネル形成領域を挟んでシリコン基板１０１の上面内に形
成された、対を成すソース・ドレイン領域１０５とを備
えている。図２６には、素子分離絶縁膜１０２上に形成
されたゲート電極１０４が表されているが、これは、紙
面の奥又は手前に存在するＭＯＳＦＥＴのゲート電極１
０４が、素子分離絶縁膜１０２上に延在して形成されて
いるためである。
【０００３】また、シリコン基板１０１上には、ＭＯＳ
ＦＥＴ１０６及び素子分離絶縁膜１０２を覆って、下地
絶縁膜１０７が全面に形成されている。下地絶縁膜１０
７の材質は、シリコン酸化膜、あるいは、リン（Ｐ）や
ボロン（Ｂ）等の不純物元素が導入されたシリコン酸化
膜である。下地絶縁膜１０７内には、ＭＯＳＦＥＴ１０
６に繋がるコンタクトホール１０８が形成されている。
下地絶縁膜１０７上には、タングステン（Ｗ）から成る
第１層配線１０９が部分的に形成されている。第１層配
線１０９は局部配線であり、配線長は短い。第１層配線
１０９は、コンタクトホール１０８内を充填するタング
ステンを介して、ＭＯＳＦＥＴ１０６に接続されてい
る。
【０００４】下地絶縁膜１０７上には、第１層配線１０
９を覆って第１の層間絶縁膜１１０が形成されている。
第１の層間絶縁膜１１０の材質はシリコン酸化膜等であ
る。第１の層間絶縁膜１１０内には、第１層配線１０９
に繋がるヴィアホール１１１が形成されている。ヴィア
ホール１１１内は、タングステン等から成るヴィアプラ
グ１１２によって充填されている。第１の層間絶縁膜１
１０上には、Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等のアルミニウム合金から成る第２層配線１１
３が、部分的に形成されている。第２層配線１１３は短
距離配線であり、配線長は比較的短い。第２層配線１１
３は、ヴィアプラグ１１２を介して第１層配線１０９に
接続されている。
【０００５】第１の層間絶縁膜１１０上には、第２層配
線１１３を覆って第２の層間絶縁膜１１４が形成されて
いる。第２の層間絶縁膜１１４の材質はシリコン酸化膜
等である。第２の層間絶縁膜１１４内には、第２層配線
１１３に繋がるヴィアホール１１５が形成されている。
ヴィアホール１１５内は、タングステン等から成るヴィ
アプラグ１１６によって充填されている。第２の層間絶
縁膜１１４上には、アルミニウム合金から成る第３層配
線１１７が部分的に形成されている。第３層配線１１７
は短距離配線であり、配線長は比較的短い。第３層配線
１１７は、ヴィアプラグ１１６を介して第２層配線１１
３に接続されている。
【０００６】第２の層間絶縁膜１１４上には、第３層配
線１１７を覆って第３の層間絶縁膜１１８が形成されて
いる。第３の層間絶縁膜１１８の材質はシリコン酸化膜
等である。第３の層間絶縁膜１１８内には、第３層配線
１１７に繋がるヴィアホール１１９が形成されている。
ヴィアホール１１９内は、タングステン等から成るヴィ
アプラグ１２０によって充填されている。第３の層間絶
縁膜１１８上には、アルミニウム合金から成る第４層配
線１２１が部分的に形成されている。第４層配線１２１
は長距離配線又は電源線であり、配線長は比較的長い。
また、配線抵抗の低減や許容される電流密度の増大を図
るために、第４層配線１２１の膜厚は、第１〜第３層配
線１０９，１１３，１１７の膜厚よりも厚い。第４層配
線１２１は、ヴィアプラグ１２０を介して第３層配線１
１７に接続されている。
【０００７】第３の層間絶縁膜１１８上には、第４層配
線１２１を覆って第４の層間絶縁膜１２２が形成されて
いる。第４の層間絶縁膜１２２の材質はシリコン酸化膜
等である。第４の層間絶縁膜１２２内には、第４層配線
１２１に繋がるヴィアホール１２３が形成されている。
ヴィアホール１２３内は、タングステン等から成るヴィ
アプラグ１２４によって充填されている。第４の層間絶
縁膜１２２上には、いずれもアルミニウム合金から成る
第５層配線１２５及びボンディングパッド１２６が、そ
れぞれ部分的に形成されている。第５層配線１２５は長
距離配線又は電源線であり、配線長は比較的長い。ま
た、配線抵抗の低減や許容される電流密度の増大を図る
ために、第５層配線１２５の膜厚は、第１〜第３層配線
１０９，１１３，１１７の膜厚よりも厚い。第５層配線
１２５及びボンディングパッド１２６は、ヴィアプラグ
１２４を介して第４層配線１２１にそれぞれ接続されて
いる。
【０００８】第４の層間絶縁膜１２２上には、第５層配
線１２５及びボンディングパッド１２６を覆って、保護
絶縁膜１２７が形成されている。保護絶縁膜１２７の材
質は、シリコン酸化膜、シリコン窒化膜（Ｓｉ3Ｎ4）、
シリコン酸窒化膜（ＳｉＯＮ）、あるいはこれらの複合
膜である。保護絶縁膜１２７上には、必要に応じてバッ
ファコート膜１２８が形成されている。バッファコート
膜１２８の材質はポリイミド等である。
【０００９】保護絶縁膜１２７及びバッファコート膜１
２８内には、ボンディングパッド１２６によって規定さ
れた底面を有する開孔部１２９が部分的に形成されてい
る。開孔部１２９内にはボンディングワイヤ１３０が挿
通されており、ボンディングワイヤ１３０はボンディン
グパッド１２６にボンディングされている。ボンディン
グワイヤ１３０の材質は、金（Ａｕ）やアルミニウム等
である。ボンディングワイヤ１３０とボンディングパッ
ド１２６との接続界面には、金属層１３１が形成されて
いる。ボンディングワイヤ１３０の材質とボンディング
パッド１２６の材質とが異なる場合は、金属層１３１
は、ボンディングワイヤ１３０の材質である金属と、ボ
ンディングパッド１２６の材質である金属との化合物層
となる。一方、両材質が同じである場合は、金属層１３
１は、両材質である金属の相互拡散層となる。
【００１０】また、バッファコート膜１２８及びボンデ
ィングワイヤ１３０は、モールド樹脂１３２によって封
止されている。
【００１１】図２７〜３５は、図２６に示した半導体装
置の製造方法を工程順に示す断面図である。図２７を参
照して、まず、ＬＯＣＯＳ（Local Oxidation of Silic
on）分離法やトレンチ分離法によって、シリコン基板１
０１の素子分離領域に素子分離絶縁膜１０２を形成す
る。次に、ＣＶＤ（Chemical Vapor Deposition）法、
異方性ドライエッチング法、イオン注入法等の周知のプ
ロセスによって、シリコン基板１０１の素子形成領域に
ＭＯＳＦＥＴ１０６を形成する。次に、ＣＶＤ法によっ
て、下地絶縁膜１０７を全面に形成する。
【００１２】図２８を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、下地絶縁膜１０７
内にコンタクトホール１０８を形成する。次に、ＰＶＤ
（Physical Vapor Deposition）法によって、チタン
（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜から成
るバリアメタル１０９ａを全面に形成する。バリアメタ
ル１０９ａを形成することにより、シリコンとの良好な
オーミックコンタクトを得ることができる。次に、六弗
化タングステン（ＷＦ6）と水素（Ｈ2）との還元反応を
利用した熱ＣＶＤ法によって、タングステン膜１０９ｂ
を全面に形成する。成膜時の温度を３７５〜４５０℃程
度に設定することにより、ステップカバレッジが良好な
タングステン膜１０９ｂを得ることができる。その結
果、コンタクトホール１０８のアスペクト比が高い場合
であっても、コンタクトホール１０８内をタングステン
膜１０９ｂによって容易に充填することができる。ま
た、バリアメタル１０９ａに用いられている窒化チタン
膜は、タングステン膜１０９ｂの成膜時に六弗化タング
ステンによってシリコン基板１０１が損傷することを防
止する作用を有している。
【００１３】次に、写真製版法及び異方性ドライエッチ
ング法によってバリアメタル１０９ａ及びタングステン
膜１０９ｂをパターニングすることにより、第１層配線
１０９を形成する。タングステン配線はアルミニウム配
線に比べて配線抵抗が３倍程度高いが、コンタクトプラ
グの形成が不要のため配線形成工程がシンプルである。
従って、一般的にタングステン配線は、配線長が短い配
線（局部配線等）として用いられている。
【００１４】次に、第１層配線１０９を覆って第１の層
間絶縁膜１１０を全面に形成する。第１の層間絶縁膜１
１０は第２層配線１１３の下地となるので、十分な平坦
性が要求される。従って、第１の層間絶縁膜１１０は、
高密度プラズマ等を利用したＣＶＤ法によって、第１の
層間絶縁膜１１０の目標膜厚よりも厚いシリコン酸化膜
を全面に形成する工程と、水酸化カリウム（ＫＯＨ）や
アンモニア水溶液（ＮＨ4ＯＨ）をベースとしたシリカ
研磨材を用いた化学機械研磨（ＣＭＰ：Chemical Mecha
nical Polishing）法によって、上記シリコン酸化膜の
表面を所定膜厚だけ研磨することにより表面を平坦化す
る工程とを経て形成される。あるいは第１の層間絶縁膜
１１０は、ＣＶＤ法によって、第１の層間絶縁膜１１０
の目標膜厚よりも薄いシリコン酸化膜を全面に形成する
工程と、回転塗布法によって、上記シリコン酸化膜上に
ＳＯＧ（Spin On Glass）膜を形成する工程とを経て形
成される。
【００１５】図２９を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、第１の層間絶縁膜
１１０内にヴィアホール１１１を形成する。次に、ＰＶ
Ｄ法又はＣＶＤ法によって、チタン膜と窒化チタン膜と
の積層膜から成る下敷膜１１２ａを全面に形成する。下
敷膜１１２ａを形成することにより、第１層配線１０９
との良好なコンタクトが得られる。次に、タングステン
膜１０９ｂ形成時と同様の手法により、ステップカバレ
ッジが良好なタングステン膜１１２ｂを全面に形成す
る。次に、過酸化水素水（Ｈ2Ｏ2）をベースとしたアル
ミナ研磨材又はシリカ研磨材を用いたＣＭＰ法によっ
て、第１の層間絶縁膜１１０の上面が露出するまで、タ
ングステン膜１１２ｂ及び下敷膜１１２ａを研磨する。
これにより、ヴィアホール１１１内に形成されていた下
敷膜１１２ａ及びタングステン膜１１２ｂのみが研磨さ
れずに残り、ヴィアプラグ１１２が形成される。
【００１６】図３０を参照して、次に、ＰＶＤ法によっ
て、チタン膜、窒化チタン膜、あるいはこれらの積層膜
から成る下敷膜１１３ａを全面に形成する。次に、ＰＶ
Ｄ法によって、Ａｌ−Ｃｕ，Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−
Ｃｕ−Ｔｉ等のアルミニウム合金膜１１３ｂを全面に形
成する。次に、ＰＶＤ法によって、窒化チタンから成る
反射防止膜１１３ｃを全面に形成する。次に、写真製版
法及び異方性ドライエッチング法によってこれらの膜１
１３ａ〜１１３ｃをパターニングすることにより、第２
層配線１１３を形成する。次に、第１の層間絶縁膜１１
０形成時と同様の手法により、表面の平坦性が良好な第
２の層間絶縁膜１１４を全面に形成する。
【００１７】図３１を参照して、次に、図２９，３０に
示した工程と同様の手法により、（ａ）第２の層間絶縁
膜１１４内にヴィアホール１１５を形成し、（ｂ）下敷
膜１１６ａ及びタングステン膜１１６ｂを全面に形成
し、（ｃ）これらの膜１１６ａ，１１６ｂを研磨するこ
とによりヴィアプラグ１１６を形成し、（ｄ）下敷膜１
１７ａ、アルミニウム合金膜１１７ｂ、及び反射防止膜
１１７ｃを全面に形成し、（ｅ）これらの膜１１７ａ〜
１１７ｃをパターニングすることにより第３層配線１１
７を形成し、（ｆ）第３の層間絶縁膜１１８を全面に形
成する。
【００１８】図３２を参照して、次に、図２９，３０に
示した工程と同様の手法により、（ａ）第３の層間絶縁
膜１１８内にヴィアホール１１９を形成し、（ｂ）下敷
膜１２０ａ及びタングステン膜１２０ｂを全面に形成
し、（ｃ）これらの膜１２０ａ，１２０ｂを研磨するこ
とによりヴィアプラグ１２０を形成し、（ｄ）下敷膜１
２１ａ、アルミニウム合金膜１２１ｂ、及び反射防止膜
１２１ｃを全面に形成し、（ｅ）これらの膜１２１ａ〜
１２１ｃをパターニングすることにより第４層配線１２
１を形成し、（ｆ）第４の層間絶縁膜１２２を全面に形
成する。
【００１９】図３３を参照して、次に、図２９，３０に
示した工程と同様の手法により、（ａ）第４の層間絶縁
膜１２２内にヴィアホール１２３を形成し、（ｂ）下敷
膜１２４ａ及びタングステン膜１２４ｂを全面に形成
し、（ｃ）これらの膜１２４ａ，１２４ｂを研磨するこ
とによりヴィアプラグ１２４を形成し、（ｄ）下敷膜１
２５ａ、アルミニウム合金膜１２５ｂ、及び反射防止膜
１２５ｃを全面に形成し、（ｅ）これらの膜１２５ａ〜
１２５ｃをパターニングすることにより、第５層配線１
２５を形成する。また、膜１２５ａ〜１２５ｃのパター
ニング工程において、下敷膜１２６ａ、アルミニウム合
金膜１２６ｂ、及び反射防止膜１２６ｃから成るボンデ
ィングパッド１２６を併せて形成する。
【００２０】図３４を参照して、次に、ＣＶＤ法によっ
て、保護絶縁膜１２７を全面に形成する。次に、ＣＶＤ
法によって、バッファコート膜１２８を全面に形成す
る。次に、写真製版法及び異方性ドライエッチング法に
よって、バッファコート膜１２８及び保護絶縁膜１２７
を部分的に除去することにより、開孔部１２９を形成す
る。このとき、ボンディングパッド１２６の反射防止膜
１２６ｃも併せて除去することにより、アルミニウム合
金膜１２６ｂの上面を露出する。次に、ダイシングによ
って半導体ウェハを個々のチップに分割し、樹脂や半田
によってチップの裏面をリードフレームや実装基板（い
ずれも図示せず）に接着する。
【００２１】図３５を参照して、次に、開孔部１２９内
にボンディングワイヤ１３０を挿通し、超音波を用いる
方法や熱圧着等の方法により、ボンディングワイヤ１３
０をボンディングパッド１２６のアルミニウム合金膜１
２６ｂにボンディングする。このとき、ボンディングワ
イヤ１３０とボンディングパッド１２６との接続界面
に、金属層１３１が形成される。
【００２２】最後に、図３５に示した構造の全体をモー
ルド樹脂１３２で封止することにより、図２６に示した
構造が得られる。
【００２３】ところで、近年においては、デバイスの動
作速度の高速化や高性能化を実現するために、配線抵抗
の低減や許容される電流密度の増大を図ることを目的と
して、従来のアルミニウムを主成分とする配線（アルミ
ニウム配線）に代わり、より低抵抗で信頼性の高い銅を
主成分とする配線（銅配線）が用いられるようになって
きた。
【００２４】図３６は、銅配線を用いた従来の半導体装
置の構造を示す断面図である。シリコン基板１０１の素
子分離領域には素子分離絶縁膜１０２が形成されてお
り、素子形成領域にはＭＯＳＦＥＴ１０６が形成されて
いる。
【００２５】また、シリコン基板１０１上には、ＭＯＳ
ＦＥＴ１０６及び素子分離絶縁膜１０２を覆って、下地
絶縁膜１５１が全面に形成されている。下地絶縁膜１５
１内には、ＭＯＳＦＥＴ１０６に繋がるコンタクトホー
ル１５２と、コンタクトホール１５２に繋がる配線溝１
５３とが形成されている。配線溝１５３内を充填して、
タングステンから成る第１層配線１５４が形成されてい
る。第１層配線１５４は局部配線であり、配線長は短
い。第１層配線１５４は、コンタクトホール１５２内を
充填するタングステンを介して、ＭＯＳＦＥＴ１０６に
接続されている。
【００２６】下地絶縁膜１５１上には、第１の層間絶縁
膜１５５が形成されている。第１の層間絶縁膜１５５内
には、第１層配線１５４に繋がるヴィアホール１５６
と、ヴィアホール１５６に繋がる配線溝１５７とが形成
されている。配線溝１５７内を充填して、銅から成る第
２層配線１５８が形成されている。第２層配線１５８は
短距離配線であり、配線長は比較的短い。第２層配線１
５８は、ヴィアホール１５６内を充填する銅を介して、
第１層配線１５４に接続されている。
【００２７】第１の層間絶縁膜１５５上には、第２の層
間絶縁膜１５９が形成されている。第２の層間絶縁膜１
５９内には、第２層配線１５８に繋がるヴィアホール１
６０と、ヴィアホール１６０に繋がる配線溝１６１とが
形成されている。配線溝１６１内を充填して、銅から成
る第３層配線１６２が形成されている。第３層配線１６
２は短距離配線であり、配線長は比較的短い。第３層配
線１６２は、ヴィアホール１６０内を充填する銅を介し
て、第２層配線１５８に接続されている。
【００２８】第２の層間絶縁膜１５９上には、第３の層
間絶縁膜１６３が形成されている。第３の層間絶縁膜１
６３内には、第３層配線１６２に繋がるヴィアホール１
６４と、ヴィアホール１６４に繋がる配線溝１６５とが
形成されている。配線溝１６５内を充填して、銅から成
る第４層配線１６６が形成されている。第４層配線１６
６は長距離配線又は電源線であり、配線長は比較的長
い。また、配線抵抗の低減や許容される電流密度の増大
を図るために、第４層配線１６６の膜厚は、第１〜第３
層配線１５４，１５８，１６２の膜厚よりも厚い。第４
層配線１６６は、ヴィアホール１６４内を充填する銅を
介して、第３層配線１６２に接続されている。
【００２９】第３の層間絶縁膜１６３上には、第４の層
間絶縁膜１６７が形成されている。第４の層間絶縁膜１
６７内には、第４層配線１６６に繋がるヴィアホール１
６８と、ヴィアホール１６８にそれぞれ繋がる配線溝１
６９Ｌ及び電極溝１６９Ｐとが形成されている。配線溝
１６９Ｌ内を充填して、銅から成る第５層配線１７０が
形成されている。第５層配線１７０は長距離配線又は電
源線であり、配線長は比較的長い。また、配線抵抗の低
減や許容される電流密度の増大を図るために、第５層配
線１７０の膜厚は、第１〜第３層配線１５４，１５８，
１６２の膜厚よりも厚い。また、電極溝１６９Ｐ内を充
填して、銅から成るボンディングパッド１７１が形成さ
れている。第５層配線１７０及びボンディングパッド１
７１は、ヴィアホール１６８内を充填する銅を介して、
第４層配線１６６にそれぞれ接続されている。
【００３０】第４の層間絶縁膜１６７上には、保護絶縁
膜１７２が形成されている。保護絶縁膜１７２の材質
は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化
膜、あるいはこれらの複合膜である。保護絶縁膜１７２
上には、必要に応じてバッファコート膜１７３が形成さ
れている。バッファコート膜１７３の材質はポリイミド
等である。
【００３１】保護絶縁膜１７２及びバッファコート膜１
７３内には、ボンディングパッド１７１によって規定さ
れた底面を有する開孔部１７４が部分的に形成されてい
る。開孔部１７４内にはボンディングワイヤ１７５が挿
通されており、ボンディングワイヤ１７５はボンディン
グパッド１７１にボンディングされている。ボンディン
グワイヤ１７５の材質は、金やアルミニウム等である。
ボンディングワイヤ１７５とボンディングパッド１７１
との接続界面には、金属層１７６が形成されている。ボ
ンディングワイヤ１７５の材質とボンディングパッド１
７１の材質とが異なる場合は、金属層１７６は、ボンデ
ィングワイヤ１７５の材質である金属と、ボンディング
パッド１７１の材質である金属との化合物層となる。一
方、両材質が同じである場合は、金属層１７６は、両材
質である金属の相互拡散層となる。
【００３２】また、バッファコート膜１７３及びボンデ
ィングワイヤ１７５は、モールド樹脂１７７によって封
止されている。
【００３３】図３７〜４８は、図３６に示した半導体装
置の製造方法を工程順に示す断面図である。図３７を参
照して、まず、図２７に示した工程と同様の手法によ
り、素子分離絶縁膜１０２及びＭＯＳＦＥＴ１０６を形
成する。次に、熱ＣＶＤ法又はプラズマＣＶＤ法によっ
て、シリコン酸化膜（リンやボロン等の不純物元素が導
入されていてもよい）１５１ａと、シリコン窒化膜１５
１ｂと、シリコン酸化膜１５１ｃとをこの順に全面に堆
積することにより、下地絶縁膜１５１を形成する。
【００３４】図３８を参照して、次に、写真製版法及び
異方性ドライエッチング法によって、シリコン酸化膜１
５１ｃ内に配線溝１５３を形成する。かかる異方性ドラ
イエッチングを、シリコン酸化膜はエッチングされやす
くシリコン窒化膜はエッチングされにくい条件下で実行
することにより、シリコン窒化膜１５１ｂをエッチング
ストッパとして機能させることができる。次に、写真製
版法及び異方性ドライエッチング法によって、下地絶縁
膜１５１内にコンタクトホール１５２を形成する。
【００３５】図３９を参照して、次に、ＰＶＤ法又はＣ
ＶＤ法によって、チタン膜と窒化チタン膜との積層膜か
ら成るバリアメタル１５４ａを全面に形成する。バリア
メタル１５４ａを形成することにより、シリコンとの良
好なオーミックコンタクトを得ることができる。次に、
六弗化タングステンと水素との還元反応を利用した熱Ｃ
ＶＤ法によって、タングステン膜１５４ｂを全面に形成
する。
【００３６】図４０を参照して、次に、過酸化水素水を
ベースとしたアルミナ研磨材を用いたＣＭＰ法によっ
て、下地絶縁膜１５１の上面が露出するまで、タングス
テン膜１５４ｂ及びバリアメタル１５４ａを研磨する。
これにより、配線溝１５３及びコンタクトホール１５２
内に形成されていたバリアメタル１５４ａ及びタングス
テン膜１５４ｂのみが研磨されずに残り、第１層配線１
５４が形成される。
【００３７】図４１を参照して、次に、図３７，３８に
示した工程と同様の手法により、（ａ）シリコン酸化膜
１５５ａ、シリコン窒化膜１５５ｂ、及びシリコン酸化
膜１５５ｃをこの順に全面に堆積して第１の層間絶縁膜
１５５を形成し、（ｂ）シリコン窒化膜１５５ｂをエッ
チングストッパに用いてシリコン酸化膜１５５ｃ内に配
線溝１５７を形成し、（ｃ）第１の層間絶縁膜１５５内
にヴィアホール１５６を形成する。
【００３８】図４２を参照して、次に、タンタル（Ｔ
ａ）膜、窒化タンタル（ＴａＮ）膜、タンタル膜と窒化
タンタル膜との積層膜、窒化チタン膜、チタン膜と窒化
チタン膜との積層膜等から成る下敷膜１５８ａを、ＰＶ
Ｄ法又はＣＶＤ法によって全面に形成する。下敷膜１５
８ａを形成することにより、銅配線中に含まれる銅が周
囲の絶縁膜（シリコン酸化膜等）内に拡散することを防
止できる。次に、ＰＶＤ法又はＣＶＤ法によって、電解
メッキ用の下敷膜としての銅シード膜（図示しない）を
全面に形成する。次に、硫酸銅を主成分とするメッキ液
を用いた電解メッキ法により、銅膜１５８ｂを全面に形
成する。
【００３９】図４３を参照して、次に、過酸化水素水を
ベースとしたアルミナ研磨材を用いたＣＭＰ法によっ
て、第１の層間絶縁膜１５５の上面が露出するまで、銅
膜１５８ｂ及び下敷膜１５８ａを研磨する。これによ
り、配線溝１５７及びヴィアホール１５６内に形成され
ていた下敷膜１５８ａ及び銅膜１５８ｂのみが研磨され
ずに残り、第２層配線１５８が形成される。
【００４０】このように、層間絶縁膜内にヴィアホール
と配線溝とを予め形成しておき、ヴィアホール及び配線
溝内を完全に充填し得る膜厚で金属膜を形成し、その
後、不要部分の金属膜をＣＭＰにより除去するという一
連の配線形成プロセスは、デュアルダマシン（Dual Dam
ascene）法として知られている。
【００４１】図４４を参照して、次に、プラズマＣＶＤ
法等によって、銅の拡散防止膜として機能するシリコン
窒化膜１５９ａと、シリコン酸化膜１５９ｂ、シリコン
窒化膜１５９ｃ、及びシリコン酸化膜１５９ｄとをこの
順に全面に堆積することにより、４層構造の第２の層間
絶縁膜１５９を形成する。次に、図４１〜４３に示した
工程と同様の手法により、（ａ）シリコン窒化膜１５９
ｃをエッチングストッパに用いてシリコン酸化膜１５９
ｄ内に配線溝１６１を形成し、（ｂ）第２の層間絶縁膜
１５９内にヴィアホール１６０を形成し、（ｃ）下敷膜
１６２ａ及び銅シード膜（図示しない）を全面に形成
し、（ｄ）銅膜１６２ｂを全面に形成し、（ｅ）第２の
層間絶縁膜１５９の上面が露出するまで、銅膜１６２ｂ
及び下敷膜１６２ａを研磨することにより、第３層配線
１６２を形成する。
【００４２】図４５を参照して、次に、図４４に示した
工程と同様の手法により、（ａ）シリコン窒化膜１６３
ａ、シリコン酸化膜１６３ｂ、シリコン窒化膜１６３
ｃ、及びシリコン酸化膜１６３ｄをこの順に全面に堆積
することにより、４層構造の第３の層間絶縁膜１６３を
形成し、（ｂ）シリコン窒化膜１６３ｃをエッチングス
トッパに用いてシリコン酸化膜１６３ｄ内に配線溝１６
５を形成し、（ｃ）第３の層間絶縁膜１６３内にヴィア
ホール１６４を形成し、（ｄ）下敷膜１６６ａ及び銅シ
ード膜（図示しない）を全面に形成し、（ｅ）銅膜１６
６ｂを全面に形成し、（ｆ）第３の層間絶縁膜１６３の
上面が露出するまで、銅膜１６６ｂ及び下敷膜１６６ａ
を研磨することにより、第４層配線１６６を形成する。
【００４３】図４６を参照して、次に、図４４に示した
工程と同様の手法により、（ａ）シリコン窒化膜１６７
ａ、シリコン酸化膜１６７ｂ、シリコン窒化膜１６７
ｃ、及びシリコン酸化膜１６７ｄをこの順に全面に堆積
することにより、４層構造の第４の層間絶縁膜１６７を
形成し、（ｂ）シリコン窒化膜１６７ｃをエッチングス
トッパに用いてシリコン酸化膜１６７ｄ内に配線溝１６
９Ｌ及び電極溝１６９Ｐを形成し、（ｃ）第４の層間絶
縁膜１６７内にヴィアホール１６８を形成し、（ｄ）下
敷膜１７０ａ及び銅シード膜（図示しない）を全面に形
成し、（ｅ）銅膜１７０ｂを全面に形成し、（ｆ）第４
の層間絶縁膜１６７の上面が露出するまで、銅膜１７０
ｂ及び下敷膜１７０ａを研磨することにより、第５層配
線１７０を形成する。また、銅膜１７０ｂ及び下敷膜１
７０ａの研磨工程において、下敷膜１７１ａ及び銅膜１
７１ｂから成るボンディングパッド１７１を、電極溝１
６９Ｐ内に併せて形成する。
【００４４】図４７を参照して、次に、ＣＶＤ法によっ
て、銅の拡散防止膜として機能する緻密なシリコン窒化
膜１６７ｃと、シリコン酸化膜等の絶縁膜１７２ｂとを
この順に全面に形成することにより、保護絶縁膜１７２
を形成する。次に、ＣＶＤ法によって、バッファコート
膜１７３を全面に形成する。次に、写真製版法及び異方
性ドライエッチング法によって、バッファコート膜１７
３及び保護絶縁膜１７２を部分的に除去することによ
り、開孔部１７４を形成する。これにより、ボンディン
グパッド１７１の上面の一部が露出する。次に、ダイシ
ングによって半導体ウェハを個々のチップに分割し、樹
脂や半田によってチップの裏面をリードフレームや実装
基板（いずれも図示せず）に接着する。
【００４５】図４８を参照して、次に、開孔部１７４内
にボンディングワイヤ１７５を挿通し、超音波を用いる
方法や熱圧着等の方法により、ボンディングワイヤ１７
５をボンディングパッド１７１にボンディングする。こ
のとき、ボンディングワイヤ１７５とボンディングパッ
ド１７１との接続界面に、金属層１７６が形成される。
【００４６】最後に、図４８に示した構造の全体をモー
ルド樹脂１７７で封止することにより、図３６に示した
構造が得られる。
【００４７】
【発明が解決しようとする課題】図４９は、図３４に示
した構造の一部を抜き出して、さらにその一部を拡大し
て示す断面図である。通常、ボンディングパッド１２６
の表面（厳密にはアルミニウム合金膜１２６ｂの表面）
には、開孔部１２９を形成するためのエッチング工程の
影響により、Ａｌ2Ｏ3を主成分とする１〜３ｎｍ程度の
膜厚の不動態膜１３３が形成されている。
【００４８】図５０は、図３５に示した構造の一部を抜
き出して、さらにその一部を拡大して示す断面図であ
る。金から成るボンディングワイヤ１３０をアルミニウ
ム合金から成るボンディングパッド１２６にボンディン
グする際には、ボンディングパッド１２６の表面に形成
されている不動態膜１３３を超音波や熱圧着等によって
破壊し、ボンディングワイヤ１３０とボンディングパッ
ド１２６との界面で金とアルミニウムとを反応させて、
両元素の化合物層である金属層１３１を形成するという
メカニズムが用いられている。
【００４９】そのため、ボンディングの強度を高めて安
定した接続を得るためには、不動態膜１３３を破壊して
接続界面に十分な金属層１３１を形成するための温度と
機械的な圧力とが必要となる。そして、デバイスの微細
化に伴ってボンディングパッド１２６のサイズやボンデ
ィングワイヤ１３０の直径が小さくなるに従って、単位
面積あたりの圧着強度や超音波強度を高くしなければな
らないという状況になっている。
【００５０】しかしながら、圧着強度や超音波強度を高
くすると、ボンディングパッド１２６の下地である第４
の層間絶縁膜１２２からボンディングパッド１２６が剥
がれたり、第４の層間絶縁膜１２２中にクラックが発生
したりするという問題があった。
【００５１】図５１は、図４７に示した構造の一部を抜
き出して、さらにその一部を拡大して示す断面図であ
る。銅は、アルミニウムよりも酸化されやすく、また、
銅表面に形成された酸化膜（ＣｕＯ）の自己不動態効果
は、アルミニウム表面に形成された酸化膜のそれよりも
小さいという性質を持っている。従って、開孔部１７４
の形成によりボンディングパッド１７１の上面を露出す
ると、ボンディングパッド１７１の上面はすぐに酸化さ
れ、５〜１０ｎｍ程度の比較的厚い膜厚の酸化膜１７８
が形成されてしまう。
【００５２】図５２は、図４８に示した構造の一部を抜
き出して、さらにその一部を拡大して示す断面図であ
る。図５１に示したように、ボンディングパッド１７１
の上面上には、膜厚が比較的厚い酸化膜１７８が形成さ
れている。従って、従来から広く用いられている、超音
波を用いる方法や熱圧着等の方法によるワイヤボンディ
ングでは、酸化膜１７８を十分に破壊することができな
い。そのため、ボンディングワイヤ１７５とボンディン
グパッド１７１との界面に金属層１７６を均一に形成す
ることができず、接続の信頼性及び安定性が悪いという
問題があった。かかる問題は、デバイスの微細化が進ん
でボンディングパッド１７１のサイズやボンディングワ
イヤ１７５の直径が小さくなるにつれて、さらに深刻化
することが予想される。
【００５３】なお、かかる問題を解決するための手段と
して、ワイヤボンディング時に水素ガスを流して還元性
の雰囲気中でボンディングを行う方法や、ワイヤボンデ
ィングではなく、パッド電極上に金や半田等の金属バン
プを形成するフリップチップ法等が提案されているが、
いずれも、安定性に乏しい、コストの上昇を招く等の別
の問題がある。
【００５４】さらに、図３６に示した半導体装置に冗長
回路を形成する場合、冗長回路のヒューズは、最上層の
銅配線によって形成されることになる。しかしながら、
銅はアルミニウムに比べて熱伝導率が低いため、ヒュー
ズを完全にブロー（切断）するには、アルミニウムやア
ルミニウム合金から成るヒューズをブローする場合と比
較して、より高いブローエネルギーが必要となる。従っ
て、銅配線による多層配線構造を備える半導体装置にお
いて、冗長回路のヒューズを銅配線によって形成した場
合は、ヒューズの切れ損じの発生、ひいては歩留まりの
低下をもたらすという問題があった。
【００５５】本発明はこれらの問題を解決するために成
されたものであり、低抵抗の銅配線を用いた多層配線構
造を備える半導体装置において、ボンディングワイヤを
ボンディングパッドにボンディングするにあたり、接続
の信頼性及び安定性が向上された半導体装置及びその製
造方法を得ること、さらには、銅配線を用いた多層配線
構造を備える半導体装置において、冗長回路のヒューズ
のブロー性能が向上された半導体装置及びその製造方法
を得ることを目的とするものである。
【００５６】
【課題を解決するための手段】この発明のうち請求項１
に記載の半導体装置は、絶縁膜内に複数の配線層が形成
された多層配線構造を備える半導体装置であって、多層
配線構造は、第１の材質から成り、最上層以外の配線層
に属する第１の配線として機能する第１の金属膜と、第
１の材質よりも低抵抗かつ酸化されやすい第２の材質か
ら成り、最上層の配線層に属する第２の配線として機能
する第２の金属膜と、第１の材質から成り、最上層以外
の配線層に属し、ボンディングパッドとして機能する第
３の金属膜とを有し、半導体装置は、絶縁膜内に形成さ
れ、第３の金属膜によって規定された底面を有する開孔
部と、開孔部内を挿通して第３の金属膜に接続されたボ
ンディングワイヤとをさらに備えることを特徴とするも
のである。
【００５７】また、この発明のうち請求項２に記載の半
導体装置は、請求項１に記載の半導体装置であって、第
３の金属膜は、最上層以外の複数の配線層に属する複数
の金属膜を含んで構成されていることを特徴とするもの
である。
【００５８】また、この発明のうち請求項３に記載の半
導体装置は、請求項２に記載の半導体装置であって、複
数の金属膜は、複数の金属膜間に形成された帯状の複数
のヴィアプラグによって相互に接続されていることを特
徴とするものである。
【００５９】また、この発明のうち請求項４に記載の半
導体装置は、請求項２に記載の半導体装置であって、複
数の金属膜は、複数の金属膜間に形成されたドット状の
複数のヴィアプラグによって相互に接続されていること
を特徴とするものである。
【００６０】また、この発明のうち請求項５に記載の半
導体装置は、請求項１〜４のいずれか一つに記載の半導
体装置であって、開孔部内において第３の金属膜上に形
成され、ボンディングパッドの一部として機能する第４
の金属膜をさらに備え、ボンディングワイヤは第４の金
属膜にボンディングされていることを特徴とするもので
ある。
【００６１】また、この発明のうち請求項６に記載の半
導体装置は、請求項５に記載の半導体装置であって、第
４の金属膜は、開孔部内を充填して形成されていること
を特徴とするものである。
【００６２】また、この発明のうち請求項７に記載の半
導体装置は、絶縁膜内に複数の配線層が形成された多層
配線構造を備える半導体装置であって、多層配線構造
は、第１の材質から成り、最上層以外の配線層に属する
第１の配線として機能する第１の金属膜と、第１の材質
よりも低抵抗かつ低熱伝導率の第２の材質から成り、最
上層の配線層に属する第２の配線として機能する第２の
金属膜と、第１の材質から成り、最上層以外の配線層に
属し、冗長回路のヒューズとして機能する第３の金属膜
とを有し、半導体装置は、絶縁膜内に形成され、第３の
金属膜の上方に規定された底面を有する開孔部をさらに
備えることを特徴とするものである。
【００６３】また、この発明のうち請求項８に記載の半
導体装置の製造方法は、絶縁膜内に複数の配線層が形成
された多層配線構造を備える半導体装置の製造方法であ
って、（ａ）第１の材質から成り、最上層以外の配線層
に属する第１の配線として機能する第１の金属膜と、第
１の材質よりも低抵抗かつ酸化されやすい第２の材質か
ら成り、最上層の配線層に属する第２の配線として機能
する第２の金属膜と、第１の材質から成り、最上層以外
の配線層に属し、ボンディングパッドとして機能する第
３の金属膜とを有する多層配線構造を形成する工程と、
（ｂ）第３の金属膜によって規定された底面を有する開
孔部を、絶縁膜内に形成する工程と、（ｃ）開孔部内を
挿通して第３の金属膜にボンディングワイヤを接続する
工程とを備えることを特徴とするものである。
【００６４】また、この発明のうち請求項９に記載の半
導体装置の製造方法は、請求項８に記載の半導体装置の
製造方法であって、工程（ａ）においては、最上層以外
の複数の配線層に属する複数の金属膜を含んで構成され
た第３の金属膜が形成されることを特徴とするものであ
る。
【００６５】また、この発明のうち請求項１０に記載の
半導体装置の製造方法は、請求項９に記載の半導体装置
の製造方法であって、工程（ａ）においては、複数の金
属膜間に形成された帯状の複数のヴィアプラグによって
相互に接続された複数の金属膜が形成されることを特徴
とするものである。
【００６６】また、この発明のうち請求項１１に記載の
半導体装置の製造方法は、請求項９に記載の半導体装置
の製造方法であって、工程（ａ）においては、複数の金
属膜間に形成されたドット状の複数のヴィアプラグによ
って相互に接続された複数の金属膜が形成されることを
特徴とするものである。
【００６７】また、この発明のうち請求項１２に記載の
半導体装置の製造方法は、請求項８〜１１のいずれか一
つに記載の半導体装置の製造方法であって、（ｄ）ボン
ディングパッドの一部として機能する第４の金属膜を、
開孔部内において第３の金属膜上に形成する工程をさら
に備え、工程（ｃ）において、ボンディングワイヤは第
４の金属膜にボンディングされることを特徴とするもの
である。
【００６８】また、この発明のうち請求項１３に記載の
半導体装置の製造方法は、請求項８〜１１のいずれか一
つに記載の半導体装置の製造方法であって、工程（ｄ）
においては、開孔部内を充填する第４の金属膜が形成さ
れることを特徴とするものである。
【００６９】また、この発明のうち請求項１４に記載の
半導体装置の製造方法は、絶縁膜内に複数の配線層が形
成された多層配線構造を備える半導体装置の製造方法で
あって、（ａ）第１の材質から成り、最上層以外の配線
層に属する第１の配線として機能する第１の金属膜と、
第１の材質よりも低抵抗かつ低熱伝導率の第２の材質か
ら成り、最上層の配線層に属する第２の配線として機能
する第２の金属膜と、第１の材質から成り、最上層以外
の配線層に属し、冗長回路のヒューズとして機能する第
３の金属膜とを有する多層配線構造を形成する工程と、
（ｂ）第３の金属膜の上方に規定された底面を有する開
孔部を、絶縁膜内に形成する工程とを備えることを特徴
とするものである。
【００７０】
【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１に係る半導体装置の構造を示す断面図であ
る。図１に示すように、本実施の形態１に係る半導体装
置は、層間絶縁膜によって互いに分離された、タングス
テンから成る第１層配線９、アルミニウム合金から成る
第２及び第３層配線１３，１７、銅から成る第４及び第
５層配線６６，７０を有する、多層配線構造を備えてい
る。
【００７１】シリコン基板１上には、シリコン酸化膜か
ら成る素子分離絶縁膜２が部分的に形成されている。素
子分離絶縁膜２によって規定される素子形成領域には、
ＭＯＳＦＥＴ６等の半導体素子が形成されている。ＭＯ
ＳＦＥＴ６は、ゲート絶縁膜３を挟んでシリコン基板１
の上面上に形成されたゲート電極４と、ゲート電極４の
下方のチャネル形成領域を挟んでシリコン基板１の上面
内に形成された、対を成すソース・ドレイン領域５とを
備えている。図１には、素子分離絶縁膜２上に形成され
たゲート電極４が表されているが、これは、紙面の奥又
は手前に存在するＭＯＳＦＥＴのゲート電極４が、素子
分離絶縁膜２上に延在して形成されているためである。
【００７２】シリコン基板１上には、ＭＯＳＦＥＴ６及
び素子分離絶縁膜２を覆って、下地絶縁膜７が全面に形
成されている。下地絶縁膜７の材質は、シリコン酸化
膜、あるいは、リンやボロン等の不純物元素が導入され
たシリコン酸化膜である。下地絶縁膜７内には、ＭＯＳ
ＦＥＴ６に繋がるコンタクトホール８が形成されてい
る。下地絶縁膜７上には、タングステンから成る第１層
配線９が部分的に形成されている。第１層配線９は局部
配線であり、配線長は短い。第１層配線９は、コンタク
トホール８内を充填するタングステンを介して、ＭＯＳ
ＦＥＴ６に接続されている。
【００７３】下地絶縁膜７上には、第１層配線９を覆っ
て第１の層間絶縁膜１０が形成されている。第１の層間
絶縁膜１０の材質はシリコン酸化膜等である。第１の層
間絶縁膜１０内には、第１層配線９に繋がるヴィアホー
ル１１が形成されている。ヴィアホール１１内は、タン
グステン等から成るヴィアプラグ１２によって充填され
ている。第１の層間絶縁膜１０上には、Ａｌ−Ｃｕ，Ａ
ｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ−Ｔｉ等のアルミニウム合
金から成る第２層配線１３が、部分的に形成されてい
る。第２層配線１３は短距離配線であり、配線長は比較
的短い。第２層配線１３は、ヴィアプラグ１２を介して
第１層配線９に接続されている。
【００７４】第１の層間絶縁膜１０上には、第２層配線
１３を覆って第２の層間絶縁膜１４が形成されている。
第２の層間絶縁膜１４は、シリコン酸化膜１４ａと、シ
リコン酸化膜１４ａ上に形成され、銅の拡散防止膜とし
て機能するシリコン窒化膜１４ｂとを有している。第２
の層間絶縁膜１４内には、第２層配線１３に繋がるヴィ
アホール１５が形成されている。ヴィアホール１５内
は、タングステン等から成るヴィアプラグ１６によって
充填されている。第２の層間絶縁膜１４上には、いずれ
もアルミニウム合金から成る、第３層配線１７及びボン
ディングパッド７１が部分的に形成されている。第３層
配線１７は短距離配線であり、配線長は比較的短い。第
３層配線１７及びボンディングパッド７１は、ヴィアプ
ラグ１６を介して第２層配線１３にそれぞれ接続されて
いる。
【００７５】第２の層間絶縁膜１４上には、第３層配線
１７及びボンディングパッド７１を覆って、第３の層間
絶縁膜６３が形成されている。第３の層間絶縁膜６３
は、シリコン酸化膜６３ａと、シリコン窒化膜６３ｂ
と、シリコン酸化膜６３ｃとがこの順に積層された構造
を有している。第３の層間絶縁膜６３内には、第３層配
線１７に繋がるヴィアホール６４と、ヴィアホール６４
に繋がる配線溝６５とが形成されている。また、配線溝
６５内を充填して、銅から成る第４層配線６６が形成さ
れている。第４層配線６６は長距離配線又は電源線であ
り、配線長は比較的長い。また、配線抵抗の低減や許容
される電流密度の増大を図るために、第４層配線６６の
膜厚は、第１〜第３層配線９，１３，１７の膜厚よりも
厚い。第４層配線６６は、ヴィアホール６４内を充填す
る銅を介して、第３層配線１７に接続されている。
【００７６】第３の層間絶縁膜６３上には、第４の層間
絶縁膜６７が形成されている。第４の層間絶縁膜６７
は、銅の拡散防止膜として機能するシリコン窒化膜６７
ａと、シリコン酸化膜６７ｂと、シリコン窒化膜６７ｃ
と、シリコン酸化膜６７ｄとがこの順に積層された構造
を有している。第４の層間絶縁膜６７内には、第４層配
線６６に繋がるヴィアホール６８と、ヴィアホール６８
に繋がる配線溝６９が形成されている。また、配線溝６
９内を充填して、銅から成る第５層配線７０が形成され
ている。第５層配線７０は長距離配線又は電源線であ
り、配線長は比較的長い。また、配線抵抗の低減や許容
される電流密度の増大を図るために、第５層配線７０の
膜厚は、第１〜第３層配線９，１３，１７の膜厚よりも
厚い。第５層配線７０は、ヴィアホール６８内を充填す
る銅を介して、第４層配線６６に接続されている。
【００７７】第４の層間絶縁膜６７上には、保護絶縁膜
７２が形成されている。保護絶縁膜７２は、銅の酸化防
止膜として機能する緻密なシリコン窒化膜７２ａと、シ
リコン窒化膜７２ａ上に形成され、シリコン酸化膜、シ
リコン窒化膜、シリコン酸窒化膜、あるいはこれらの複
合膜から成る絶縁膜７２ｂとを有している。保護絶縁膜
７２上には、必要に応じてバッファコート膜７３が形成
されている。バッファコート膜７３の材質はポリイミド
等である。
【００７８】第３の層間絶縁膜６３、第４の層間絶縁膜
６７、保護絶縁膜７２、及びバッファコート膜７３内に
は、ボンディングパッド７１によって規定された底面を
有する開孔部７４が、部分的に形成されている。開孔部
７４内にはボンディングワイヤ７５が挿通されており、
ボンディングワイヤ７５はボンディングパッド７１にボ
ンディングされている。ボンディングワイヤ７５の材質
は、金やアルミニウム等である。ボンディングワイヤ７
５とボンディングパッド７１との接続界面には、金属層
７６が形成されている。ボンディングワイヤ７５の材質
とボンディングパッド７１の材質とが異なる場合は、金
属層７６は、ボンディングワイヤ７５の材質である金属
と、ボンディングパッド７１の材質である金属との化合
物層となる。一方、両材質が同じである場合は、金属層
７６は、両材質である金属の相互拡散層となる。また、
モールド樹脂７７によって全体が封止されている。
【００７９】図２〜８は、本実施の形態１に係る半導体
装置の製造方法を工程順に示す断面図である。図２を参
照して、まず、従来技術の説明に関する図２７〜３０に
示した工程と同様の手法により、（ａ）シリコン基板１
の素子分離領域に素子分離絶縁膜２を形成し、（ｂ）シ
リコン基板１の素子形成領域にＭＯＳＦＥＴ６を形成
し、（ｃ）全面に下地絶縁膜７を形成し、（ｄ）下地絶
縁膜７内にコンタクトホール８を形成し、（ｅ）チタン
膜と窒化チタン膜との積層膜から成るバリアメタル９ａ
を全面に形成し、（ｆ）タングステン膜９ｂを全面に形
成し、（ｇ）バリアメタル９ａ及びタングステン膜９ｂ
をパターニングすることにより、第１層配線９を形成
し、（ｈ）第１層配線９を覆って、上面の平坦性が良好
な第１の層間絶縁膜１０を全面に形成し、（ｉ）第１の
層間絶縁膜１０内にヴィアホール１１を形成し、（ｊ）
チタン膜と窒化チタン膜との積層膜から成る下敷膜１２
ａを全面に形成し、（ｋ）タングステン膜１２ｂを全面
に形成し、（ｌ）第１の層間絶縁膜１０の上面が露出す
るまでタングステン膜１２ｂ及び下敷膜１２ａを研磨す
ることにより、ヴィアプラグ１２を形成し、（ｍ）チタ
ン膜、窒化チタン膜、あるいはこれらの積層膜から成る
下敷膜１３ａを全面に形成し、（ｎ）Ａｌ−Ｃｕ，Ａｌ
−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ−Ｔｉ等のアルミニウム合金
膜１３ｂを全面に形成し、（ｏ）窒化チタンから成る反
射防止膜１３ｃを全面に形成し、（ｐ）これらの膜１３
ａ〜１３ｃをパターニングすることにより、第２層配線
１３を形成する。
【００８０】次に、第１の層間絶縁膜１０形成時と同様
の手法により、第２層配線１３を覆って、上面の平坦性
が良好なシリコン酸化膜１４ａを全面に形成する。シリ
コン酸化膜１４ａは、高密度プラズマ等を利用したＣＶ
Ｄ法によって、シリコン酸化膜１４ａの目標膜厚よりも
厚いシリコン酸化膜を全面に形成する工程と、水酸化カ
リウムやアンモニア水溶液をベースとしたシリカ研磨材
を用いたＣＭＰ法によって、上記シリコン酸化膜の表面
を所定膜厚だけ研磨することにより表面を平坦化する工
程とを経て形成される。あるいはシリコン酸化膜１４ａ
は、ＣＶＤ法によって、シリコン酸化膜１４ａの目標膜
厚よりも薄いシリコン酸化膜を全面に形成する工程と、
回転塗布法によって、上記シリコン酸化膜上にＳＯＧ膜
を形成する工程とを経て形成される。
【００８１】次に、ＣＶＤ法によって、銅の拡散防止膜
として機能するシリコン窒化膜１４ｂをシリコン酸化膜
１４ａ上に堆積することにより、第２の層間絶縁膜１４
を形成する。次に、ヴィアプラグ１２の形成時と同様の
手法により、（ａ）第２の層間絶縁膜１４内にヴィアホ
ール１５を形成し、（ｂ）下敷膜１６ａ及びタングステ
ン膜１６ｂを全面に形成し、（ｃ）これらの膜１６ａ，
１６ｂを研磨することによりヴィアプラグ１６を形成す
る。
【００８２】次に、第２層配線１３の形成時と同様の手
法により、（ａ）下敷膜１７ａ、アルミニウム合金膜１
７ｂ、及び反射防止膜１７ｃを全面に形成し、（ｂ）こ
れらの膜１７ａ〜１７ｃをパターニングすることにより
第３層配線１７を形成する。また、膜１７ａ〜１７ｃの
パターニング工程において、下敷膜７１ａ、アルミニウ
ム合金膜７１ｂ、及び反射防止膜７１ｃから成るボンデ
ィングパッド７１を併せて形成する。
【００８３】図３を参照して、次に、プラズマＣＶＤ法
等によって、シリコン酸化膜６３ａ、シリコン窒化膜６
３ｂ、及びシリコン酸化膜６３ｃをこの順に全面に堆積
することにより、第３の層間絶縁膜６３を形成する。次
に、写真製版法及び異方性ドライエッチング法によっ
て、シリコン酸化膜６３ｃ内に配線溝６５を形成する。
かかる異方性ドライエッチングを、シリコン酸化膜はエ
ッチングされやすくシリコン窒化膜はエッチングされに
くい条件下で実行することにより、シリコン窒化膜６３
ｂをエッチングストッパとして機能させることができ
る。次に、写真製版法及び異方性ドライエッチング法に
よって、シリコン窒化膜６３ｂ及びシリコン酸化膜６３
ａ内にヴィアホール６４を形成する。
【００８４】図４を参照して、次に、タンタル膜、窒化
タンタル膜、タンタル膜と窒化タンタル膜との積層膜、
窒化チタン膜、チタン膜と窒化チタン膜との積層膜等か
ら成る下敷膜６６ａを、ＰＶＤ法又はＣＶＤ法によって
全面に形成する。下敷膜６６ａを形成することにより、
銅配線中に含まれる銅が周囲の絶縁膜（シリコン酸化膜
等）内に拡散することを防止できる。次に、ＰＶＤ法又
はＣＶＤ法によって、電解メッキ用の下敷膜としての銅
シード膜（図示しない）を全面に形成する。次に、硫酸
銅を主成分とするメッキ液を用いた電解メッキ法によ
り、銅膜６６ｂを全面に形成する。
【００８５】図５を参照して、次に、過酸化水素水をベ
ースとしたアルミナ研磨材を用いたＣＭＰ法によって、
第３の層間絶縁膜６３の上面が露出するまで、銅膜６６
ｂ及び下敷膜６６ａを研磨する。これにより、配線溝６
５及びヴィアホール６４内に形成されていた下敷膜６６
ａ及び銅膜６６ｂのみが研磨されずに残り、第４層配線
６６が形成される。
【００８６】図６を参照して、次に、図３〜５に示した
工程と同様の手法により、（ａ）シリコン窒化膜６７
ａ、シリコン酸化膜６７ｂ、シリコン窒化膜６７ｃ、及
びシリコン酸化膜６７ｄをこの順に全面に堆積すること
により、４層構造の第４の層間絶縁膜６７を形成し、
（ｂ）シリコン窒化膜６７ｃをエッチングストッパに用
いてシリコン酸化膜６７ｄ内に配線溝６９を形成し、
（ｃ）第４の層間絶縁膜６７内にヴィアホール６８を形
成し、（ｄ）下敷膜７０ａ及び銅シード膜（図示しな
い）を全面に形成し、（ｅ）銅膜７０ｂを全面に形成
し、（ｆ）第４の層間絶縁膜６７の上面が露出するま
で、銅膜７０ｂ及び下敷膜７０ａを研磨することによ
り、第５層配線７０を形成する。
【００８７】図７を参照して、次に、ＣＶＤ法によっ
て、銅の拡散防止膜として機能する緻密なシリコン窒化
膜７２ａと、シリコン酸化膜等の絶縁膜７２ｂとをこの
順に全面に形成することにより、保護絶縁膜７２を形成
する。次に、ＣＶＤ法によって、バッファコート膜７３
を全面に形成する。次に、写真製版法及び異方性ドライ
エッチング法によって、バッファコート膜７３、保護絶
縁膜７２、第４の層間絶縁膜６７、第３の層間絶縁膜６
３、及びボンディングパッド７１の反射防止膜７１ｃを
この順に部分的に除去することにより、開孔部７４を形
成する。これにより、ボンディングパッド７１のアルミ
ニウム合金膜７１ｂの上面の一部が露出する。次に、ダ
イシングによって半導体ウェハを個々のチップに分割
し、樹脂や半田によってチップの裏面をリードフレーム
や実装基板（いずれも図示せず）に接着する。
【００８８】図８を参照して、次に、開孔部７４内にボ
ンディングワイヤ７５を挿通し、超音波を用いる方法や
熱圧着等の方法により、ボンディングワイヤ７５をボン
ディングパッド７１にボンディングする。このとき、ボ
ンディングワイヤ７５とボンディングパッド７１との接
続界面に、金属層７６が形成される。
【００８９】最後に、図８に示した構造の全体をモール
ド樹脂７７で封止することにより、図１に示した構造が
得られる。
【００９０】このように本実施の形態１に係る半導体装
置及びその製造方法によれば、最上層の配線層におい
て、酸化されやすい銅によってボンディングパッド７１
が形成されているのではなく、最上層以外の下層の配線
層において、銅よりも酸化されにくいアルミニウム合金
によってボンディングパッド７１が形成されている。従
って、ボンディングワイヤ７５をボンディングパッド７
１にボンディングするにあたり、接続の信頼性及び安定
性を高めることができる。
【００９１】実施の形態２．上記実施の形態１に係る半
導体装置においては、ボンディングパッド７１の膜厚が
６００ｎｍ以下に薄くなった場合に、ボンディングワイ
ヤ７５をボンディングパッド７１にボンディングする際
の圧力によって、ボンディングパッド７１の下地となっ
ている部分のシリコン酸化膜１４ａ中にクラックが発生
することがある。本実施の形態２では、クラック耐性が
向上された半導体装置について説明する。
【００９２】図９は、本発明の実施の形態２に係る半導
体装置の構造を示す断面図である。第１の層間絶縁膜１
０上には、ボンディングパッド７１の下方において、第
２配線層に属するパッド状の金属膜２０が形成されてい
る。金属膜２０は、ヴィアプラグ１２を介して、第１層
配線９に接続されている。第２の層間絶縁膜１４内に
は、金属膜２０によって規定された底面を有するヴィア
ホール２１が形成されており、ヴィアホール２１の側面
及び底面上には、ヴィアプラグ２２が形成されている。
第３配線層に属するボンディングパッド７１は、ヴィア
プラグ２２上に形成されている。その結果、ボンディン
グパッド７１は、ヴィアプラグ２２を介して金属膜２０
に接続されている。即ち、第２配線層に属する金属膜２
０と、ヴィアプラグ２２と、第３配線層に属する金属膜
（図９におけるボンディングパッド７１に相当する。以
下の実施の形態において「金属膜７１」とも称する）と
によって、ボンディングパッドが構成されている。
【００９３】図１０は、ボンディングワイヤ７５がボン
ディングされる前の、金属膜７１、ヴィアプラグ２２、
及び金属膜２０の構造を具体的に示す断面図である。金
属膜７１は、第３層配線１７と同様に、チタン膜等から
成る下敷膜７１ａと、Ａｌ−Ｃｕ等から成るアルミニウ
ム合金膜７１ｂと、窒化チタンから成る反射防止膜７１
ｃとがこの順に積層された構造を有している。ヴィアプ
ラグ２２は、ヴィアプラグ１６と同様に、チタン膜と窒
化チタン膜との積層膜から成る下敷膜２２ａと、タング
ステン膜２２ｂとを有している。金属膜２０は、第２層
配線１３と同様に、チタン膜等から成る下敷膜２０ａ
と、Ａｌ−Ｃｕ等から成るアルミニウム合金膜２０ｂ
と、窒化チタンから成る反射防止膜２０ｃとがこの順に
積層された構造を有している。
【００９４】金属膜２０は、第２層配線１３と同一の工
程によって形成される。ヴィアホール２１は、ヴィアホ
ール１５と同一の工程によって形成される。ヴィアプラ
グ２２は、ヴィアプラグ１６と同一の工程によって形成
される。金属膜７１は、第３層配線１７と同一の工程に
よって形成される。
【００９５】以下、ヴィアホール２１の形状のバリエー
ションについて説明する。図１１は、第１の形状のヴィ
アホール２１ａを金属膜２０とともに示す上面図であ
る。図１１中に示したラインＡ１−Ａ１に沿った位置に
関する断面構造を表したものが、図１０の断面図に相当
する。ヴィアホール２１ａは、金属膜７１の形状に近似
した正方形又は長方形（図１１に示した例では正方形）
の上面形状を有している。
【００９６】図１１に示したように開孔面積が大きな一
つのヴィアホール２１ａが形成されている場合は、ヴィ
アプラグ２２を形成するためのＣＭＰ工程において、ヴ
ィアホール２１ａの中央部に位置する部分のタングステ
ン膜２２ｂ及び下敷膜２２ａが消失してしまうおそれが
ある。かかる状況が生じた場合は、研磨後に用いられる
フッ酸（ＨＦ）水溶液によって金属膜２０が溶解されて
しまう。図１２は、金属膜２０が溶解された状況を示す
断面図である。
【００９７】以下、このような事態が発生することを回
避するための、ヴィアホール２１の望ましい形状の例に
ついて説明する。
【００９８】図１３は、第２の形状のヴィアホール２１
ｂを金属膜２０とともに示す上面図である。ヴィアホー
ル２１ｂは所定方向（紙面の左右方向であり、この方向
を「Ｘ方向」と定義する）に延びた帯状の上面形状を有
しており、複数のヴィアホール２１ｂがＸ方向に垂直な
方向（紙面の上下方向であり、この方向を「Ｙ方向」と
定義する）に等間隔に並んで、スリット状のパターンが
形成されている。
【００９９】図１４は、第３の形状のヴィアホール２１
ｃを金属膜２０とともに示す上面図である。ヴィアホー
ル２１ｃは、図１３に示した複数のヴィアホール２１ｂ
のそれぞれのＸ方向に関する両端部を、Ｙ方向に延びた
帯状の２本のヴィアホールによって繋げた上面形状を有
している。ヴィアプラグ２２によって取り囲まれて形成
された複数の帯状のシリコン酸化膜１４ａが互いに独立
するため、帯状のシリコン酸化膜１４ａの一つでクラッ
クが発生したとしても、そのクラックが他の帯状のシリ
コン酸化膜１４ａに伝搬することはない。従って、クラ
ックが発生した場合であってもその影響をごくわずかな
ものに抑えることができ、シリコン酸化膜１４ａのクラ
ック耐性が向上する。
【０１００】図１５は、第４の形状のヴィアホール２１
ｄを金属膜２０とともに示す上面図である。ヴィアホー
ル２１ｄは、細かい正方形の上面形状を有しており、複
数のヴィアホール２１ｄがＸ方向及びＹ方向に等間隔に
並んで、ドット状のパターンが形成されている。例え
ば、ヴィアホール２１ｄの開孔面積は、ヴィアホール１
５の開孔面積に等しい。
【０１０１】図１６は、第５の形状のヴィアホール２１
ｅを金属膜２０とともに示す上面図である。ヴィアホー
ル２１ｅは、Ｘ方向に延びた帯状の複数のヴィアホール
と、Ｙ方向に延びた帯状の複数のヴィアホールとが互い
に交差した、格子状の上面形状を有している。ヴィアホ
ール２１ｅを形成すると柱状の複数のシリコン酸化膜１
４ａが残るため、他の形状のヴィアホール２１ｂ〜２１
ｄが形成された場合よりもシリコン酸化膜１４ａのクラ
ック耐性は高くなる。
【０１０２】このように本実施の形態２に係る半導体装
置及びその製造方法によれば、第３配線層に属する金属
膜７１と、第２配線層に属する金属膜２０とを含んでボ
ンディングパッドが構成されているため、金属膜７１の
みによってボンディングパッドが構成されている場合と
比較すると、ボンディングパッドの膜厚が厚くなる。従
って、ボンディングワイヤ７５をボンディングパッドに
ボンディングするにあたり、ボンディングパッドの下地
となっている部分の第１の層間絶縁膜１０内にクラック
が発生することを抑制することができる。
【０１０３】実施の形態３．上記実施の形態２に係る半
導体装置では、複数の配線層に属する複数の金属膜を用
いてボンディングパッドが形成されたが、それでもなお
ボンディングパッドの膜厚が不十分である場合や、アル
ミニウム配線が形成されている配線層が１層しかない場
合も考えられる。そこで、本実施の形態３では、このよ
うな場合を想定して改良された半導体装置及びその製造
方法について説明する。
【０１０４】図１７は、本発明の実施の形態３に係る半
導体装置の構造を示す断面図である。第２の層間絶縁膜
１４上には、上記実施の形態１，２よりも幅広の金属膜
７１が形成されている。第３の層間絶縁膜６３、第４の
層間絶縁膜６７、及びシリコン窒化膜７２ａ内には、金
属膜７１によって規定された底面を有する開孔部３０が
形成されている。開孔部３０は、上記実施の形態１，２
に係る開孔部７４よりも開孔面積が大きい。開孔部３０
の側面及び底面上には、アルミニウムから成る金属膜３
１が形成されている。そして、金属膜７１と金属膜３１
とによってボンディングパッドが構成されている。ボン
ディングワイヤ７５は、金属膜３１にボンディングされ
ている。ボンディングワイヤ７５との接続部分を除き、
金属膜３１上にはシリコン酸化膜等の絶縁膜７２ｂが形
成されている。
【０１０５】図１８〜２１は、本実施の形態３に係る半
導体装置の製造方法を工程順に示す断面図である。図１
８を参照して、まず、上記実施の形態１と同様の方法に
より、図６に示した構造を得る。但し、図２に示した工
程において、金属膜７１は上記実施の形態１よりも幅広
に形成する。次に、第４の層間絶縁膜６７上にシリコン
窒化膜７２ａを形成する。次に、写真製版法及び異方性
ドライエッチング法によって、シリコン窒化膜７２ａ、
第４の層間絶縁膜６７、及び第３の層間絶縁膜６３をこ
の順に部分的に除去することにより、開孔部３０を形成
する。これにより、金属膜７１の上面が露出する。
【０１０６】図１９を参照して、次に、金属膜７１の上
面に形成されている、Ａｌ2Ｏ3を主成分とする不動態膜
（図示しない）を、アルゴン（Ａｒ）イオンを用いたス
パッタエッチング法によって除去する。次に、ＰＶＤ法
又はＣＶＤ法によって、１００〜７００ｎｍ程度の膜厚
のアルミニウム膜３１ａを全面に形成する。
【０１０７】図２０を参照して、次に、過酸化水素水を
ベースとしたアルミナ研磨材又はシリカ研磨材を用いた
ＣＭＰ法によって、シリコン窒化膜７２ａの上面が露出
するまで、アルミニウム膜３１ａを研磨する。これによ
り、開孔部３０内に形成されていたアルミニウム膜３１
ａのみが研磨されずに残り、金属膜３１が形成される。
金属膜３１は、金属膜７１とともにボンディングパッド
として機能する。
【０１０８】図２１を参照して、次に、シリコン酸化膜
等の絶縁膜７２ｂを全面に形成した後、必要に応じてバ
ッファコート膜７３を全面に形成する。次に、写真製版
法及び異方性ドライエッチング法によって、バッファコ
ート膜７３及び絶縁膜７２ｂをこの順に部分的に除去す
ることにより、金属膜３１によって規定された底面を有
する開孔部７４を形成する。
【０１０９】次に、ダイシングによって半導体ウェハを
個々のチップに分割し、樹脂や半田によってチップの裏
面をリードフレームや実装基板（いずれも図示せず）に
接着する。次に、開孔部７４内に挿通したボンディング
ワイヤ７５を金属膜３１にボンディングする。最後に、
全体をモールド樹脂７７で封止することにより、図１７
に示した構造が得られる。
【０１１０】このように本実施の形態３に係る半導体装
置及びその製造方法によれば、金属膜７１上に形成した
金属膜３１の膜厚分だけボンディングパッドの膜厚が厚
くなるため、ボンディングワイヤ７５をボンディングパ
ッドにボンディングするにあたり、接続の信頼性及び安
定性を高めることができる。
【０１１１】実施の形態４．図２２は、本発明の実施の
形態４に係る半導体装置の構造を示す断面図である。第
２の層間絶縁膜１４上には、上記実施の形態３と同様の
金属膜７１が形成されている。第３の層間絶縁膜６３、
第４の層間絶縁膜６７、及びシリコン窒化膜７２ａ内に
は、上記実施の形態３と同様の開孔部３０が形成されて
いる。開孔部３０内は、金等の貴金属やアルミニウムか
ら成る金属膜４０によって充填されている。そして、金
属膜４０と金属膜３１とによってボンディングパッドが
構成されている。ボンディングワイヤ７５は、金属膜４
０にボンディングされている。ボンディングワイヤ７５
との接続部分を除き、金属膜４０上にはシリコン酸化膜
等の絶縁膜７２ｂが形成されている。
【０１１２】図２３，２４は、本実施の形態４に係る半
導体装置の製造方法を工程順に示す断面図である。図２
３を参照して、まず、上記実施の形態３と同様の方法に
より、図１８に示した構造を得る。次に、無電解メッキ
法によって、開孔部３０の底面として露出している部分
の金属膜７１上に、開孔部３０内を充填する金属膜４０
を形成する。金属膜４０は、金属膜７１とともにボンデ
ィングパッドとして機能する。
【０１１３】図２４を参照して、次に、シリコン酸化膜
等の絶縁膜７２ｂを全面に形成した後、必要に応じてバ
ッファコート膜７３を全面に形成する。次に、写真製版
法及び異方性ドライエッチング法によって、バッファコ
ート膜７３及び絶縁膜７２ｂをこの順に部分的に除去す
ることにより、金属膜４０によって規定された底面を有
する開孔部７４を形成する。
【０１１４】次に、ダイシングによって半導体ウェハを
個々のチップに分割し、樹脂や半田によってチップの裏
面をリードフレームや実装基板（いずれも図示せず）に
接着する。次に、開孔部７４内に挿通したボンディング
ワイヤ７５を金属膜３１にボンディングする。最後に、
全体をモールド樹脂７７で封止することにより、図２２
に示した構造が得られる。
【０１１５】このように本実施の形態４に係る半導体装
置及びその製造方法によれば、開孔部３０内を充填する
金属膜４０の膜厚分だけボンディングパッドの膜厚が非
常に厚くなるため、ボンディングワイヤ７５をボンディ
ングパッドにボンディングするにあたり、接続の信頼性
及び安定性を高めることができる。
【０１１６】また、無電解メッキ法によって金属膜４０
を形成するため、対象物をメッキ液に浸漬するだけで開
口部３０内に金属膜４０を選択的に形成でき、上記実施
の形態３と比較すると、製造工程の簡略化を図ることが
できる。
【０１１７】実施の形態５．図２５は、本発明の実施の
形態５に係る半導体装置の構造を示す断面図である。半
導体装置は冗長回路を備えており、第２の層間絶縁膜１
４上には、冗長回路のヒューズとして機能する金属膜５
０が形成されている。金属膜５０は、第３層配線１７と
同様に、チタン膜等から成る下敷膜と、Ａｌ−Ｃｕ等か
ら成るアルミニウム合金膜と、窒化チタンから成る反射
防止膜とがこの順に積層された構造を有しており、第３
層配線１７と同一の工程によって形成される。また、金
属膜５０は、両端部分の２箇所において、ヴィアプラグ
１６を介して第２層配線１３に接続されている。金属膜
５０の上方には、シリコン窒化膜６３ｂによって規定さ
れた底面を有する開孔部５１が形成されている。
【０１１８】開孔部５１は、第３の層間絶縁膜６３、第
４の層間絶縁膜６７、保護絶縁膜７２、及び必要に応じ
てバッファコート膜７３を形成した後、写真製版法及び
異方性ドライエッチング法によって、バッファコート膜
７３、保護絶縁膜７２、第４の層間絶縁膜６７、及びシ
リコン酸化膜６３ｃをこの順に部分的に除去することに
より形成される。シリコン酸化膜６３ｃのエッチング
は、シリコン窒化膜６３ｂをエッチングストッパに用い
て行われる。また、銅の拡散防止膜として機能するシリ
コン窒化膜６３ｂがシリコン酸化膜６３ｃのエッチング
におけるオーバーエッチによって消失あるいは薄膜化さ
れることもあり得るため、シリコン窒化膜１４ｂは必ず
形成しておくことが望ましい。
【０１１９】このように本実施の形態５に係る半導体装
置及びその製造方法によれば、熱伝導率の低い銅によっ
て冗長回路のヒューズが形成されているのではなく、銅
よりも熱伝導率の高いアルミニウム合金によってヒュー
ズが形成されている。従って、ヒューズをブローするに
あたり、安定したブロー性能を得ることができる。
【０１２０】また、ヒューズを安定してブローするため
には、ヒューズ上下の絶縁膜（シリコン酸化膜１４ａ，
６３ａ）の膜厚を一定にしておく必要がある。これらの
絶縁膜の膜厚が一定でない場合、エネルギーの不均一性
が生じ、異常ブローが引き起こされる。本実施の形態５
に係る半導体装置及びその製造方法によれば、最上層よ
りも下層の配線層内にヒューズが形成されているため、
最上層の配線層内にヒューズが形成されている場合と比
較すると、ヒューズ上下の絶縁膜の膜厚のばらつきを抑
制することができる。その結果、ブロー性能の安定性を
さらに高めることができる。
【０１２１】なお、上記実施の形態１〜５では、２層の
アルミニウム配線層（第２及び第３配線層）と、２層の
銅配線層（第４及び第５配線層）とを有する多層配線構
造を例にとり説明したが、本発明は、少なくとも１層の
アルミニウム配線層と、少なくとも１層の銅配線層とを
有する多層配線構造を備える半導体装置に適用できるこ
とは言うまでもない。
【０１２２】
【発明の効果】この発明のうち請求項１に係るものによ
れば、酸化されやすい第２の材質によってボンディング
パッドが形成されているのではなく、第２の材質よりも
酸化されにくい第１の材質によってボンディングパッド
が形成されている。従って、ボンディングワイヤをボン
ディングパッドにボンディングするにあたり、接続の信
頼性及び安定性を高めることができる。
【０１２３】また、この発明のうち請求項２に係るもの
によれば、複数の配線層に属する複数の金属膜を含んで
第３の金属膜が構成されているため、一の配線層に属す
る金属膜のみによって第３の金属膜が構成されている場
合と比較すると、ボンディングパッドの膜厚が厚くな
る。従って、ボンディングワイヤをボンディングパッド
にボンディングするにあたり、ボンディングパッドの下
地となっている部分の絶縁膜中にクラックが発生するこ
とを抑制することができる。
【０１２４】また、この発明のうち請求項３に係るもの
によれば、開孔面積の大きな一のヴィアプラグが複数の
金属膜間に形成されている場合と比較すると、ヴィアホ
ールを形成する際の加工性を向上することができる。
【０１２５】また、この発明のうち請求項４に係るもの
によれば、開孔面積の大きな一のヴィアプラグが複数の
金属膜間に形成されている場合と比較すると、ヴィアホ
ールを形成する際の加工性を向上することができる。
【０１２６】また、この発明のうち請求項５に係るもの
によれば、第４の金属膜の膜厚分だけボンディングパッ
ドの膜厚が厚くなるため、ボンディングワイヤをボンデ
ィングパッドにボンディングするにあたり、接続の信頼
性及び安定性をさらに高めることができる。
【０１２７】また、この発明のうち請求項６に係るもの
によれば、ボンディングパッドの膜厚が非常に厚くなる
ため、ボンディングワイヤをボンディングパッドにボン
ディングするにあたり、接続の信頼性及び安定性をさら
に高めることができる。
【０１２８】また、この発明のうち請求項７に係るもの
によれば、熱伝導率の低い第２の材質によって冗長回路
のヒューズが形成されているのではなく、第２の材質よ
りも熱伝導率の高い第１の材質によってヒューズが形成
されている。従って、ヒューズをブローするにあたり、
安定したブロー性能を得ることができる。
【０１２９】しかも、最上層よりも下層の配線層内にヒ
ューズが形成されているため、最上層の配線層内にヒュ
ーズが形成されている場合と比較すると、ヒューズ上下
の絶縁膜の膜厚のばらつきを抑制することができる。そ
の結果、ブロー性能の安定性をさらに高めることができ
る。
【０１３０】また、この発明のうち請求項８に係るもの
によれば、酸化されやすい第２の材質によってボンディ
ングパッドを形成するのではなく、第２の材質よりも酸
化されにくい第１の材質によってボンディングパッドを
形成する。従って、工程（ｃ）でボンディングワイヤを
ボンディングパッドにボンディングするにあたり、接続
の信頼性及び安定性を高めることができる。
【０１３１】また、この発明のうち請求項９に係るもの
によれば、複数の配線層に属する複数の金属膜を含んで
構成された第３の金属膜が形成されるため、一の配線層
に属する金属膜のみによって構成された第３の金属膜が
形成される場合と比較すると、ボンディングパッドの膜
厚が厚くなる。従って、ボンディングワイヤをボンディ
ングパッドにボンディングするにあたり、ボンディング
パッドの下地となっている部分の絶縁膜中にクラックが
発生することを抑制することができる。
【０１３２】また、この発明のうち請求項１０に係るも
のによれば、開孔面積の大きな一のヴィアプラグを複数
の金属膜間に形成する場合と比較すると、ヴィアホール
を形成する際の加工性を向上することができる。
【０１３３】また、この発明のうち請求項１１に係るも
のによれば、開孔面積の大きな一のヴィアプラグを複数
の金属膜間に形成する場合と比較すると、ヴィアホール
を形成する際の加工性を向上することができる。
【０１３４】また、この発明のうち請求項１２に係るも
のによれば、第４の金属膜の膜厚分だけボンディングパ
ッドの膜厚が厚くなるため、ボンディングワイヤをボン
ディングパッドにボンディングするにあたり、接続の信
頼性及び安定性をさらに高めることができる。
【０１３５】また、この発明のうち請求項１３に係るも
のによれば、ボンディングパッドの膜厚が非常に厚くな
るため、ボンディングワイヤをボンディングパッドにボ
ンディングするにあたり、接続の信頼性及び安定性をさ
らに高めることができる。
【０１３６】また、この発明のうち請求項１４に係るも
のによれば、熱伝導率の低い第２の材質によって冗長回
路のヒューズが形成されるのではなく、第２の材質より
も熱伝導率の高い第１の材質によってヒューズが形成さ
れる。従って、ヒューズをブローするにあたり、安定し
たブロー性能を得ることができる。
【０１３７】しかも、最上層よりも下層の配線層内にヒ
ューズが形成されるため、最上層の配線層内にヒューズ
が形成される場合と比較すると、ヒューズ上下の絶縁膜
の膜厚のばらつきを抑制することができる。その結果、
ブロー性能の安定性をさらに高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の構
造を示す断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図８】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の構
造を示す断面図である。
【図１０】 ボンディングワイヤがボンディングされる
前のボンディングパッドの構造を示す断面図である。
【図１１】 第１の形状のヴィアホールを金属膜ととも
に示す上面図である。
【図１２】 金属膜が溶解された状況を示す断面図であ
る。
【図１３】 第２の形状のヴィアホールを金属膜ととも
に示す上面図である。
【図１４】 第３の形状のヴィアホールを金属膜ととも
に示す上面図である。
【図１５】 第４の形状のヴィアホールを金属膜ととも
に示す上面図である。
【図１６】 第５の形状のヴィアホールを金属膜ととも
に示す上面図である。
【図１７】 本発明の実施の形態３に係る半導体装置の
構造を示す断面図である。
【図１８】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１９】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２０】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２１】 本発明の実施の形態３に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２２】 本発明の実施の形態４に係る半導体装置の
構造を示す断面図である。
【図２３】 本発明の実施の形態４に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２４】 本発明の実施の形態４に係る半導体装置の
製造方法を工程順に示す断面図である。
【図２５】 本発明の実施の形態５に係る半導体装置の
構造を示す断面図である。
【図２６】 アルミニウム配線を用いた従来の半導体装
置の構造を示す断面図である。
【図２７】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図２８】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図２９】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３０】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３１】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３２】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３３】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３４】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３５】 図２６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３６】 銅配線を用いた従来の半導体装置の構造を
示す断面図である。
【図３７】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３８】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図３９】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４０】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４１】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４２】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４３】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４４】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４５】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４６】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４７】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４８】 図３６に示した半導体装置の製造方法を工
程順に示す断面図である。
【図４９】 図３４に示した構造の一部を抜き出して、
さらにその一部を拡大して示す断面図である。
【図５０】 図３５に示した構造の一部を抜き出して、
さらにその一部を拡大して示す断面図である。
【図５１】 図４７に示した構造の一部を抜き出して、
さらにその一部を拡大して示す断面図である。
【図５２】 図４８に示した構造の一部を抜き出して、
さらにその一部を拡大して示す断面図である。
【符号の説明】
１０ 第１の層間絶縁膜、１３ 第２層配線、１４ 第
２の層間絶縁膜、１７第３層配線、２０，３１，４０，
５０ 金属膜、２１，２１ａ〜２１ｅ ヴィアホール、
２２ ヴィアプラグ、３０，７４ 開孔部、６３ 第３
の層間絶縁膜、６６ 第４層配線、６７ 第４の層間絶
縁膜、７０ 第５層配線、７１ ボンディングパッド、
７５ ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 HH11 HH18 HH19 HH33 JJ01 JJ11 JJ18 JJ19 JJ33 KK01 KK09 KK11 KK18 KK19 KK33 MM02 MM05 MM12 MM13 NN06 NN07 PP06 PP14 PP27 PP28 QQ03 QQ09 QQ14 QQ16 QQ25 QQ37 QQ94 RR04 RR06 RR09 RR13 RR14 RR15 SS15 TT02 UU05 VV07 VV11 XX00 XX17 5F044 EE04 EE06 EE11 EE21 5F064 FF02 FF27 FF42 GG10

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁膜内に複数の配線層が形成された多
    層配線構造を備える半導体装置であって、 前記多層配線構造は、 第１の材質から成り、最上層以外の配線層に属する第１
    の配線として機能する第１の金属膜と、 前記第１の材質よりも低抵抗かつ酸化されやすい第２の
    材質から成り、最上層の配線層に属する第２の配線とし
    て機能する第２の金属膜と、 前記第１の材質から成り、最上層以外の配線層に属し、
    ボンディングパッドとして機能する第３の金属膜とを有
    し、 前記半導体装置は、 前記絶縁膜内に形成され、前記第３の金属膜によって規
    定された底面を有する開孔部と、 前記開孔部内を挿通して前記第３の金属膜に接続された
    ボンディングワイヤとをさらに備える半導体装置。
  2. 【請求項２】 前記第３の金属膜は、最上層以外の複数
    の配線層に属する複数の金属膜を含んで構成されてい
    る、請求項１に記載の半導体装置。
  3. 【請求項３】 前記複数の金属膜は、前記複数の金属膜
    間に形成された帯状の複数のヴィアプラグによって相互
    に接続されている、請求項２に記載の半導体装置。
  4. 【請求項４】 前記複数の金属膜は、前記複数の金属膜
    間に形成されたドット状の複数のヴィアプラグによって
    相互に接続されている、請求項２に記載の半導体装置。
  5. 【請求項５】 前記開孔部内において前記第３の金属膜
    上に形成され、前記ボンディングパッドの一部として機
    能する第４の金属膜をさらに備え、 前記ボンディングワイヤは前記第４の金属膜にボンディ
    ングされている、請求項１〜４のいずれか一つに記載の
    半導体装置。
  6. 【請求項６】 前記第４の金属膜は、前記開孔部内を充
    填して形成されている、請求項５に記載の半導体装置。
  7. 【請求項７】 絶縁膜内に複数の配線層が形成された多
    層配線構造を備える半導体装置であって、 前記多層配線構造は、 第１の材質から成り、最上層以外の配線層に属する第１
    の配線として機能する第１の金属膜と、 前記第１の材質よりも低抵抗かつ低熱伝導率の第２の材
    質から成り、最上層の配線層に属する第２の配線として
    機能する第２の金属膜と、 前記第１の材質から成り、最上層以外の配線層に属し、
    冗長回路のヒューズとして機能する第３の金属膜とを有
    し、 前記半導体装置は、前記絶縁膜内に形成され、前記第３
    の金属膜の上方に規定された底面を有する開孔部をさら
    に備える半導体装置。
  8. 【請求項８】 絶縁膜内に複数の配線層が形成された多
    層配線構造を備える半導体装置の製造方法であって、 （ａ）第１の材質から成り、最上層以外の配線層に属す
    る第１の配線として機能する第１の金属膜と、前記第１
    の材質よりも低抵抗かつ酸化されやすい第２の材質から
    成り、最上層の配線層に属する第２の配線として機能す
    る第２の金属膜と、前記第１の材質から成り、最上層以
    外の配線層に属し、ボンディングパッドとして機能する
    第３の金属膜とを有する前記多層配線構造を形成する工
    程と、 （ｂ）前記第３の金属膜によって規定された底面を有す
    る開孔部を、前記絶縁膜内に形成する工程と、 （ｃ）前記開孔部内を挿通して前記第３の金属膜にボン
    ディングワイヤを接続する工程とを備える、半導体装置
    の製造方法。
  9. 【請求項９】 前記工程（ａ）においては、最上層以外
    の複数の配線層に属する複数の金属膜を含んで構成され
    た前記第３の金属膜が形成される、請求項８に記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記工程（ａ）においては、前記複数
    の金属膜間に形成された帯状の複数のヴィアプラグによ
    って相互に接続された前記複数の金属膜が形成される、
    請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記工程（ａ）においては、前記複数
    の金属膜間に形成されたドット状の複数のヴィアプラグ
    によって相互に接続された前記複数の金属膜が形成され
    る、請求項９に記載の半導体装置の製造方法。
  12. 【請求項１２】 （ｄ）前記ボンディングパッドの一部
    として機能する第４の金属膜を、前記開孔部内において
    前記第３の金属膜上に形成する工程をさらに備え、 前記工程（ｃ）において、前記ボンディングワイヤは前
    記第４の金属膜にボンディングされる、請求項８〜１１
    のいずれか一つに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記工程（ｄ）においては、前記開孔
    部内を充填する前記第４の金属膜が形成される、請求項
    ８〜１１のいずれか一つに記載の半導体装置の製造方
    法。
  14. 【請求項１４】 絶縁膜内に複数の配線層が形成された
    多層配線構造を備える半導体装置の製造方法であって、 （ａ）第１の材質から成り、最上層以外の配線層に属す
    る第１の配線として機能する第１の金属膜と、前記第１
    の材質よりも低抵抗かつ低熱伝導率の第２の材質から成
    り、最上層の配線層に属する第２の配線として機能する
    第２の金属膜と、前記第１の材質から成り、最上層以外
    の配線層に属し、冗長回路のヒューズとして機能する第
    ３の金属膜とを有する前記多層配線構造を形成する工程
    と、 （ｂ）前記第３の金属膜の上方に規定された底面を有す
    る開孔部を、前記絶縁膜内に形成する工程とを備える、
    半導体装置の製造方法。
JP2001336202A 2001-11-01 2001-11-01 半導体装置及びその製造方法 Pending JP2003142485A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001336202A JP2003142485A (ja) 2001-11-01 2001-11-01 半導体装置及びその製造方法
TW91108555A TW541633B (en) 2001-11-01 2002-04-25 Semiconductor device and manufacturing method thereof
US10/136,533 US6727590B2 (en) 2001-11-01 2002-05-02 Semiconductor device with internal bonding pad
DE2002124775 DE10224775A1 (de) 2001-11-01 2002-06-04 Halbleitervorrichtung
KR1020020034553A KR20030038324A (ko) 2001-11-01 2002-06-20 반도체장치
CN02141160A CN1416170A (zh) 2001-11-01 2002-07-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001336202A JP2003142485A (ja) 2001-11-01 2001-11-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003142485A true JP2003142485A (ja) 2003-05-16
JP2003142485A5 JP2003142485A5 (ja) 2005-06-30

Family

ID=19151065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336202A Pending JP2003142485A (ja) 2001-11-01 2001-11-01 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US6727590B2 (ja)
JP (1) JP2003142485A (ja)
KR (1) KR20030038324A (ja)
CN (1) CN1416170A (ja)
DE (1) DE10224775A1 (ja)
TW (1) TW541633B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141881B2 (en) 2004-05-06 2006-11-28 Fujitsu Limited Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof
KR100897822B1 (ko) 2007-08-16 2009-05-18 주식회사 동부하이텍 시스템 인 패키지의 제조 방법
JP2009141334A (ja) * 2007-11-12 2009-06-25 Nec Electronics Corp 半導体装置
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8736067B2 (en) 2010-08-02 2014-05-27 Panasonic Corporation Semiconductor device having a pad
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
WO2004027385A2 (en) * 2002-09-20 2004-04-01 The Children's Hospital Of Philadelphia Engineering of material surfaces
US20040175918A1 (en) * 2003-03-05 2004-09-09 Taiwan Semiconductor Manufacturing Company Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US20040207093A1 (en) * 2003-04-17 2004-10-21 Sey-Shing Sun Method of fabricating an alloy cap layer over CU wires to improve electromigration performance of CU interconnects
US7675174B2 (en) * 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
DE10337569B4 (de) 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
JP2006108329A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
JP2007019188A (ja) 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US20080012149A1 (en) * 2006-07-17 2008-01-17 Siliconmotion Inc. Semiconductor chip structure
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP5147249B2 (ja) * 2007-01-31 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100953345B1 (ko) * 2007-12-27 2010-04-20 주식회사 동부하이텍 반도체 소자 제조 방법
KR100979242B1 (ko) * 2008-04-28 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US20100052174A1 (en) * 2008-08-27 2010-03-04 Agere Systems Inc. Copper pad for copper wire bonding
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JP2010114134A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体装置
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8664713B2 (en) 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
DE102009016594A1 (de) * 2009-04-08 2010-10-14 Pac Tech-Packaging Technologies Gmbh Kontaktanordnung zur Substratkontaktierung
JP5443827B2 (ja) * 2009-05-20 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
US8278733B2 (en) * 2009-08-25 2012-10-02 Mediatek Inc. Bonding pad structure and integrated circuit chip using such bonding pad structure
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US8633520B2 (en) * 2010-10-21 2014-01-21 Samsung Electronics Co., Ltd. Semiconductor device
DE102010063294B4 (de) * 2010-12-16 2019-07-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
JP5658582B2 (ja) * 2011-01-31 2015-01-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8907497B2 (en) * 2012-04-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects and blocking portions
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US8796829B2 (en) * 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
JP6501757B2 (ja) * 2013-04-29 2019-04-17 キャベンディッシュ・キネティックス・インコーポレイテッドＣａｖｅｎｄｉｓｈ Ｋｉｎｅｔｉｃｓ， Ｉｎｃ． Ｍｅｍｓｄｖｃデバイスの改良された線形性のための制御電極の遮蔽
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
CN105225944A (zh) * 2014-06-06 2016-01-06 北大方正集团有限公司 一种金属层去除方法
CN105655288B (zh) * 2014-12-02 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9960130B2 (en) * 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US20200176379A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filament vias for interconnect structure
CN112965308B (zh) * 2021-02-04 2022-07-29 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135506A (ja) 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
JP2000012604A (ja) 1998-06-22 2000-01-14 Toshiba Corp 半導体装置およびその製造方法
JP2001015516A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517792B2 (en) 2004-05-06 2009-04-14 Fujitsu Microelectronics Limited Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof
US7141881B2 (en) 2004-05-06 2006-11-28 Fujitsu Limited Semiconductor device having a multilayer interconnection structure, fabrication method thereof, and designing method thereof
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US8148798B2 (en) 2006-03-08 2012-04-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP5141550B2 (ja) * 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100897822B1 (ko) 2007-08-16 2009-05-18 주식회사 동부하이텍 시스템 인 패키지의 제조 방법
JP2009141334A (ja) * 2007-11-12 2009-06-25 Nec Electronics Corp 半導体装置
US9276033B2 (en) 2010-03-25 2016-03-01 Sony Corporation Semiconductor apparatus, method of manufacturing semiconductor apparatus, method of designing semiconductor apparatus, and electronic apparatus
JP2011204915A (ja) * 2010-03-25 2011-10-13 Sony Corp 半導体装置、半導体装置の製造方法、半導体装置の設計方法、及び電子機器
US8736067B2 (en) 2010-08-02 2014-05-27 Panasonic Corporation Semiconductor device having a pad
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2015050000A1 (ja) * 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
KR20160067844A (ko) * 2013-10-04 2016-06-14 소니 주식회사 반도체 장치 및 고체 촬상 소자
JPWO2015050000A1 (ja) * 2013-10-04 2017-03-09 ソニー株式会社 半導体装置および固体撮像素子
US10026769B2 (en) 2013-10-04 2018-07-17 Sony Corporation Semiconductor device and solid-state imaging device
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
US10804313B2 (en) 2013-10-04 2020-10-13 Sony Corporation Semiconductor device and solid-state imaging device
KR20210138140A (ko) * 2013-10-04 2021-11-18 소니그룹주식회사 반도체 장치 및 고체 촬상 소자
KR102329355B1 (ko) 2013-10-04 2021-11-22 소니그룹주식회사 반도체 장치 및 고체 촬상 소자
KR102429310B1 (ko) 2013-10-04 2022-08-04 소니그룹주식회사 반도체 장치 및 고체 촬상 소자

Also Published As

Publication number Publication date
US6727590B2 (en) 2004-04-27
DE10224775A1 (de) 2003-05-28
KR20030038324A (ko) 2003-05-16
CN1416170A (zh) 2003-05-07
US20030080428A1 (en) 2003-05-01
TW541633B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
JP2003142485A (ja) 半導体装置及びその製造方法
US7939369B2 (en) 3D integration structure and method using bonded metal planes
US6897570B2 (en) Semiconductor device and method of manufacturing same
US8053277B2 (en) Three-dimensional integrated circuits with protection layers
TWI383488B (zh) 半導體晶片及其製造方法與半導體裝置
JP4373866B2 (ja) 半導体装置の製造方法
CN100383938C (zh) 半导体装置及其制造方法
US7494912B2 (en) Terminal pad structures and methods of fabricating same
US7622364B2 (en) Bond pad for wafer and package for CMOS imager
US5567981A (en) Bonding pad structure having an interposed rigid layer
US20190035750A1 (en) Semiconductor device
JP3575676B2 (ja) 半導体集積回路の製造方法
TWI397972B (zh) Semiconductor device manufacturing method
JP4979320B2 (ja) 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US20110291268A1 (en) Semiconductor wafer structure and multi-chip stack structure
JP2002110799A (ja) 半導体装置及びその製造方法
CN102347298A (zh) 基板上的凸块结构与其形成方法
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
TW201133736A (en) Semiconductor device including a stress buffer material formed above a low-k metallization system
KR20000023210A (ko) 반도체 디바이스 및 그 제조 방법
US20210265293A1 (en) Semiconductor device and method of manufacturing the same
JP2004273591A (ja) 半導体装置及びその製造方法
TWI701792B (zh) 半導體元件及其製備方法
JP2003332417A (ja) 半導体チップの製造方法
US11444045B2 (en) Bonding structures of semiconductor devices

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523