JP2004273591A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004273591A JP2004273591A JP2003059453A JP2003059453A JP2004273591A JP 2004273591 A JP2004273591 A JP 2004273591A JP 2003059453 A JP2003059453 A JP 2003059453A JP 2003059453 A JP2003059453 A JP 2003059453A JP 2004273591 A JP2004273591 A JP 2004273591A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- insulating film
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1の上に配線9a,9bを形成する工程と、前記配線の上にパッシベーション膜10を形成する工程と、前記パッシベーション膜の上に第1の絶縁膜11を形成する工程と、前記第1の絶縁膜に再配線用溝を形成する工程と、前記再配線用溝内及び前記第1の絶縁膜上に導電層を形成する工程と、前記第1の絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内及び前記接続孔内に埋め込まれた導電層からなる再配線15を形成する工程と、を具備するものである。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ウエーハレベルCSP(chip size package)についての半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
図11(A)〜(D)は、従来の半導体装置の製造方法を示す断面図である。この半導体装置はウエーハレベルCSPである。
まず、図11(A)に示すように、半導体素子が作り込まれたシリコン基板111のAl合金配線パッド112上のシリコン窒化膜等の保護絶縁層113及びポリイミド層114を開孔した後に、CrやTiW等の密着層115上にCuをそれぞれスパッタしてシード層116を形成後、更にレジスト117をマスクにCuを選択メッキして引き出し用の再配線層118を形成する。
【0003】
次に、図11(B)に示すように、新たなレジスト119をマスクに厚いCu層と、バリア層(図示せず)を選択メッキして、バリアが積層されたCuポスト130を形成する。
次に、図11(C)に示すように、レジスト119を剥離した後、再配線層118をマスクにシード層116、密着層115をエッチング除去すると、各々分離した再配線が形成される。
【0004】
更に、図11(D)に示すように、シリコン基板111全体の少なくとも表面を封止樹脂121で密閉した後、該樹脂121を研削もしくは機械研磨によってCuポスト130表面のバリア層を露出させる。更に自動移載機によって各ポスト130領域にハンダボールを搭載し、ハンダボールがポストに溶着するように熱処理を施し、外部端子122を形成する。その後、電気特性がチェックされチップ毎にダイシングし、携帯機器類のマザーボード等に装着される。
【0005】
【特許文献1】
特開2001−244372号公報(2〜3頁、図7、図8)
【0006】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、密着層115及びシード層116をスパッタリングにより形成し、再配線層118を選択メッキにより形成している。このため、再配線層を微細で精密に加工することが比較的困難である。従って、製造時の歩留まりが低減しやすく、外部端子を多ピン化することも容易ではない。
【0007】
本発明は上記のような事情を考慮してなされたものであり、その目的は、再配線を微細で精密に加工することが容易な半導体装置及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に再配線用溝を形成する工程と、
前記再配線用溝内及び前記第1の絶縁膜上に導電層を形成する工程と、
前記第1の絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内及び前記接続孔内に埋め込まれた導電層からなる再配線を形成する工程と、
を具備する。
【0009】
上記半導体装置の製造方法によれば、パッシベーション膜の上に第1の絶縁膜を形成し、第1の絶縁膜に再配線用溝を形成し、この再配線用溝内に再配線を形成している。このため、微細で精密な再配線の加工が容易となる。
【0010】
また、本発明に係る半導体装置の製造方法においては、前記再配線を形成する工程の後に、前記再配線及び前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜に、前記再配線上に位置する開孔部を形成する工程と、前記開孔部内及び前記第2の絶縁膜上に金属ポストを形成する工程と、をさらに具備することも可能である。
【0011】
また、本発明に係る半導体装置の製造方法においては、前記再配線を形成する工程の後に、前記再配線上に電解メッキ法又は無電解メッキ法により金属ポストを形成する工程をさらに具備することも可能である。
また、本発明に係る半導体装置の製造方法においては、前記金属ポストを形成する工程の後に、前記金属ポストの側面と前記再配線を覆うように樹脂を形成する工程をさらに具備することも可能である。
【0012】
また、本発明に係る半導体装置の製造方法においては、前記樹脂を形成する工程の後に、前記金属ポストの上に外部端子を配置する工程をさらに具備することも可能である。
また、本発明に係る半導体装置の製造方法においては、前記再配線を形成する工程の後に、前記再配線上に外部端子を配置する工程をさらに具備することも可能である。
【0013】
本発明に係る半導体装置の製造方法は、半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に絶縁膜を形成する工程と、
前記絶縁膜に再配線用溝を形成する工程と、
前記再配線用溝内及び前記絶縁膜上に導電層を形成する工程と、
前記絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内に埋め込まれた導電層からなる再配線を形成する工程と、
前記再配線及び前記絶縁膜の上にエッチング保護膜を形成する工程と、
前記エッチング保護膜に、前記再配線上に位置する開孔部を形成する工程と、
前記開孔部内及び前記エッチング保護膜上に密着層を形成する工程と、
前記密着層上に金属ポストを形成する工程と、
前記金属ポストの側壁にサイドウオールを形成する工程と、
前記サイドウオール及び前記金属ポストをマスクとして前記密着層をエッチングする工程と、
を具備する。
【0014】
上記半導体装置の製造方法によれば、再配線用溝内に再配線を形成しているため、微細で精密な再配線の加工が容易となる。また、金属ポストの側壁にサイドウォールを形成しているため、金属ポストをマスクとして密着層をエッチングする際、サイドウォールによって金属ポストをエッチングダメージや腐食から保護することができる。
【0015】
また、本発明に係る半導体装置の製造方法においては、前記密着層が高融点金属、高融点金属の合金又は高融点金属の窒化物からなる層であり、前記エッチング保護膜がシリコン窒化膜であることが好ましい。
【0016】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された第1の絶縁膜と、
前記第1の絶縁膜及び前記パッシベーション膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
を具備する。
【0017】
また、本発明に係る半導体装置においては、前記再配線及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、前記第2の絶縁膜に形成され、前記再配線上に位置する開孔部と、前記開孔部内及び前記第2の絶縁膜上に形成された金属ポストと、をさらに具備することも可能である。
【0018】
また、本発明に係る半導体装置においては、前記第1の絶縁膜及び第2の絶縁膜の少なくとも一方がポリイミドからなる膜であることが好ましい。
また、本発明に係る半導体装置においては、前記再配線上に形成された金属ポストをさらに具備することも可能である。
また、本発明に係る半導体装置においては、前記金属ポストの上に配置された外部端子をさらに具備することも可能である。
【0019】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された第1の絶縁膜と、
前記第1の絶縁膜及び前記パッシベーション膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
前記再配線上に配置された外部端子と、
を具備する。
【0020】
本発明に係る半導体装置は、半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された絶縁膜と、
前記絶縁膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
前記再配線及び前記絶縁膜の上に形成されたエッチング保護膜と、
前記エッチング保護膜に形成された、前記再配線上に位置する開孔部と、
前記開孔部内及び前記エッチング保護膜上に形成された密着層と、
前記密着層上に形成された金属ポストと、
前記金属ポストの側壁に形成されたサイドウオールと、
を具備する。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本発明に係る第1の実施の形態による半導体装置を示す断面図である。この半導体装置は、ウエーハレベルCSPであってダイシング工程でチップ化する前の半導体ウエーハの状態を示すものである。
【0022】
図1に示すように、半導体素子や配線等(図示せず)が形成された半導体ウエーハ(半導体基板)1の能動面上にはシリコン窒化膜からなる第1のエッチングストッパー膜2が形成されている。第1のエッチングストッパー膜2の上にはシリコン酸化膜からなる第1の層間絶縁膜3が形成されており、第1の層間絶縁膜3の上にはシリコン窒化膜からなる第2のエッチングストッパー膜4が形成されている。第2のエッチングストッパー膜4の上にはシリコン酸化膜又はLowk材料膜(低誘電率材料膜)からなる第2の層間絶縁膜5が形成されている。
【0023】
第1、第2の層間絶縁膜3,5及び第1、第2のエッチングストッパー膜2,4にはダマシン法によりCu配線9aが形成されており、第2の層間絶縁膜5及び第2のエッチングストッパー膜4にはダマシン法によりCu配線9bが形成されている。Cu配線9a,9bの下及び側面には密着層8が形成されている。Cu配線9a,9b及び第2の層間絶縁膜5の上に最終保護絶縁層(パッシベーション膜)10が形成されている。最終保護絶縁層10の上にはシリコン酸化膜又はLowk材料膜からなる第1の絶縁膜11が形成されている。
【0024】
第1の絶縁膜11及び最終保護絶縁層10にはダマシン法によりCuからなる再配線15が形成されており、この再配線15の下及び側面には高融点金属からなる密着層14が形成されている。再配線15及び第1の絶縁膜11の上にはシリコン酸化膜又はシリコン窒化膜からなる第2の絶縁膜16が形成されている。
【0025】
第2の絶縁膜16には再配線15上に位置する開孔部が形成されており、この開孔部内及び第2の絶縁膜16上にはTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17が形成されている。この密着層17の上にはCuシード層18が形成されており、このCuシード層18の上にはCu層からなる金属ポスト19が形成されている。この金属ポスト19上にはメッキ法によりNi又はAuなどからなる異種金属キャップ20が形成されている。
【0026】
金属ポスト19の側面及び第2の絶縁膜16の上にはエポキシ等の封止樹脂21が形成されており、金属ポスト19の上面は封止樹脂21から露出している。この露出した金属ポスト19の上面上には必要に応じてハンダボールなどの実装用外部端子22が形成されている。
尚、実装用外部端子22は必ずしも必要ではなく、実装用外部端子が形成されていない半導体装置とすることも可能である。
【0027】
次に、図1に示す半導体装置を製造する方法について説明する。
図2〜図5は、図1に示す半導体装置を製造する方法を示す断面図である。
まず、図2(A)に示すように、半導体基板(半導体ウエーハ)1を準備する。この半導体基板1の内部には、MOSトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶縁膜などが形成されている。
【0028】
次いで、前記半導体基板1の上にCVD(Chemical Vapor Deposition)法により例えばシリコン窒化膜からなる第1のエッチングストッパー膜2を形成する。次いで、第1のエッチングストッパー膜2上にCVD法によりシリコン酸化膜からなる第1の層間絶縁膜3を堆積し、第1の層間絶縁膜3上にCVD法によりシリコン窒化膜からなる第2のエッチングストッパー膜4を形成する。この後、第2のエッチングストッパー膜4の上にシリコン酸化膜からなる第2の層間絶縁膜5を堆積する。次に、第2の層間絶縁膜5上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第2の層間絶縁膜5上には接続孔用の開孔部を有するレジストパターン6が形成される。
【0029】
次に、図2(B)に示すように、レジストパターン6をマスクとして第2の層間絶縁膜5、第2のエッチングストッパー膜4及び第1の層間絶縁膜3をエッチングする。これにより、第1、第2の層間絶縁膜3,5及びエッチングストッパー膜4にはビアホール(接続孔)3aが形成される。
【0030】
この後、図2(C)に示すように、レジストパターン6を剥離した後、第2の層間絶縁膜5上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、第2の層間絶縁膜5上には配線用溝を形成するための開孔部を有するレジストパターン7が設けられる。次に、レジストパターン7をマスクとし且つ第1及び第2のエッチングストッパー膜2,4をストッパーとして第2の層間絶縁膜5をエッチングする。これにより、第2の層間絶縁膜5には配線用溝5a,5bが形成され、配線用溝5aはビアホール3aに繋げられる。
【0031】
次に、レジストパターン7をマスクとして第1及び第2のエッチングストッパー膜2,4をエッチングした後、レジストパターン17を剥離する。
この後、図3(D)に示すように、ビアホール3a内、配線用溝5a,5b内及び第2の層間絶縁膜5上にTaN、TiW又はTiNからなる密着層(バリア層)8をスパッタリングにより形成する。次いで、この密着層8上に電解メッキ用のCuシード層(図示せず)をスパッタリングにより形成する。次いで、このCuシード層上、配線用溝5a,5b内及び接続孔3a内に電解メッキ法によりCu層9を形成する。
【0032】
この後、図3(E)に示すように、第2の層間絶縁膜5上に存在するCu層9、Cuシード層及び密着層8をCMP(chemical mechanical polishing)法により研磨除去する。これにより、第1の層間絶縁膜3のビアホール3a内及び第2の層間絶縁膜5の配線用溝5a,5b内にCu層9が埋め込まれる。つまり、配線用溝5a,5b内にはCu配線9a,9bが形成され、Cu配線9aは、ビアホール3a内に埋め込まれたCu層を介して図示せぬ下層配線に電気的に接続される。
【0033】
次に、図3(F)に示すように、Cu配線9a,9bを含む全面上にシリコン窒化膜からなる最終保護絶縁層(パッシベーション膜)10をプラズマCVD法により形成する。次いで、最終保護絶縁層10の上にシリコン酸化膜からなる第1の絶縁膜11をCVD法により形成する。次いで、第1の絶縁膜11の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、第1の絶縁膜11上にはレジストパターン12が形成される。
【0034】
この後、図4(G)に示すように、レジストパターン12をマスクとして第1の絶縁膜11及び最終保護絶縁層10をエッチングすることにより、第1の絶縁膜11及び最終保護絶縁層10にはビアホール(接続孔)10aが形成される。
【0035】
次に、図4(H)に示すように、レジストパターン12を剥離した後、第1の絶縁膜11上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、第1の絶縁膜11上には再配線用溝を形成するための開孔部を有するレジストパターン13が設けられる。次に、レジストパターン13をマスクとし且つ最終保護絶縁層10をエッチングストッパーとして第1の絶縁膜11をエッチングする。これにより、第1の絶縁膜11には再配線用溝11aが形成され、再配線用溝11aはビアホール10aに繋げられる。
【0036】
この後、図4(I)に示すように、レジストパターン13を剥離した後、ビアホール10a内、再配線用溝11a内及び第1の絶縁膜11上に高融点金属からなる密着層14をスパッタリングにより形成する。次いで、この密着層14の上にCuシード層(図示せず)をスパッタリングにより形成する。次いで、Cuシード層の上にCu層をメッキ法により成膜する。次いで、第1の絶縁膜11上に存在するCu層及び密着層14をCMPで研磨除去することにより、再配線用溝11a内には再配線15が埋め込まれ、この再配線15はビアホール10a内に埋め込まれたCu層によりCu配線9aに電気的に接続される。
【0037】
次に、図5(J)に示すように、再配線15を含む全面上にシリコン酸化膜からなる第2の絶縁膜16をCVD法により形成する。次いで、第2の絶縁膜16の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、第2の絶縁膜16上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第2の絶縁膜16をエッチングすることにより、第2の絶縁膜16には再配線15上に位置する開孔部が形成される。
【0038】
次いで、開孔部内及び第2の絶縁膜16上にTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17をスパッタリングにより形成する。次いで、この密着層17の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、密着層17上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔部内の密着層17上にメッキ法によりCuシード層18を形成する。次いで、このレジストパターンを剥離する。
【0039】
この後、Cuシード層18及び密着層17の上にフォトレジスト膜(図示せず)を塗布、もしくはフォトフィルム(図示せず)を貼り、これらを露光、現像することにより、Cuシード層18上にはポスト領域が開孔されたレジストパターンが形成される。次いで、このレジストパターンをマスクとして開孔内のCuシード層18上に厚さが数〜数十μm程度のCu層を選択メッキ法により形成する。これにより、Cuシード層上にはCu層からなる金属ポスト19が形成される。尚、Cuメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、金属ポスト19上にメッキ法によりNi又はAuなどからなる異種金属キャップ20を形成する。次に、レジストパターンを剥離した後、金属ポスト19及びCuシード層18をマスクとして密着層17をエッチングする。
【0040】
次に、図5(K)に示すように、第2の絶縁膜16及び金属ポスト19を覆うようにモールド装置によりエポキシ等の封止樹脂21をモールドする。次いで、この封止樹脂21をグラインダー(図示せず)で所望量研削する。ここで、所望量とは、金属ポストの頭部(上部)が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボールに170〜200℃程度の熱処理を行う。これにより、図1に示すような金属ポスト19上にはハンダボールが融着されて実装用外部端子22が形成される。
【0041】
尚、実装用外部端子となるハンダボールは、径150〜300μmでPb/Sn60〜70wt%の材料からなるBGA(Ball Grid Array)用のものを使用することが好ましい。また、実装用外部端子22の大きさは用途に応じて適宜選択可能である。ハンダ組成はAg/Sn系やCuやBiを含むPbレス材料を用いることも可能である。また、実装用外部端子は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。
【0042】
この後、スクライブラインに沿ってダイシングソーやレーザーを用いて樹脂21及び半導体基板を切断することにより、CSP型の半導体装置を作製することができる(図示せず)。尚、この半導体装置を搭載する一例としての電子機器のプリント基板が挙げられ、このプリント基板には半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装工程でプリント基板の必要位置に搭載される。
【0043】
上記第1の実施の形態によれば、最終保護絶縁層10の上にダマシン法により再配線15を形成し、この再配線15上に金属ポスト19を形成してウエーハレベルCSPとしている。このように再配線をダマシン法で形成するため、微細で精密な再配線の加工が可能となると共に再配線が剥がれることを抑制できる。従って、長く細い再配線の下地との密着不良の発生を抑制でき、密着層、Cuシード層の断切れなどの発生を抑制することができる。
【0044】
また、微細で精密な再配線の加工が容易となるため、製造時の歩留まりを向上でき、製造コストを低減でき、外部端子を多ピン化することも容易となる。従って、多ピンの長辺チップの表示用ドライバーICなどn有効である。
また、微細で精密な再配線の加工が可能となるため、チップサイズを縮小することができ、パッケージの小型化、軽量化が可能となる。
【0045】
また、微細で精密な再配線の加工が容易となるため、半導体装置の信頼性を向上できる。また、再配線15をシリコン酸化膜又はシリコン窒化膜からなる第2の絶縁膜16で覆っているため、実装プロセス中のコロージョン等を抑制することができ、品質、信頼性を向上させることができる。
【0046】
尚、上記第1の実施の形態は次のように変形して実施することも可能である。本実施の形態では、最終保護絶縁層10の上にシリコン酸化膜からなる第1の絶縁膜11を形成しているが、最終保護絶縁層10の上にポリイミド層を形成することも可能である。また、ポリイミド層はストレス緩和層としても作用する。また、感光性のポリイミドを用いることが好ましい。これにより、図3(F)、図4(G)、図4(H)に示す工程でフォトレジスト膜を用いる必要がなくなり、工程数を低減することができる。
【0047】
また、本実施の形態では、再配線15を含む全面上にシリコン酸化膜からなる第2の絶縁膜16を形成しているが、再配線15を含む全面上にポリイミド層を形成することも可能である。この場合、感光性のポリイミドを用いることが好ましい。これにより、このポリイミド層を加工する工程でフォトレジスト膜を用いる必要がなくなり、工程数を低減することができる。
【0048】
また、本実施の形態では、Cuを用いたダマシン法によりCu配線9a,9b、再配線15を形成しているが、Alを用いたダマシン法によりAl配線及びAl再配線を形成することも可能である。
【0049】
図6は、本発明に係る第2の実施の形態による半導体装置を示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
再配線15の上にはTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17が形成されており、この密着層17の上にはCuシード層18が形成されている。このCuシード層18の上にはCu層からなる金属ポスト19が形成されている。金属ポスト19の側面、再配線15上及び第1の絶縁膜11上には封止樹脂21が形成されている。
【0050】
図7(A)〜(C)は、図6に示す半導体装置を製造する方法を示す断面図であり、図2〜図5と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第1の実施の形態の図2(A)から図4(I)までの工程は本実施の形態においても同様であるので、説明を省略する。
【0051】
図4(I)に示す工程の後に、図7(A)に示すように、再配線15及び第1の絶縁膜11の上にTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17をスパッタリングにより形成する。次いで、この密着層17の上にメッキ法又はスパッタリング法によりCuシード層(図示せず)を形成する。
【0052】
この後、Cuシード層及び密着層17の上にフォトレジスト膜を塗布、もしくはフォトフィルムを貼り、これらを露光、現像することにより、Cuシード層上にはポスト領域が開孔されたレジストパターン23が形成される。次いで、このレジストパターン23をマスクとして開孔内のCuシード層上に厚さが数〜数十μm程度のCu層を選択メッキ法により形成する。これにより、Cuシード層上にはCu層からなる金属ポスト19が形成される。次いで、金属ポスト19上にメッキ法によりNi又はAuなどからなる異種金属キャップ20を形成する。
【0053】
次に、図7(B)に示すように、レジストパターン23を剥離した後、金属ポスト19をマスクとして密着層17及びCuシード層を加工する。この際の加工方法は、RIE、ウエットエッチング又はイオンミーリングなどを用いることができる。尚、第1の絶縁膜にポリイミド膜を用いた場合は、ストレスなどのダメージを低減できる。
【0054】
次に、図7(C)に示すように、金属ポスト19を覆うようにモールド装置によりエポキシ等の封止樹脂21をモールドする。次いで、この封止樹脂21をグラインダー(図示せず)で所望量研削する。ここで、所望量とは、金属ポストの頭部(上部)が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボールに170〜200℃程度の熱処理を行う。これにより、図6に示すような金属ポスト19上にはハンダボールが融着されて実装用外部端子22が形成される。
【0055】
上記第2の実施の形態においても第1の実施の形態と同様の効果を得ることができる。
また、再配線15上に密着層17を介して金属ポスト19を形成しているため、第1の実施の形態に比べて工程数を削減できる。
【0056】
尚、上記第2の実施の形態は次のように変形して実施することも可能である。
本実施の形態では、金属ポスト19を電界メッキ法により形成しているが、金属ポスト19を無電解メッキ法により形成することも可能である。この場合は、Cu再配線に直接ポストを形成できるので、Cuシード層が不要となり、工程数を削減できると共に、比較的困難な密着層の選択除去も不要となり、シード層などへのエッチングダメージも低減できる。
【0057】
図8は、本発明に係る第3の実施の形態による半導体装置を示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第2の絶縁膜16の開孔部内及び第2の絶縁膜16上にはハンダボールなどの実装用外部端子22が配置されている。実装用外部端子22の底部及び第2の絶縁膜上には封止樹脂21が配置されている。
【0058】
次に、図8に示す半導体装置を製造する方法について、第1の実施の形態と異なる部分を説明する。
第2の絶縁膜16に再配線15上に位置する開孔部を形成する工程までは第1の実施の形態と同一である。この次に、開孔部内にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを開孔部上に搭載する。次いで、ハンダボールに170〜200℃程度の熱処理を行う。これにより、再配線15上にはハンダボールが融着されて実装用外部端子22が形成される。
【0059】
上記第3の実施の形態においても第1の実施の形態と同様の効果を得ることができる。
また、開孔部内の再配線15上に外部端子22を直接形成しているため、第1の実施の形態に比べて工程数を削減できる。
【0060】
図9は、本発明に係る第4の実施の形態による半導体装置を示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
再配線15及び第1の絶縁膜11の上にはシリコン窒化膜24が形成されている。このシリコン窒化膜24には再配線15上に位置する開孔部が形成されており、この開孔部内及びシリコン窒化膜24上にはTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17が形成されている。
【0061】
この密着層17の上にはCu層からなる金属ポスト19が形成されている。異種金属キャップ20及び金属ポスト19の側壁で且つ密着層17上にはサイドウォール25が形成されている。サイドウォール25の側面、再配線15上及び第1の絶縁膜11上には封止樹脂21が形成されている。
【0062】
図10(A)〜(C)は、図9に示す半導体装置を製造する方法を示す断面図であり、図2〜図5と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第1の実施の形態の図2(A)から図4(I)までの工程は本実施の形態においても同様であるので、説明を省略する。
【0063】
図4(I)に示す工程の後に、図10(A)に示すように、再配線15及び第1の絶縁膜11の上にプラズマCVD法によりエッチング保護膜としてのシリコン窒化膜24を形成する。次いで、このシリコン窒化膜24に再配線15上に位置する開孔部を形成し、この開孔部内及びシリコン窒化膜24上にTi、Ta、W等の高融点金属、その合金もしくはその窒化膜からなる密着層17をスパッタリングにより形成する。
【0064】
次いで、この密着層17の上にフォトレジスト膜を塗布、もしくはフォトフィルムを貼り、これらを露光、現像することにより、密着層17上にはポスト領域が開孔されたレジストパターン23が形成される。次いで、このレジストパターン23をマスクとして開孔内の密着層17上に厚さが数〜数十μm程度のCu層を選択メッキ法により形成する。これにより、Cuシード層上にはCu層からなる金属ポスト19が形成される。次いで、金属ポスト19上にメッキ法によりNi又はAuなどからなる異種金属キャップ20を形成する。
【0065】
次に、図10(B)に示すように、レジストパターン23を剥離した後、金属ポスト19を含む全面上にシリコン酸化膜又はシリコン窒化膜をCVD法により堆積し、このシリコン酸化膜又はシリコン窒化膜をエッチバックすることにより、金属ポスト19の側壁にはシリコン酸化膜又はシリコン窒化膜からなるサイドウォール25が形成される。
【0066】
この後、図10(C)に示すように、このサイドウォール25及び金属ポスト19をマスクとして密着層17をエッチングする。尚、密着層のエッチングとサイドウォールを形成するためのエッチングは、同一チャンバー内の連続工程で処理しても良い。次いで、金属ポスト19を覆うようにモールド装置によりエポキシ等の封止樹脂21をモールドする。次いで、この封止樹脂21をグラインダー(図示せず)で所望量研削する。ここで、所望量とは、金属ポストの頭部(上部)が露出する程度の研削量である。次に、金属ポストの露出部分にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを必要な金属ポスト上に搭載する。次いで、金属ポスト及びハンダボールに170〜200℃程度の熱処理を行う。これにより、図9に示すような金属ポスト19上にはハンダボールが融着されて実装用外部端子22が形成される。
【0067】
上記第4の実施の形態においても第1の実施の形態と同様の効果を得ることができる。
また、金属ポスト19の側壁にサイドウォール25を形成しているため、金属ポストをマスクとして密着層17をエッチングする際、サイドウォールによって金属ポストをエッチングダメージや腐食から保護することができる。従って、金属ポストに酸化膜が形成されたり、金属ポストが剥がれたり、コロージョンが発生する等の劣化が無くなり、製造時の歩留まりを向上し、半導体装置の信頼性を向上することができる。
【0068】
また、再配線15上にシリコン窒化膜24を形成しているため、密着層17をエッチングする際、シリコン窒化膜24によって再配線15をエッチングダメージや腐食から保護することができる。従って、再配線15の抵抗が上昇する等の再配線の劣化が無くなり、製造時の歩留まりを向上し、半導体装置の信頼性を向上することができる。
【0069】
尚、本発明は上記第1〜第4の実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図1】第1の実施の形態による半導体装置を示す断面図。
【図2】図1に示す半導体装置を製造する方法を示す断面図。
【図3】図1に示す半導体装置を製造する方法を示す断面図。
【図4】図1に示す半導体装置を製造する方法を示す断面図。
【図5】図1に示す半導体装置を製造する方法を示す断面図。
【図6】第2の実施の形態による半導体装置を示す断面図。
【図7】図6に示す半導体装置を製造する方法を示す断面図。
【図8】第3の実施の形態による半導体装置を示す断面図。
【図9】第4の実施の形態による半導体装置を示す断面図。
【図10】図9に示す半導体装置を製造する方法を示す断面図。
【図11】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
1…半導体ウエーハ(半導体基板)、2…第1のエッチングストッパー膜、3…第1の層間絶縁膜、3a…ビアホール(接続孔)、4…第2のエッチングストッパー膜、5…第2の層間絶縁膜、5a,5b…配線用溝、6…レジストパターン、7…レジストパターン、8…密着層、9…Cu層、9a、9b…Cu配線、10…最終保護絶縁層(パッシベーション膜)、10a…ビアホール(接続孔)、11…第1の絶縁膜、11a…再配線用溝、12,13…レジストパターン、14…密着層、15…再配線、16…第2の絶縁膜、17…密着層、18…Cuシード層、19…金属ポスト、20…異種金属キャップ、21…封止樹脂、22…実装用外部端子、23…レジストパターン、24…シリコン窒化膜、25…サイドウオール、111…シリコン基板、112…Al合金配線パッド、113…保護絶縁層、114…ポリイミド層、115…密着層、116…シード層、117…レジスト、118再配線層、119…レジスト、121…封止樹脂、122…外部端子、130…金属ポスト
Claims (15)
- 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜に再配線用溝を形成する工程と、
前記再配線用溝内及び前記第1の絶縁膜上に導電層を形成する工程と、
前記第1の絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内及び前記接続孔内に埋め込まれた導電層からなる再配線を形成する工程と、
を具備する半導体装置の製造方法。 - 前記再配線を形成する工程の後に、前記再配線及び前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜に、前記再配線上に位置する開孔部を形成する工程と、前記開孔部内及び前記第2の絶縁膜上に金属ポストを形成する工程と、をさらに具備する請求項1に記載の半導体装置の製造方法。
- 前記再配線を形成する工程の後に、前記再配線上に電解メッキ法又は無電解メッキ法により金属ポストを形成する工程をさらに具備する請求項1に記載の半導体装置の製造方法。
- 前記金属ポストを形成する工程の後に、前記金属ポストの側面と前記再配線を覆うように樹脂を形成する工程をさらに具備する請求項2又は3に記載の半導体装置の製造方法。
- 前記樹脂を形成する工程の後に、前記金属ポストの上に外部端子を配置する工程をさらに具備する請求項4に記載の半導体装置の製造方法。
- 前記再配線を形成する工程の後に、前記再配線上に外部端子を配置する工程をさらに具備する請求項1に記載の半導体装置の製造方法。
- 半導体基板の上に配線を形成する工程と、
前記配線の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜の上に絶縁膜を形成する工程と、
前記絶縁膜に再配線用溝を形成する工程と、
前記再配線用溝内及び前記絶縁膜上に導電層を形成する工程と、
前記絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内に埋め込まれた導電層からなる再配線を形成する工程と、
前記再配線及び前記絶縁膜の上にエッチング保護膜を形成する工程と、
前記エッチング保護膜に、前記再配線上に位置する開孔部を形成する工程と、
前記開孔部内及び前記エッチング保護膜上に密着層を形成する工程と、
前記密着層上に金属ポストを形成する工程と、
前記金属ポストの側壁にサイドウオールを形成する工程と、
前記サイドウオール及び前記金属ポストをマスクとして前記密着層をエッチングする工程と、
を具備する半導体装置の製造方法。 - 前記密着層が高融点金属、高融点金属の合金又は高融点金属の窒化物からなる層であり、前記エッチング保護膜がシリコン窒化膜である請求項7に記載の半導体装置の製造方法。
- 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された第1の絶縁膜と、
前記第1の絶縁膜及び前記パッシベーション膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
を具備する半導体装置。 - 前記再配線及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、前記第2の絶縁膜に形成され、前記再配線上に位置する開孔部と、前記開孔部内及び前記第2の絶縁膜上に形成された金属ポストと、をさらに具備する請求項9に記載の半導体装置。
- 前記第1の絶縁膜及び第2の絶縁膜の少なくとも一方がポリイミドからなる膜である請求項10に記載の半導体装置。
- 前記再配線上に形成された金属ポストをさらに具備する請求項9に記載の半導体装置。
- 前記金属ポストの上に配置された外部端子をさらに具備する請求項10〜12のうちのいずれか一項に記載の半導体装置。
- 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された第1の絶縁膜と、
前記第1の絶縁膜及び前記パッシベーション膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
前記再配線上に配置された外部端子と、
を具備する半導体装置。 - 半導体基板の上に形成された配線と、
前記配線の上に形成されたパッシベーション膜と、
前記パッシベーション膜の上に形成された絶縁膜と、
前記絶縁膜に形成された再配線用溝と、
前記再配線用溝内に埋め込まれた再配線と、
前記再配線及び前記絶縁膜の上に形成されたエッチング保護膜と、
前記エッチング保護膜に形成された、前記再配線上に位置する開孔部と、
前記開孔部内及び前記エッチング保護膜上に形成された密着層と、
前記密着層上に形成された金属ポストと、
前記金属ポストの側壁に形成されたサイドウオールと、
を具備する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059453A JP2004273591A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
US10/788,331 US20040207088A1 (en) | 2003-03-06 | 2004-03-01 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059453A JP2004273591A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273591A true JP2004273591A (ja) | 2004-09-30 |
JP2004273591A5 JP2004273591A5 (ja) | 2006-03-02 |
Family
ID=33122260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003059453A Pending JP2004273591A (ja) | 2003-03-06 | 2003-03-06 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040207088A1 (ja) |
JP (1) | JP2004273591A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005809A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
JP2007096195A (ja) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2007129207A (ja) * | 2005-10-03 | 2007-05-24 | Rohm Co Ltd | 半導体装置 |
JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
JP2010027832A (ja) * | 2008-07-18 | 2010-02-04 | Tdk Corp | 半導体内蔵モジュール及びその製造方法 |
JP2011082409A (ja) * | 2009-10-09 | 2011-04-21 | Casio Computer Co Ltd | 半導体装置および半導体装置の製造方法 |
US8432046B2 (en) | 2005-10-03 | 2013-04-30 | Rohm Co., Ltd. | Semiconductor device |
US8456012B2 (en) | 2008-09-29 | 2013-06-04 | Samsung Electronics Co., Ltd. | Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same |
JP2013131782A (ja) * | 2009-07-02 | 2013-07-04 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
JP2014194973A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
JP2017514314A (ja) * | 2014-05-05 | 2017-06-01 | クアルコム,インコーポレイテッド | 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス |
CN112289775A (zh) * | 2020-08-17 | 2021-01-29 | 北京蓝智芯科技中心(有限合伙) | 基于硅通孔及重布线路层的空间转换基体及制备方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060166A (ja) * | 2004-08-24 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP4252019B2 (ja) * | 2004-09-01 | 2009-04-08 | 三洋電機株式会社 | 回路装置およびその製造方法 |
US8264089B2 (en) * | 2010-03-17 | 2012-09-11 | Maxim Integrated Products, Inc. | Enhanced WLP for superior temp cycling, drop test and high current applications |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58143554A (ja) * | 1982-02-22 | 1983-08-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
JPH02220440A (ja) * | 1989-02-22 | 1990-09-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000150557A (ja) * | 1998-11-13 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2000183090A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2001176899A (ja) * | 1999-12-21 | 2001-06-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002373893A (ja) * | 2001-06-13 | 2002-12-26 | Fujitsu Ltd | パッドを有する半導体装置とその製造方法 |
JP2003045877A (ja) * | 2001-08-01 | 2003-02-14 | Sharp Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-03-06 JP JP2003059453A patent/JP2004273591A/ja active Pending
-
2004
- 2004-03-01 US US10/788,331 patent/US20040207088A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58143554A (ja) * | 1982-02-22 | 1983-08-26 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
JPH02220440A (ja) * | 1989-02-22 | 1990-09-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000150557A (ja) * | 1998-11-13 | 2000-05-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2000183090A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | チップサイズパッケージ及びその製造方法 |
JP2001176899A (ja) * | 1999-12-21 | 2001-06-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2002373893A (ja) * | 2001-06-13 | 2002-12-26 | Fujitsu Ltd | パッドを有する半導体装置とその製造方法 |
JP2003045877A (ja) * | 2001-08-01 | 2003-02-14 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016195263A (ja) * | 2005-06-24 | 2016-11-17 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 線路デバイスの製造方法 |
JP2007005808A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
JP2007005810A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
JP2007005809A (ja) * | 2005-06-24 | 2007-01-11 | Megic Corp | 線路デバイスの製造方法 |
JP2022019819A (ja) * | 2005-06-24 | 2022-01-27 | クゥアルコム・インコーポレイテッド | 線路デバイスの製造方法 |
JP2019047129A (ja) * | 2005-06-24 | 2019-03-22 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 線路デバイスの製造方法 |
JP2014103411A (ja) * | 2005-06-24 | 2014-06-05 | Megit Acquisition Corp | 線路デバイスの製造方法 |
US8884433B2 (en) | 2005-06-24 | 2014-11-11 | Qualcomm Incorporated | Circuitry component and method for forming the same |
JP2013232671A (ja) * | 2005-06-24 | 2013-11-14 | Megica Corp | 線路デバイスの製造方法 |
JP2007096195A (ja) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
JP2007129207A (ja) * | 2005-10-03 | 2007-05-24 | Rohm Co Ltd | 半導体装置 |
US8432046B2 (en) | 2005-10-03 | 2013-04-30 | Rohm Co., Ltd. | Semiconductor device |
US8659174B2 (en) | 2005-10-03 | 2014-02-25 | Rohm Co., Ltd. | Semiconductor device |
JP2009111333A (ja) * | 2007-10-12 | 2009-05-21 | Panasonic Corp | 半導体装置 |
US8742589B2 (en) | 2008-07-18 | 2014-06-03 | Tdk Corporation | Semiconductor embedded module and method for producing the same |
JP2010027832A (ja) * | 2008-07-18 | 2010-02-04 | Tdk Corp | 半導体内蔵モジュール及びその製造方法 |
US8735281B2 (en) | 2008-09-29 | 2014-05-27 | Samsung Electronics Co., Ltd. | Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same |
US8456012B2 (en) | 2008-09-29 | 2013-06-04 | Samsung Electronics Co., Ltd. | Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same |
JP2013131782A (ja) * | 2009-07-02 | 2013-07-04 | Taiwan Semiconductor Manufacturing Co Ltd | 銅柱バンプ上の金属間化合物の接合のための方法と構造 |
JP2011082409A (ja) * | 2009-10-09 | 2011-04-21 | Casio Computer Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2014194973A (ja) * | 2013-03-28 | 2014-10-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2017514314A (ja) * | 2014-05-05 | 2017-06-01 | クアルコム,インコーポレイテッド | 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス |
CN112289775A (zh) * | 2020-08-17 | 2021-01-29 | 北京蓝智芯科技中心(有限合伙) | 基于硅通孔及重布线路层的空间转换基体及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040207088A1 (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282433B2 (en) | Interconnect structures with bond-pads and methods of forming bump sites on bond-pads | |
CN100383938C (zh) | 半导体装置及其制造方法 | |
JP5500464B2 (ja) | マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法 | |
US6864172B2 (en) | Manufacturing method of semiconductor device | |
US6607938B2 (en) | Wafer level stack chip package and method for manufacturing same | |
US7459393B2 (en) | Method for fabricating semiconductor components with thinned substrate, circuit side contacts, conductive vias and backside contacts | |
KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
US7399683B2 (en) | Manufacturing method of semiconductor device | |
US6583039B2 (en) | Method of forming a bump on a copper pad | |
US20110254159A1 (en) | Conductive feature for semiconductor substrate and method of manufacture | |
CN101771012A (zh) | 半导体装置及其制造方法 | |
US20220157689A1 (en) | Package structure and method manufacturing the same | |
JP2004273591A (ja) | 半導体装置及びその製造方法 | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
CN107134413B (zh) | 半导体装置以及制造的方法 | |
US6908845B2 (en) | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme | |
US6479376B1 (en) | Process improvement for the creation of aluminum contact bumps | |
US6897127B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
JP2004296812A (ja) | 半導体装置及びその製造方法 | |
JP2004273592A (ja) | 半導体装置及びその製造方法 | |
JP2004281982A (ja) | 半導体装置及びその製造方法 | |
US10796956B2 (en) | Contact fabrication to mitigate undercut | |
JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 | |
KR20050039132A (ko) | 웨이퍼 레벨 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |