JP5147249B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5147249B2
JP5147249B2 JP2007021409A JP2007021409A JP5147249B2 JP 5147249 B2 JP5147249 B2 JP 5147249B2 JP 2007021409 A JP2007021409 A JP 2007021409A JP 2007021409 A JP2007021409 A JP 2007021409A JP 5147249 B2 JP5147249 B2 JP 5147249B2
Authority
JP
Japan
Prior art keywords
film
memory cell
etching stopper
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007021409A
Other languages
English (en)
Other versions
JP2008187129A (ja
Inventor
裕一 稲葉
裕 山田
成洋 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007021409A priority Critical patent/JP5147249B2/ja
Priority to CN2008100026383A priority patent/CN101236930B/zh
Priority to US12/020,761 priority patent/US7655569B2/en
Publication of JP2008187129A publication Critical patent/JP2008187129A/ja
Application granted granted Critical
Publication of JP5147249B2 publication Critical patent/JP5147249B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、紫外線消去型の不揮発性メモリセルを有した半導体装置の製造方法に関する。
紫外線消去型のＥＰＲＯＭは、電気的に書き込んだ情報を紫外線の照射により消去可能なメモリであり、単体もしくは、他の半導体集積回路、例えばマイクロコンピュータに内蔵される形で半導体基板上に形成される。
このようなＥＰＲＯＭが形成された半導体基板上には、パッシベーション膜としてシリコン窒化膜、パッケージの応力緩衝材としてポリイミド膜が形成されることが多い。しかし、これらのシリコン窒化膜、ポリイミド膜は紫外線を通さない性質を有しているため、ＥＰＲＯＭ領域上に残しておくと、ＥＰＲＯＭの情報消去ができない。そこで、ＥＰＲＯＭ領域上のこれらの膜はエッチング除去されていた。また、工程数を減らすために、ワイヤボンディング用のパッド電極上のシリコン窒化膜等をエッチング除去する際に、同時にＥＰＲＯＭ領域上のこれらの膜をエッチング除去していた。
なお、紫外線消去型のＥＰＲＯＭについては特許文献１に記載されている。
特開２００５−２４３１２７号公報
しかしながら、パッド電極上のシリコン窒化膜等をエッチング除去する時には、パッド電極を完全に露出するためにオーバーエッチングがされる。すると、ＥＰＲＯＭ領域において、層間絶縁膜が削れ、パッド電極より下層にある配線層が露出してしまう。配線層が露出すると水分の浸入などによりＥＰＲＯＭの信頼性が劣化するという問題を生じる。また、露出された配線層がエッチングダメージを受けるために、配線層の抵抗が変動してしまうという問題も生じる。
本発明の半導体装置の製造方法は、紫外線消去型のメモリセルと、このメモリセルに接続された配線層とを含むメモリ領域と、前記メモリセル及び前記配線層を覆う層間絶縁膜と、前記層間絶縁膜を介して前記配線層より上層に、前記メモリ領域から離れて形成された外部接続電極と、を備えた半導体装置の製造方法において、前記外部接続電極及び前記層間絶縁膜上に紫外線を透過するエッチングストッパー膜を形成する工程と、前記外部接続電極上の前記エッチングストッパー膜を選択的にエッチング除去し、前記メモリセル上には前記エッチングストッパー膜を残す工程と、前記エッチングストッパー膜上及び前記エッチングストッパー膜が除去された前記外部接続電極上に紫外線を透過しない保護膜を形成する工程と、前記メモリセル上に残された前記エッチングストッパー膜を用いて前記外部接続電極上及びメモリ領域上の保護膜を選択的にエッチング除去する工程と、を備えることを特徴とする。
本発明によれば、紫外線を透過しない保護膜をエッチングする際に、エッチングストッパー膜により、メモリ領域の層間絶縁膜が削れるのが防止される。これにより、メモリ領域の配線層が露出されることがなくなるので、配線抵抗の変動や信頼性劣化を防止することができる。
次に本発明の実施形態による半導体装置の製造方法について図面を参照しながら説明する。
図１に示すように、Ｐ型半導体基板１上のＥＰＲＯＭ領域にメモリセルＭＣが形成されている。実際には、複数のメモリセルＭＣがあるが、図１においては、１つのメモリセルＭＣのフローティングゲート１１だけを模式的に示している。この半導体装置は３層メタルプロセスにより形成されるもので、第１メタル層１Ｍ、第２メタル層２Ｍ、第３メタル層３ＭがメモリセルＭＣのフローティングゲート１１上に、それぞれ層間絶縁膜２Ａ，２Ｂ，２Ｃを間に挟んで形成される。層間絶縁膜２Ａ，２Ｂ，２Ｃは、例えばＴＥＯＳ膜／ＳＯＧ膜／ＴＥＯＳ膜の積層膜（膜厚は約９５０ｎｍ）から成り、平坦化されている。また層間絶縁膜２Ａ，２Ｂ，２Ｃは紫外線を通す性質を有する。
メモリセルＭＣの構造を図７、図８を参照して説明する。図７はメモリセルＭＣの平面図であり、互いに隣接して左右対称に配置された２つのメモリセルＭＣを示している。図８は、図７のＸ−Ｘ線に沿った断面図である。
Ｐ型半導体基板１上に、ゲート絶縁膜１０を介してポリシリコン等から成るフローティングゲート１１が形成されている。フローティングゲート１１に隣接して、Ｐ型半導体基板１上にＮ＋型ドレイン拡散層１２、Ｎ＋型ソースライン拡散層１３が形成されている。フローティングゲート１１上には層間絶縁膜２Ａが形成されている。Ｎ＋型ドレイン拡散層１２上の層間絶縁膜２Ａ上にはコンタクトホールＣが形成され、このコンタクトホールＣを通してドレイン拡散層１２と接続されたビットライン１４が形成されている。
また、半導体基板１上にＮ＋型コントロールゲートライン拡散層１６がソースライン拡散層１３と同様にストライプ状に形成されている。フローティングゲート１１はＬＯＣＯＳ膜１５上を横断し、Ｎ＋型コントロールゲートライン拡散層１６の上に延在している。フローティングゲート１１とＮ＋型コントロールゲートライン拡散層１６とはゲート絶縁膜１０を間に挟んで容量結合している。また、コントロールゲートライン拡散層１６は抵抗が高いので、コントロールゲートライン拡散層１６には、これとビアホール１７を通して接続された第１層メタル層１Ｍが形成され、更にこの第１層メタル層１Ｍとビアホール１８を通して接続された第２層メタル層２Ｍが形成されている。これらの第１メタル層１Ｍ、第２メタル層２Ｍはコントロールゲートラインメタル層１９を形成している。コントロールゲートラインメタル層１９とコントロールゲートライン拡散層１６は一体としてコントロールゲートラインとなる。このメモリセルＭＣは、図９の等価回路図で表される。
このメモリセルＭＣに情報を書き込むときは、ビットライン１４に高電圧を印加してチャネル電流を流す。すると、そのチャネル電流によるホットエレクトロン（電子）がフローティングゲート１１に注入される。これにより、トランジスタのしきい値電圧が高くなることにより情報が書き込まれる。また、メモリセルＭＣに書き込まれた情報を消去するときは、メモリセルＭＣに紫外線を照射する。これにより、フローティングゲート１１に注入された電子が抜かれることでトランジスタのしきい値電圧が元に戻り、情報が消去される。
図１に示すように、ＥＰＲＯＭ領域から離れて、第３メタル層３Ｍからなるワイヤボンディング用のパッド電極２０が形成される。パッド電極２０は半導体基板１上に形成された図示しない回路の入出力用パッドである。また、パッド電極２０は、例えば、４５０ｎｍの厚さのアルミニウム層とその表面を被覆する３０ｎｍの厚さのキャップメタル層ＣＭで形成される。キャップメタル層ＣＭは第３メタル層３Ｍをパターニングする際の露光による反射を防止するための反射防止層であり、例えばＴｉＮ層（チタンナイトライド層）からなる。そして、パッド電極２０を覆って、膜厚約３００ｎｍの酸化膜２１（例えば、シリコン酸化膜、ＴＥＯＳ膜）を全面に形成する。この酸化膜２１は紫外線を通す性質を有する。
その後、図２に示すように、酸化膜２１を選択的にエッチングして開口部２２を形成し、パッド電極２０を露出する。このとき、ＥＰＲＯＭ領域上の酸化膜２１（後のエッチング工程でエッチングストッパー膜として機能する）は、そのまま残す。また、パッド電極２０のキャップメタル層ＣＭをオーバーエッチングにより除去する。これは、ボンディングワイヤとパッド電極２０との接触抵抗を下げるためである。
次に、図３に示すように、膜厚約４００ｎｍのシリコン窒化膜２３を酸化膜２１上及びその開口部２２内にＣＶＤ法により堆積し、続いて、このシリコン窒化膜２３上に膜厚約３μｍのポリイミド膜２４をコートする。シリコン窒化膜２３はパッシベーション膜として機能する。シリコン窒化膜２３の下の酸化膜２１はシリコン窒化膜２３による応力の緩衝剤としても機能する。ポリイミド膜２４はパッケージによる応力の緩衝材として用いられる。
次に、図４に示すように、ポリイミド膜２４にレジスト膜２５を形成し、露光・現像により、ＥＰＲＯＭ領域上及びパッド電極２０上に開口を形成する。そしてこのパターニングされたレジスト膜２５をマスクとして、ポリイミド膜２４をエッチングする。その後、図５に示すように、レジスト膜２５を除去する。
次に、図６に示すように、ポリイミド膜２４をマスクとして、シリコン窒化膜２３をエッチング除去し、パッド電極２０を再び露出する。このとき、ＥＰＲＯＭ領域のシリコン窒化膜２３は完全に除去される。これにより、パッド電極２０に対してワイヤボンディングを正常に行えるとともに、ＥＰＲＯＭ領域においては紫外線を通さないシリコン窒化膜２３、ポリイミド膜２４が除去されるので、フローティングゲート１１に蓄積されたメモリセルＭＣの情報を紫外線により消去することができる。
上記シリコン窒化膜２３のエッチング時に、ＥＰＲＯＭ領域において、下層の酸化膜２１も若干削れるが、この酸化膜２１がエッチングストッパー膜として作用するため、その下層の層間絶縁膜２Ｃが削れて、コントロールゲートラインメタル層１９が露出することが防止される。これにより、コントロールゲートラインメタル層１９の配線抵抗の変動や信頼性劣化を防止することができる。
なお本実施形態は、３層メタルプロセスを例として説明したが、パッド電極２０がメモリ領域の配線層より上層にあるプロセスであれば同様に適用することができる。また、メモリセルＭＣは紫外線消去型のメモリセルであれば、他の構造（例えば、スタック型構造）のメモリセルでもよい。
本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 本発明の実施形態による半導体装置の製造方法を説明する平面図である。 本発明の実施形態による半導体装置の製造方法を説明する断面図である。 メモリセルの等価回路図である。
符号の説明
１ 半導体基板 ２Ａ，２Ｂ，２Ｃ 層間絶縁膜
１０ ゲート絶縁膜 １１ フローティングゲート
１２ ドレイン拡散層 １３ ソースライン拡散層
１４ ビットライン １５ ＬＯＣＯＳ膜
１６ コントロールゲートライン拡散層
１７，１８ ビアホール １９ コントロールゲートラインメタル層
２０ パッド電極 ２１ 酸化膜
２２ 開口部 ２３ シリコン窒化膜
２４ ポリイミド膜 ２５ レジスト膜
ＣＭ キャップメタル層 ＭＣ メモリセル

Claims (3)

  1. 紫外線消去型のメモリセルと、このメモリセルに接続された配線層とを含むメモリ領域と、
    前記メモリセル及び前記配線層を覆う層間絶縁膜と、
    前記層間絶縁膜を介して前記配線層より上層に、前記メモリ領域から離れて形成された外部接続電極と、を備えた半導体装置の製造方法において、
    前記外部接続電極及び前記層間絶縁膜上に紫外線を透過するエッチングストッパー膜を形成する工程と、
    前記外部接続電極上の前記エッチングストッパー膜を選択的にエッチング除去し、前記メモリセル上には前記エッチングストッパー膜を残す工程と、
    前記エッチングストッパー膜上及び前記エッチングストッパー膜が除去された前記外部接続電極上に紫外線を透過しない保護膜を形成する工程と、
    前記メモリセル上に残された前記エッチングストッパー膜を用いて前記外部接続電極上及びメモリ領域上の保護膜を選択的にエッチング除去する工程と、を備えることを特徴とする半導体装置の製造方法。
  2. 前記エッチングストッパー膜はシリコン酸化膜であり、前記保護膜は、窒化シリコン膜を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記保護膜はポリイミド膜を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
JP2007021409A 2007-01-31 2007-01-31 半導体装置の製造方法 Active JP5147249B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007021409A JP5147249B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法
CN2008100026383A CN101236930B (zh) 2007-01-31 2008-01-14 半导体装置的制造方法
US12/020,761 US7655569B2 (en) 2007-01-31 2008-01-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021409A JP5147249B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008187129A JP2008187129A (ja) 2008-08-14
JP5147249B2 true JP5147249B2 (ja) 2013-02-20

Family

ID=39729942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021409A Active JP5147249B2 (ja) 2007-01-31 2007-01-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7655569B2 (ja)
JP (1) JP5147249B2 (ja)
CN (1) CN101236930B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636800B2 (en) 2015-01-29 2020-04-28 Hewlett-Packard Development Company, L.P. Dischargeable electrical programmable read only memory (EPROM) cell
CN106129059A (zh) * 2016-07-27 2016-11-16 深圳市航顺芯片技术研发有限公司 一种基于cmos深亚微米工艺的eeprom结构
CN106601747A (zh) * 2016-12-30 2017-04-26 合肥恒烁半导体有限公司 单元阵体区域易于紫外线透光的版图布线方法
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
JPH02172282A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置
JPH02309682A (ja) * 1989-05-24 1990-12-25 Hitachi Ltd 半導体集積回路装置
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
AU2003220989A1 (en) * 2003-03-28 2004-10-25 Fujitsu Limited Semiconductor device
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
JP2005243127A (ja) 2004-02-25 2005-09-08 Sanyo Electric Co Ltd 紫外線消去型半導体メモリ装置
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
TWI261915B (en) * 2005-01-07 2006-09-11 Ind Tech Res Inst Phase change memory and fabricating method thereof

Also Published As

Publication number Publication date
US7655569B2 (en) 2010-02-02
JP2008187129A (ja) 2008-08-14
CN101236930B (zh) 2010-06-16
CN101236930A (zh) 2008-08-06
US20090011603A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
US6784041B2 (en) Semiconductor device and method of manufacturing the same
KR100829034B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US5188976A (en) Manufacturing method of non-volatile semiconductor memory device
JP2008305871A (ja) 半導体装置およびその製造方法
JP4818061B2 (ja) 不揮発性半導体メモリ
US7339233B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US7544992B2 (en) Illuminating efficiency-increasable and light-erasable embedded memory structure
JP5147249B2 (ja) 半導体装置の製造方法
JP2000091450A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH1079495A (ja) 不揮発性半導体メモリおよびその製造方法
JP2008166518A (ja) 不揮発性半導体記憶装置
JP3449354B2 (ja) 不揮発性メモリトランジスタを有する半導体装置
US20070205457A1 (en) Semiconductor memory device with bit line of small resistance and manufacturing method thereof
JPH11284151A (ja) 半導体装置及びその製造方法
JP2010021496A (ja) 半導体装置、及びその製造方法
US8093645B2 (en) Non-volatile semiconductor memory device
JPH11289021A (ja) 半導体集積回路装置およびその製造方法ならびにマイクロコンピュータ
JP4625857B2 (ja) 半導体記憶装置及びその製造方法
JP4016679B2 (ja) 半導体装置及び半導体装置の製造方法
JPH04273168A (ja) 不揮発性半導体メモリ装置
US8269269B2 (en) Nonvolatile semiconductor memory device and manufacturing method therefor
JP4368068B2 (ja) 半導体装置とその製造方法
JP2001144176A (ja) 半導体装置とその製造方法
JP2007194650A (ja) 半導体記憶装置及びその製造方法
JP2004296479A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5147249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250