JPH02172282A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02172282A
JPH02172282A JP32707088A JP32707088A JPH02172282A JP H02172282 A JPH02172282 A JP H02172282A JP 32707088 A JP32707088 A JP 32707088A JP 32707088 A JP32707088 A JP 32707088A JP H02172282 A JPH02172282 A JP H02172282A
Authority
JP
Japan
Prior art keywords
protective insulating
insulating film
film
refractive index
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32707088A
Other languages
English (en)
Inventor
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32707088A priority Critical patent/JPH02172282A/ja
Publication of JPH02172282A publication Critical patent/JPH02172282A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は紫外線消去型半導体メモリ素子を有する半導
体装置に関するものである。
〔従来の技術〕
第4図は従来の半導体装置の全体を示す断面図である。
図において、1は紫外線消去型半導体メモリ素子が形成
された半導体チップ、2は電気信号の入出力を行うため
の外部リード、3は半導体チップ1と外部リード2とを
接続するワイヤ・ボンディング線、4はセラミックやエ
ポキシ樹脂などから成るパッケージ、5はパッケージ4
の半導体チップ1上面に設けられたガラス窓、6は紫外
線消去型半導体メモリ素子に書き込まれたデータを消去
するための紫外線である。
また、第4図は図中に上記半導体チップ1の断面構造の
概略図の拡大を示す。図において、11はシリコン基板
(半導体基板)、12は素子分離用のシリコン酸化膜、
13はシリコン基板11の活性領域中に形成された紫外
線消去型半導体メモリ素子、14はアルミ配線、15は
保護絶縁膜で、通常、データ消去のための紫外線6の透
過特性の良好なシリコン酸化膜が用いられる。
次に、第4図に示した従来の半導体装置の製造フローを
第5図に従って説明する。
(1)シリコン基板11の表面に選択酸化法により、素
子分離用シリコン酸化膜12を形成する。
こうして得られた素子分離用シリコン酸化膜12で囲ま
れた活性領域部に、イオン注入法や、各種成膜、エツチ
ング法等を用いて紫外線消去型半導体メモリ素子13を
作り込む。次に、これらの半導体メモリ素子13間を接
続するためのアルミ配線14を形成する。
(II)シリコン基板11表面に形成された紫外線消去
型半導体メモリ素子13及びアルミ配線14を保護する
ための保護絶縁膜15を常圧あるいは減圧下の化学気相
成長法によりそれらの全面に堆積する。この保護絶縁膜
15は、紫外線消去型半導体メモリ素子13のデータを
消去するための波長265(xi)付近の紫外線6を透
過する必要があり、通常、この波長領域の紫外線透過性
の良好なシリコン酸化膜が用いられる。
(III)保護絶縁膜15の全面に、フォト・レジスト
16を塗布した後、写真製版法によりボンディング・パ
ッド部17の開孔を、弗酸や弗化アンモニウム等の混合
液を用いた浸式エツチング法にて行う。
(IV)フォト・レジスト16の除去を酸素プラズマを
用いて行い、後工程のウェハ・プロセス処理を経て、紫
外線消去型半導体メモリ素子13の形成されたシリコン
基板11ができあがる。
このシリコン基板11をダイシングにより、半導体チッ
プ1に切り出し、パッケージ4に組立てをして、半導体
チップ1とパッケージ4の外部リード2とを接続するた
めのワイヤ・ポンディング3を行う、最後に、紫外線透
過用ガラス窓5をはめ込み、シールをすることにより、
紫外線消去型半導体メモリ素子を有する従来の半導体装
置が得られる。
〔発明が解決しようとする課題〕
従来の半導体装置は、以上のように構成されており、保
護絶縁膜15としては、紫外線透過率の高いシリコン酸
化膜を用いていた。このシリコン酸化膜は、膜物性上、
アルカリ金属イオンや水分等に対するバリア効果は小さ
い。そのため、長期間使用時に、パッケージ4のすきま
を介して、これらの汚染物質が侵入してきた場合、紫外
線消去型半導体メモリ素子13内部まで到達してしまい
、保持しておくべきデータが揮発してしまうというよう
な信頼性上の問題が発生しやすかった。
これに対し、アルカリ金属イオンや水分等に対するバリ
ア効果が、シリコン酸化膜に比べ、格段に優れているシ
リコン窒化膜を保護絶縁膜15として用いることも考え
られるが、通常、用いられる屈折率2.00〜2.10
付近のプラズマ励起、化学気相成長法で形成されるシリ
コン窒化膜はデータ消去用の波長265(mm)付近の
紫外線を十分に透過しないため、この用途には使うこと
ができなかった。
この発明は上記のような問題点を解消するためになされ
たもので、長期間使用しても保持すべきデータの揮発を
防止し、信頼性の向上を図れる半導体装置を得ることを
目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、基板(シリコン基板11
)上に形成された紫外線消去型半導体メモリ素子13を
保護するための第1の保護絶縁膜21と、その第1の保
護絶縁膜2工上に堆積された第2の保護絶縁膜22とを
有し、上記第1の保護絶縁膜21は低屈折率のシリコン
窒化膜で形成し、第2の保護絶縁膜22はシリコン酸化
膜で形成したことを特徴とするものである。
〔作用〕
低屈折率のシリコン窒化膜で形成された第1の保護絶縁
膜21は、アルカリ金属イオンや水分などに対するバリ
ア性が高く、また、半導体メモリ素子13のデータ消去
用の紫外線を透過しやすい。
シリコン酸化膜で形成された第2の保護絶縁膜22は、
保護絶縁膜全体としての紫外線透過率を低下させない。
〔発明の実施例〕
第1図はこの発明の一実施例に係る半導体装置を示す断
面図である。図において、11はシリコン基板(半導体
基板)、12は素子分離用シリコン酸化膜、13はシリ
コン基板11の活性領域中に形成された紫外線消去型半
導体メモリ素子、14はアルミ配線、21は低屈折率の
シリコン窒化膜から成り紫外線消去型半導体メモリ素子
13を保護するための第1の保護絶縁膜、22はシリコ
ン酸化膜から成り第1の保護絶縁膜21上に堆積された
第2の保護絶縁膜である。
第1図に示す本発明の一実施例である半導体装置の製造
フローを第2図により説明する。
(1)シリコン基板11の表面に、紫外線消去型半導体
メモリ素子13を作り込み、それらを接続するためのア
ルミ配NlAl4を形成するところまでは従来と同じで
ある。
(n)紫外線消去型半導体メモリ素子13及びアルミ配
線14を保護するための第1の保護絶縁膜21として、
屈折率が1.85〜1.95である低屈折率のシリコン
窒化膜をSiH4とNH,を用いたプラズマ励起化学気
相成長法により1000〜3000人程度堆積する。膜
の屈折率は、例えば成膜中の5iHaとNHffとのガ
ス流量比を変えることにより、自由に制御できる。即ち
、低屈折率のシリコン窒化膜は、NH3ガス流量を相対
的に上げてやれば堆積することができるわけである。さ
らに、その上に、第2の保護絶縁膜22として、シリコ
ン酸化膜を常圧、あるいは、減圧下の化学気相成長法に
より堆積する。
(III)第2の保護絶縁膜22の全面に、フォト・レ
ジスト16を塗布した後、写真製版法により、ボンディ
ング・パッド部17の開孔を行うわけであるが、まず、
弗酸や弗化アンモニウム等の混合液を用いた漫式エツチ
ングにより、第2の保護絶縁膜22であるシリコン酸化
膜のエツチングを行う。このとき、第1の保護絶縁膜2
1である低屈折率シリコン窒化膜はほとんどエツチング
されないので、エツチングのストッパーとしても作用し
、浸式エツチング時に、ボンディング・パッド部17゛
のアルミ配線14が浸触されるのを防止するという働き
もする。
(IV)次に、ボンディング・パッド部17の第1の保
護絶縁膜21である低屈折率シリコン窒化膜をCF、と
02との混合ガスを用いたプラズマ・エツチング法によ
りエツチングする。最後に、フォト・レジスト16を酸
素プラズマを用いて除去し、後工程のウェハ・プロセス
処理を経て、所望の半導体チップの作り込まれたシリコ
ン基板11を得ることができる。
以上のように、本実施例では、保護絶縁膜を第1の保護
絶縁膜21である低屈折率シリコン窒化膜と、第2の保
護絶縁膜22であるシリコン酸化膜との積層構造とした
ことにより、下記のような利点をもっている。
(A)第1の保護絶縁膜21として用いる低屈折率シリ
コン窒化膜は、シリコン酸化膜に比べ、緻密であるので
、アルカリ金属イオンや水分等に対するバリア性は高い
。そのため、長期間使用時に、パッケージ4のすきまを
介して、これら汚染物質が侵入してきても、1000 
(人〕以上の低屈折率シリコン窒化膜があれば、バリア
となり、これにより汚染物が内部には侵入しないので、
紫外線消去型半導体メモリ素子13の保持すべきデータ
が揮発してしまうような信頼性上の不良を防止できる。
(B)第3図に、シリコン窒化膜の紫外線透過特性を示
すが、膜の屈折率(膜中のNとsiとの組成比に相当)
により大きく変化する。通常、保護絶縁膜として用いら
れる屈折率2.00〜2.10付近のシリコン窒化膜は
、データ消去のための、波長265(mm)付近の紫外
線をほとんど透過しないため、ここでは、膜の屈折率を
1.85〜1.95まで小さくし、紫外線透過率を高め
た低屈折率シリコン窒化膜を第1の保護絶縁膜21とし
て用いる。この場合、屈折率1.95はアルカリ金属イ
オンや水分等に対するバリア性を有する最小膜厚である
膜厚1000 (人〕の場合に、データ消去に必要な波
長265(tm)付近の紫外線を透過するための最大の
屈折率の値である。
また、屈折率が1.85以下では、シリコン窒化膜中の
水素含有量が増してしまうので、保護絶縁膜として必要
な膜質を保てなくなってしまうことから、1.85〜1
.95の屈折率を有するシリコン窒化膜が第1の保護絶
縁膜21として最適である。このように、第1の保護絶
縁膜21として、低屈折率のシリコン窒化膜を用い、さ
らに、その上に第2の保護絶縁膜22として、紫外線透
過性の良好なシリコン酸化膜を5000〜10000〔
人〕程度堆積することにより、保護絶縁膜全体の紫外線
透過率をあまり低下させずにアルカリ金属イオンや水分
等に対するバリア性を高めることができる。
上述したように、この実施例の半導体装置は、紫外線消
去型半導体メモリ素子13及びアルミ配&’i14を保
護する第1の保護絶縁膜21として、膜の屈折率(膜中
のNとsiとの組成比に相当)を小さくし、データ消去
用の紫外線6を透過しやすくしたシリコン窒化膜を用い
、その上に堆積される第2の保護絶縁膜22として、紫
外線透過性の良好なシリコン酸化膜を用いるようにした
ものである。
したがって、この半導体装置は、第1の保護絶縁膜21
としてアルカリ金属イオンや水分等に対するバリア性が
高いシリコン窒化膜を用いているので、外部からパッケ
ージ4のすきまを介して、それらの汚染物質が侵入して
きても、このシリコン窒化膜がバリアとなり、これによ
り内部には汚染物質が侵入せず、データ揮発等の発生し
ない高信頼性の紫外線消去型半導体メモリ素子13を有
する半導体装置を得ることができる。また、この第1の
保護絶縁膜21として用いるシリコン窒化膜は、膜の屈
折率を通常よりも小さくし、データ消去用の紫外線6を
透過しやすくしてあり、また、膜厚は薄くても、アルカ
リ金属イオンや水分等に対する十分なバリア効果を持つ
ことから、本実施例のように第2の保護絶縁膜22であ
る紫外線透過性の良好なシリコン酸化膜と積層構造にす
れば、保護絶縁膜全体としての紫外線透過率はあまり低
下せず、紫外線によるデータ消去を行うこの種の半導体
装置の本来の機能をそこなうこともない。
なお、上記実施例では紫外線消去型半導体メモリ素子の
みを有する半導体装置について説明したが、紫外線消去
型半導体メモリ素子やその他の素子をどを含む半導体装
置であっても同様の効果を奏する。
〔発明の効果〕
以上のように本発明によれば、紫外線消去型半導体メモ
リ素子を保護するための低屈折率シリコン窒化膜で形成
された第1の保護絶縁膜と、その第1の保護絶縁膜上に
堆積されシリコン酸化膜で形成された第2の保護絶縁膜
とを備えて構成したので、データ消去用の紫外線透過率
をあまり低下させずにアルカリ金属イオンや水分などに
対するバリア効果を高めることができ、これによりこれ
らの汚染物質の侵入を防ぐことが可能となり、したがっ
て長期間使用しても保持すべきデータの揮発が防止され
、信頼性が高まるという効果が得られる。
【図面の簡単な説明】
・・・紫外線消去型半導体メモリ素子、21・・・第1
の保護絶縁膜、22・・・第2の保護絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された紫外線消去型半導体メモリ素子を保
    護するための第1の保護絶縁膜と、その第1の保護絶縁
    膜上に堆積された第2の保護絶縁膜とを有し、上記第1
    の保護絶縁膜は低屈折率のシリコン窒化膜で形成し、上
    記第2の保護絶縁膜はシリコン酸化膜で形成したことを
    特徴とする半導体装置。
JP32707088A 1988-12-24 1988-12-24 半導体装置 Pending JPH02172282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32707088A JPH02172282A (ja) 1988-12-24 1988-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32707088A JPH02172282A (ja) 1988-12-24 1988-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH02172282A true JPH02172282A (ja) 1990-07-03

Family

ID=18194956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32707088A Pending JPH02172282A (ja) 1988-12-24 1988-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH02172282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187129A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187129A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US20020045336A1 (en) Methods for forming improved passivation layers for integrated circuits
JP2003197878A (ja) メモリ半導体装置およびその製造方法
US5880518A (en) Semiconductor device including a two-layer protective insulating layer
US4396934A (en) Corrosion resistant structure for conductor and PSG layered semiconductor device
KR100840821B1 (ko) 반도체장치 및 그 제조방법
JPH02172282A (ja) 半導体装置
JPS59110122A (ja) 窒化膜を有する半導体集積回路装置
JPH05218015A (ja) 半導体装置
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH04348032A (ja) 半導体装置およびその製造方法
JPH03133131A (ja) 半導体装置
JPS59210656A (ja) 半導体装置
JPS63116458A (ja) フオトセンサと信号処理回路を備えた半導体装置
JPS61241932A (ja) 半導体装置およびその製造方法
US5837611A (en) Production method for an insulation layer functioning as an intermetal dielectric
JPH05234991A (ja) 半導体装置
JPH06216118A (ja) 半導体装置の製造方法
JPH06267935A (ja) 半導体装置の製造方法
JPH02162773A (ja) 半導体装置の製造方法
JPS58115860A (ja) 半導体装置
JPS61228661A (ja) 半導体装置及びその製造方法
JPS6216022B2 (ja)
JPS62219541A (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPH06163713A (ja) 半導体装置およびその製造方法