JPH06267935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06267935A JPH06267935A JP5213693A JP5213693A JPH06267935A JP H06267935 A JPH06267935 A JP H06267935A JP 5213693 A JP5213693 A JP 5213693A JP 5213693 A JP5213693 A JP 5213693A JP H06267935 A JPH06267935 A JP H06267935A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- stress
- wiring layer
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置における配線層１４上に形成する
第１および第２の保護絶縁膜２２、２３の成膜時および
膜形成後の応力を低減して、下地配線層１４の不良の発
生を防止する。 【構成】 半導体基板６上に配線層１４形成後、圧縮応
力を持つ第１の絶縁膜２２ａをプラズマＣＶＤ法により
薄く形成し、その上に引っ張り応力を持つ第２の絶縁膜
２２ｂを熱ＣＶＤ法により形成し、その上に圧縮応力を
持つ第３の絶縁膜２２ｃをプラズマＣＶＤ法により形成
し、さらにその上に引っ張り応力を持つ樹脂系の塗布絶
縁膜による第２の保護絶縁膜２３を、第１〜第３の絶縁
膜２２ａ〜２２ｃの応力による基板に対するそり量を解
消するように膜厚を設定して形成する。
第１および第２の保護絶縁膜２２、２３の成膜時および
膜形成後の応力を低減して、下地配線層１４の不良の発
生を防止する。 【構成】 半導体基板６上に配線層１４形成後、圧縮応
力を持つ第１の絶縁膜２２ａをプラズマＣＶＤ法により
薄く形成し、その上に引っ張り応力を持つ第２の絶縁膜
２２ｂを熱ＣＶＤ法により形成し、その上に圧縮応力を
持つ第３の絶縁膜２２ｃをプラズマＣＶＤ法により形成
し、さらにその上に引っ張り応力を持つ樹脂系の塗布絶
縁膜による第２の保護絶縁膜２３を、第１〜第３の絶縁
膜２２ａ〜２２ｃの応力による基板に対するそり量を解
消するように膜厚を設定して形成する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
保護絶縁膜の形成方法に関するものである。
保護絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】従来より半導体装置の製造において、半
導体基板上に素子構成を形成した後、外部から浸入する
水分や外部から加えられる応力などの外部環境によって
上記素子構成が変化しないように、保護絶縁膜を形成し
て素子構成表面部を被覆し、さらに半導体基板を樹脂封
止するか、あるいはセラミックパッケージに収容して使
用するのが一般的である。図３は、例えば、樹脂封止型
による半導体装置の構造を示した断面図である。図にお
いて、１は半導体基板上に素子構成が形成された半導体
チップ（以下、チップと称す）、２はチップ１表面に形
成され、素子構成を被覆する保護絶縁膜、３はリードフ
レームで、チップ１を載置固定させるダイパッド部３
ａ、および外部回路（図示せず）と接続させるための各
リード部３ｂとから構成される。４はチップ１の各電極
と各リード部３ｂとをそれぞれに接続するボンディング
ワイヤ、５は各リード３ｂの所要部を含むチップ１を封
止して外部から保護する樹脂封止材である。
導体基板上に素子構成を形成した後、外部から浸入する
水分や外部から加えられる応力などの外部環境によって
上記素子構成が変化しないように、保護絶縁膜を形成し
て素子構成表面部を被覆し、さらに半導体基板を樹脂封
止するか、あるいはセラミックパッケージに収容して使
用するのが一般的である。図３は、例えば、樹脂封止型
による半導体装置の構造を示した断面図である。図にお
いて、１は半導体基板上に素子構成が形成された半導体
チップ（以下、チップと称す）、２はチップ１表面に形
成され、素子構成を被覆する保護絶縁膜、３はリードフ
レームで、チップ１を載置固定させるダイパッド部３
ａ、および外部回路（図示せず）と接続させるための各
リード部３ｂとから構成される。４はチップ１の各電極
と各リード部３ｂとをそれぞれに接続するボンディング
ワイヤ、５は各リード３ｂの所要部を含むチップ１を封
止して外部から保護する樹脂封止材である。
【０００３】次に、従来の半導体装置の構造を、例え
ば、ＭＯＳ型ＩＣについて図４に示す。これは、図３に
おける破線で囲んだＡ部の詳細図である。図において、
６はシリコン単結晶などからなる半導体基板（以下、基
板と称す）、７は基板６に形成され、各素子間を電気的
に分離するフィールド絶縁膜、８ａ、８ｂおよび８ｃは
基板６上に拡散形成されたソース領域、ドレイン領域、
およびキャパシタを形成するための反転層、９はこれら
の上に選択的に形成されてキャパシタ電極となる第１ゲ
ート、１０はこの第１ゲート９および基板６上に形成さ
れて一部がゲート酸化膜となる薄いシリコン酸化膜、１
１はシリコン酸化膜１０上に選択的に形成されワードラ
インとなる第２ゲート、１２ａおよび１２ｂはそれぞれ
層間絶縁膜である。１３は層間絶縁膜１２ａに設けられ
たコンタクト孔を介してドレイン領域８ｂに接続されて
ビットラインとなる多結晶シリコン層、１４は層間絶縁
膜１２ｂ上に選択的に形成されたアルミニウムによる配
線層、１５は配線層１４および層間絶縁膜１２ｂの全面
を被覆するようにプラズマＣＶＤ法によって形成された
絶縁膜（以下、Ｐ−ＣＶＤ絶縁膜と称す）、１６はＰ−
ＣＶＤ絶縁膜１５上の全面に塗布形成法によって形成さ
れた樹脂系絶縁膜であり、Ｐ−ＣＶＤ絶縁膜１５と樹脂
系絶縁膜１６との二層によって前述した保護絶縁膜２が
構成される。
ば、ＭＯＳ型ＩＣについて図４に示す。これは、図３に
おける破線で囲んだＡ部の詳細図である。図において、
６はシリコン単結晶などからなる半導体基板（以下、基
板と称す）、７は基板６に形成され、各素子間を電気的
に分離するフィールド絶縁膜、８ａ、８ｂおよび８ｃは
基板６上に拡散形成されたソース領域、ドレイン領域、
およびキャパシタを形成するための反転層、９はこれら
の上に選択的に形成されてキャパシタ電極となる第１ゲ
ート、１０はこの第１ゲート９および基板６上に形成さ
れて一部がゲート酸化膜となる薄いシリコン酸化膜、１
１はシリコン酸化膜１０上に選択的に形成されワードラ
インとなる第２ゲート、１２ａおよび１２ｂはそれぞれ
層間絶縁膜である。１３は層間絶縁膜１２ａに設けられ
たコンタクト孔を介してドレイン領域８ｂに接続されて
ビットラインとなる多結晶シリコン層、１４は層間絶縁
膜１２ｂ上に選択的に形成されたアルミニウムによる配
線層、１５は配線層１４および層間絶縁膜１２ｂの全面
を被覆するようにプラズマＣＶＤ法によって形成された
絶縁膜（以下、Ｐ−ＣＶＤ絶縁膜と称す）、１６はＰ−
ＣＶＤ絶縁膜１５上の全面に塗布形成法によって形成さ
れた樹脂系絶縁膜であり、Ｐ−ＣＶＤ絶縁膜１５と樹脂
系絶縁膜１６との二層によって前述した保護絶縁膜２が
構成される。
【０００４】次に、上記従来のＭＯＳ型ＩＣの製造方法
を図５に基づいて以下に示す。まず、例えば、Ｐ型の基
板６上の全面に熱酸化法により薄いシリコン酸化膜１７
を形成し、その上の全面にシリコン窒化膜（図示せず）
を形成した後、ホトリソグラフィ技術およびエッチング
技術によってこのシリコン窒化膜をパターニングする。
その後熱酸化を行って、シリコン窒化膜のない部分にフ
ィールド絶縁膜７を形成した後シリコン窒化膜を除去す
る。次に、イオン注入法により、キャパシタ形成領域に
ｎ型の反転層８ｃを形成する。続いて基板６上にＣＶＤ
法により多結晶シリコン膜を堆積した後、この多結晶シ
リコン膜および下地の薄いシリコン酸化膜１７を選択的
に除去して第１ゲート９を形成する（図５（ａ））。次
に、基板６上の全面に熱酸化法により、一部がゲート酸
化膜となる薄いシリコン酸化膜１０を形成した後、その
上の全面に例えば、ＣＶＤ法により多結晶シリコン膜を
堆積する。続いてホトリソグラフィ技術およびエッチン
グ技術によってこの多結晶シリコン膜をパターニングし
て、第１ゲート９形成領域上に２ヶ所、それ以外の領域
上に１ヶ所の第２ゲート１１のパターンを形成する。そ
の後、Ｎ型の不純物、例えば、リン（Ｐ）、砒素（Ａ
ｓ）等をイオン注入法により基板６に注入して、ソース
領域８ａ，ドレイン領域８ｂを形成する（図５
（ｂ））。
を図５に基づいて以下に示す。まず、例えば、Ｐ型の基
板６上の全面に熱酸化法により薄いシリコン酸化膜１７
を形成し、その上の全面にシリコン窒化膜（図示せず）
を形成した後、ホトリソグラフィ技術およびエッチング
技術によってこのシリコン窒化膜をパターニングする。
その後熱酸化を行って、シリコン窒化膜のない部分にフ
ィールド絶縁膜７を形成した後シリコン窒化膜を除去す
る。次に、イオン注入法により、キャパシタ形成領域に
ｎ型の反転層８ｃを形成する。続いて基板６上にＣＶＤ
法により多結晶シリコン膜を堆積した後、この多結晶シ
リコン膜および下地の薄いシリコン酸化膜１７を選択的
に除去して第１ゲート９を形成する（図５（ａ））。次
に、基板６上の全面に熱酸化法により、一部がゲート酸
化膜となる薄いシリコン酸化膜１０を形成した後、その
上の全面に例えば、ＣＶＤ法により多結晶シリコン膜を
堆積する。続いてホトリソグラフィ技術およびエッチン
グ技術によってこの多結晶シリコン膜をパターニングし
て、第１ゲート９形成領域上に２ヶ所、それ以外の領域
上に１ヶ所の第２ゲート１１のパターンを形成する。そ
の後、Ｎ型の不純物、例えば、リン（Ｐ）、砒素（Ａ
ｓ）等をイオン注入法により基板６に注入して、ソース
領域８ａ，ドレイン領域８ｂを形成する（図５
（ｂ））。
【０００５】次に、基板６上の全面に、例えばＣＶＤ法
により層間絶縁膜１２ａを形成し、続いてホトリソグラ
フィ技術およびエッチング技術によってこの層間絶縁膜
１２ａおよび下地の薄いシリコン酸化膜１０にコンタク
ト孔を設けてドレイン領域８ｂの表面を一部露出させ
る。その後このコンタクト孔を埋めるように、層間絶縁
膜１２ａ上の全面に、例えばＣＶＤ法により多結晶シリ
コン膜を堆積し、ホトリソグラフィ技術およびエッチン
グ技術によってパターニングして、ドレイン領域８ｂに
接続させたビットライン１３を形成する。さらに、基板
６上の全面に、例えばＣＶＤ法により層間絶縁膜１２ｂ
を堆積する（図５（ｃ））。次に、層間絶縁膜１２ｂ上
の全面に、例えばスパッタ法によりアルミニウム膜を堆
積し、ホトリソグラフィ技術およびエッチング技術によ
りパターニングして配線層１４を形成する（図５
（ｄ））。
により層間絶縁膜１２ａを形成し、続いてホトリソグラ
フィ技術およびエッチング技術によってこの層間絶縁膜
１２ａおよび下地の薄いシリコン酸化膜１０にコンタク
ト孔を設けてドレイン領域８ｂの表面を一部露出させ
る。その後このコンタクト孔を埋めるように、層間絶縁
膜１２ａ上の全面に、例えばＣＶＤ法により多結晶シリ
コン膜を堆積し、ホトリソグラフィ技術およびエッチン
グ技術によってパターニングして、ドレイン領域８ｂに
接続させたビットライン１３を形成する。さらに、基板
６上の全面に、例えばＣＶＤ法により層間絶縁膜１２ｂ
を堆積する（図５（ｃ））。次に、層間絶縁膜１２ｂ上
の全面に、例えばスパッタ法によりアルミニウム膜を堆
積し、ホトリソグラフィ技術およびエッチング技術によ
りパターニングして配線層１４を形成する（図５
（ｄ））。
【０００６】次に、基板６上の全面に、プラズマＣＶＤ
法によって、３００〜４５０℃程度の処理温度で、シラ
ン（ＳｉＨ4）およびアンモニア（ＮＨ3）の混合ガス、
あるいはシラン、アンモニアおよび窒素（Ｎ2）の混合
ガスを反応ガスとして、シリコン窒化膜を０．７〜１．
０μｍの膜厚に堆積してＰ−ＣＶＤ絶縁膜１５を形成す
る。このＰ−ＣＶＤ絶縁膜１５はシリコン酸化膜を用い
ても良く、その場合は反応ガスとして、シランおよび酸
素（Ｏ2）の混合ガス、あるいはシランおよび亜酸化窒
素（Ｎ2Ｏ）の混合ガスを使用する。さらに、Ｐ−ＣＶ
Ｄ絶縁膜１５上の全面にポリイミド系樹脂あるいはシリ
コンラダー系樹脂を用いて塗布を行い、１５０〜４５０
℃程度の温度で焼成して、樹脂系絶縁膜１６を５〜７μ
ｍの膜厚に形成する（図５（ｅ））。
法によって、３００〜４５０℃程度の処理温度で、シラ
ン（ＳｉＨ4）およびアンモニア（ＮＨ3）の混合ガス、
あるいはシラン、アンモニアおよび窒素（Ｎ2）の混合
ガスを反応ガスとして、シリコン窒化膜を０．７〜１．
０μｍの膜厚に堆積してＰ−ＣＶＤ絶縁膜１５を形成す
る。このＰ−ＣＶＤ絶縁膜１５はシリコン酸化膜を用い
ても良く、その場合は反応ガスとして、シランおよび酸
素（Ｏ2）の混合ガス、あるいはシランおよび亜酸化窒
素（Ｎ2Ｏ）の混合ガスを使用する。さらに、Ｐ−ＣＶ
Ｄ絶縁膜１５上の全面にポリイミド系樹脂あるいはシリ
コンラダー系樹脂を用いて塗布を行い、１５０〜４５０
℃程度の温度で焼成して、樹脂系絶縁膜１６を５〜７μ
ｍの膜厚に形成する（図５（ｅ））。
【０００７】その後所定の処理を施した後、基板６をチ
ップ１毎に分割してリードフレーム３のダイパッド部３
ａに載置固定させ、チップ１の各電極と各リード部３ｂ
とをそれぞれボンディングワイヤ４により接続し、これ
らを樹脂封止材５により封止して半導体装置を完成する
（図３参照）。
ップ１毎に分割してリードフレーム３のダイパッド部３
ａに載置固定させ、チップ１の各電極と各リード部３ｂ
とをそれぞれボンディングワイヤ４により接続し、これ
らを樹脂封止材５により封止して半導体装置を完成する
（図３参照）。
【０００８】次に、Ｐ−ＣＶＤ絶縁膜１５と樹脂系絶縁
膜１６とから構成される保護絶縁膜２について説明す
る。プラズマＣＶＤ法によって形成されるシリコン窒化
膜あるいはシリコン酸化膜で構成されるＰ−ＣＶＤ絶縁
膜１５は、耐湿性および機械的強度に優れた膜であり、
一方塗布形成法による樹脂系絶縁膜１６は、α線による
デバイスのソフトエラーを防止し、かつ樹脂封止材５か
らの応力を緩和するための膜である。しかしながら２つ
の膜はそれぞれ下記の様に応力を持つものである。基本
的に、Ｐ−ＣＶＤ絶縁膜１５のようにプラズマＣＶＤ法
で形成される膜は、プラズマ放電によりイオン化したガ
ス分子が膜中へイオン衝撃を与えるために圧縮応力を有
する。これは、容器内真空度、Ｒｆパワー、電極間距
離、成膜温度、およびガス種類の形成条件によりより顕
著に現れる。一方、樹脂系絶縁膜１６のように塗布形成
法により形成される絶縁膜は、形成過程の絶縁膜と基板
との熱膨張係数の差により引っ張り応力を有する。
膜１６とから構成される保護絶縁膜２について説明す
る。プラズマＣＶＤ法によって形成されるシリコン窒化
膜あるいはシリコン酸化膜で構成されるＰ−ＣＶＤ絶縁
膜１５は、耐湿性および機械的強度に優れた膜であり、
一方塗布形成法による樹脂系絶縁膜１６は、α線による
デバイスのソフトエラーを防止し、かつ樹脂封止材５か
らの応力を緩和するための膜である。しかしながら２つ
の膜はそれぞれ下記の様に応力を持つものである。基本
的に、Ｐ−ＣＶＤ絶縁膜１５のようにプラズマＣＶＤ法
で形成される膜は、プラズマ放電によりイオン化したガ
ス分子が膜中へイオン衝撃を与えるために圧縮応力を有
する。これは、容器内真空度、Ｒｆパワー、電極間距
離、成膜温度、およびガス種類の形成条件によりより顕
著に現れる。一方、樹脂系絶縁膜１６のように塗布形成
法により形成される絶縁膜は、形成過程の絶縁膜と基板
との熱膨張係数の差により引っ張り応力を有する。
【０００９】
【発明が解決しようとする課題】従来の保護絶縁膜２は
上記のように形成されているが、耐湿性および機械的強
度が充分な所定の膜厚で形成されたＰ−ＣＶＤ絶縁膜１
５は高い圧縮性応力を持つものとなる。この圧縮応力
は、Ｐ−ＣＶＤ絶縁膜１５上に形成された樹脂系絶縁膜
１６の持つ引っ張り応力よりもかなり大きなものである
ため、Ｐ−ＣＶＤ絶縁膜１５の成膜時および成膜完了時
だけでなく全保護絶縁膜２形成完了後も下地に影響を与
える。特に配線層１４においてストレスマイグレーショ
ンと呼ばれる断線や欠損の発生等の不良を引き起こす要
因となる。
上記のように形成されているが、耐湿性および機械的強
度が充分な所定の膜厚で形成されたＰ−ＣＶＤ絶縁膜１
５は高い圧縮性応力を持つものとなる。この圧縮応力
は、Ｐ−ＣＶＤ絶縁膜１５上に形成された樹脂系絶縁膜
１６の持つ引っ張り応力よりもかなり大きなものである
ため、Ｐ−ＣＶＤ絶縁膜１５の成膜時および成膜完了時
だけでなく全保護絶縁膜２形成完了後も下地に影響を与
える。特に配線層１４においてストレスマイグレーショ
ンと呼ばれる断線や欠損の発生等の不良を引き起こす要
因となる。
【００１０】図６は上記Ｐ−ＣＶＤ絶縁膜１５の圧縮応
力および下地の配線層１４に生じる応力を説明する断面
図であり、図７は配線層１４の不良を示した平面図であ
る。図６に示す様に、Ｐ−ＣＶＤ絶縁膜１５が高い圧縮
応力１８を有すると、下地となる配線層１４には引っ張
り応力１９が生じる。これにより配線層１４内の空孔濃
度が増加し、配線層１４の結晶粒界が拡散されて、力学
的ポテンシャルの低い部分に空孔が集中するため、図７
（ａ）に示す様なストレスマイグレーション２０や図７
（ｂ）に示す様な欠損２１が発生する。このような配線
層１４のストレスマイグレーション２０や欠損２１は、
半導体装置の高密度集積化による微細化、高機能化に伴
って配線層１４の形状や構造が複雑化するほど顕著に現
れるものであり、半導体装置の信頼性を大きく低下させ
る問題点となっていた。
力および下地の配線層１４に生じる応力を説明する断面
図であり、図７は配線層１４の不良を示した平面図であ
る。図６に示す様に、Ｐ−ＣＶＤ絶縁膜１５が高い圧縮
応力１８を有すると、下地となる配線層１４には引っ張
り応力１９が生じる。これにより配線層１４内の空孔濃
度が増加し、配線層１４の結晶粒界が拡散されて、力学
的ポテンシャルの低い部分に空孔が集中するため、図７
（ａ）に示す様なストレスマイグレーション２０や図７
（ｂ）に示す様な欠損２１が発生する。このような配線
層１４のストレスマイグレーション２０や欠損２１は、
半導体装置の高密度集積化による微細化、高機能化に伴
って配線層１４の形状や構造が複雑化するほど顕著に現
れるものであり、半導体装置の信頼性を大きく低下させ
る問題点となっていた。
【００１１】この発明は、上記のような問題点を解消す
るためになされたもので、その目的とするところは、下
地の配線層にストレスマイグレーションや欠損等の不良
が発生しない様な保護絶縁膜の形成方法を提供し、半導
体装置の信頼性を向上させることである。
るためになされたもので、その目的とするところは、下
地の配線層にストレスマイグレーションや欠損等の不良
が発生しない様な保護絶縁膜の形成方法を提供し、半導
体装置の信頼性を向上させることである。
【００１２】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置の製造方法は、半導体基板上に配線層
を形成する工程と、次いで上記配線層上の全面に、外部
からの水分や不純物の浸入を防ぐために、ＣＶＤ法によ
って圧縮応力を有する第１の保護絶縁膜を形成する工程
と、次いで上記第１の保護絶縁膜上の全面に、外部から
の応力の影響やα線の浸入を防ぐために、塗布形成法に
よって引っ張り応力を有する樹脂系の第２の保護絶縁膜
を、上記第１の保護絶縁膜の応力により生じる上記半導
体基板のそり量を解消するように、その膜厚を設定して
形成する工程とを含むものである。
記載の半導体装置の製造方法は、半導体基板上に配線層
を形成する工程と、次いで上記配線層上の全面に、外部
からの水分や不純物の浸入を防ぐために、ＣＶＤ法によ
って圧縮応力を有する第１の保護絶縁膜を形成する工程
と、次いで上記第１の保護絶縁膜上の全面に、外部から
の応力の影響やα線の浸入を防ぐために、塗布形成法に
よって引っ張り応力を有する樹脂系の第２の保護絶縁膜
を、上記第１の保護絶縁膜の応力により生じる上記半導
体基板のそり量を解消するように、その膜厚を設定して
形成する工程とを含むものである。
【００１３】この発明に係る請求項２記載の半導体装置
の製造方法は、配線層上の全面に第１の保護絶縁膜を形
成する工程が、上記配線層上にプラズマＣＶＤ法によっ
て圧縮応力を有する第１の絶縁膜を形成し、次いでその
上の全面に、熱ＣＶＤ法によって引っ張り応力を有する
第２の絶縁膜を形成し、さらにその上の全面に、プラズ
マＣＶＤ法によって圧縮応力を有する第３の絶縁膜を形
成することによって構成され、しかも上記第１の絶縁膜
の膜厚を、上記第２および第３の絶縁膜の膜厚に比べて
薄くしたものである。
の製造方法は、配線層上の全面に第１の保護絶縁膜を形
成する工程が、上記配線層上にプラズマＣＶＤ法によっ
て圧縮応力を有する第１の絶縁膜を形成し、次いでその
上の全面に、熱ＣＶＤ法によって引っ張り応力を有する
第２の絶縁膜を形成し、さらにその上の全面に、プラズ
マＣＶＤ法によって圧縮応力を有する第３の絶縁膜を形
成することによって構成され、しかも上記第１の絶縁膜
の膜厚を、上記第２および第３の絶縁膜の膜厚に比べて
薄くしたものである。
【００１４】
【作用】この発明における半導体装置の製造方法では、
第１の保護絶縁膜の応力が基板に生じさせるそり量を解
消させるように、第２の保護絶縁膜の膜厚を設定して形
成する。すなわち第１の保護絶縁膜の圧縮応力による歪
みが、第２の保護絶縁膜の引っ張り応力による反対方向
の歪みによって解消される。このように２つの保護絶縁
膜を、その圧縮応力と引っ張り応力が互いに相殺し合う
ように形成したために下地配線層へ与える応力およびそ
れによる配線不良を減少させる。
第１の保護絶縁膜の応力が基板に生じさせるそり量を解
消させるように、第２の保護絶縁膜の膜厚を設定して形
成する。すなわち第１の保護絶縁膜の圧縮応力による歪
みが、第２の保護絶縁膜の引っ張り応力による反対方向
の歪みによって解消される。このように２つの保護絶縁
膜を、その圧縮応力と引っ張り応力が互いに相殺し合う
ように形成したために下地配線層へ与える応力およびそ
れによる配線不良を減少させる。
【００１５】また、ＣＶＤ法による第１の保護絶縁膜を
プラズマＣＶＤ法による薄い第１の絶縁膜、熱ＣＶＤ法
による第２の絶縁膜、およびプラズマＣＶＤ法による第
３の絶縁膜を順次形成することによって構成する。ここ
で、プラズマＣＶＤ法による絶縁膜は圧縮応力、塗布形
成法による絶縁膜は引っ張り応力を持つことは前述した
が、熱ＣＶＤ法による絶縁膜も、基板との熱膨張係数の
差により引っ張り応力を有する。このため、第１、第２
および第３の絶縁膜の形成は圧縮圧力、引っ張り応力お
よび圧縮応力と相反する応力を持つ膜を交互に形成する
ことになり互いに応力を相殺し合う。また配線層上に第
１の絶縁膜を形成する段階においては相殺する応力はな
いが、第１の絶縁膜の膜厚を第２、第３の絶縁膜に比べ
て薄く形成することにより第１の絶縁膜のみの成膜時も
下地配線層への影響を低減でき、各膜の成膜時および形
成完了後も下地配線層へ与える応力が低減できる。
プラズマＣＶＤ法による薄い第１の絶縁膜、熱ＣＶＤ法
による第２の絶縁膜、およびプラズマＣＶＤ法による第
３の絶縁膜を順次形成することによって構成する。ここ
で、プラズマＣＶＤ法による絶縁膜は圧縮応力、塗布形
成法による絶縁膜は引っ張り応力を持つことは前述した
が、熱ＣＶＤ法による絶縁膜も、基板との熱膨張係数の
差により引っ張り応力を有する。このため、第１、第２
および第３の絶縁膜の形成は圧縮圧力、引っ張り応力お
よび圧縮応力と相反する応力を持つ膜を交互に形成する
ことになり互いに応力を相殺し合う。また配線層上に第
１の絶縁膜を形成する段階においては相殺する応力はな
いが、第１の絶縁膜の膜厚を第２、第３の絶縁膜に比べ
て薄く形成することにより第１の絶縁膜のみの成膜時も
下地配線層への影響を低減でき、各膜の成膜時および形
成完了後も下地配線層へ与える応力が低減できる。
【００１６】
実施例１．以下、この発明に係る半導体装置の一実施例
を、図について説明する。なお、従来の技術と重複する
箇所は適宜省略する。図１はこの発明による一実施例を
適用した半導体装置の構造を示す断面図であり、図２は
製造方法の主要部を示す断面図である。図において、６
〜１４は従来のものと同じもの、２２ａは配線層１４の
形成された基板６上の全面にプラズマＣＶＤ法により形
成された第１の絶縁膜、２２ｂは第１の絶縁膜２２ａ上
の全面に熱ＣＶＤ法により形成された第２の絶縁膜、２
２ｃは第２の絶縁膜２２ｂ上の全面にプラズマＣＶＤ法
により形成された第３の絶縁膜、２２は、２２ａ〜２２
ｃにより構成される第１の保護絶縁膜、２３は第１の保
護絶縁膜２２上の全面に塗布形成法により形成された樹
脂系の第２の保護絶縁膜である。
を、図について説明する。なお、従来の技術と重複する
箇所は適宜省略する。図１はこの発明による一実施例を
適用した半導体装置の構造を示す断面図であり、図２は
製造方法の主要部を示す断面図である。図において、６
〜１４は従来のものと同じもの、２２ａは配線層１４の
形成された基板６上の全面にプラズマＣＶＤ法により形
成された第１の絶縁膜、２２ｂは第１の絶縁膜２２ａ上
の全面に熱ＣＶＤ法により形成された第２の絶縁膜、２
２ｃは第２の絶縁膜２２ｂ上の全面にプラズマＣＶＤ法
により形成された第３の絶縁膜、２２は、２２ａ〜２２
ｃにより構成される第１の保護絶縁膜、２３は第１の保
護絶縁膜２２上の全面に塗布形成法により形成された樹
脂系の第２の保護絶縁膜である。
【００１７】次に、製造方法を説明する。まず、従来の
ものと同様に基板６に所定の処理を施して配線層１４の
形成までを行う（図５（ａ）〜図５（ｄ），図２（ａ）
参照）。次に、基板６上の全面にシリコン酸化膜から成
る第１の絶縁膜２２ａを処理温度３００〜４５０℃で、
反応ガスとしてシランおよび亜酸化窒素の混合ガスを用
いたプラズマＣＶＤ法により０．２±０．１μｍの膜厚
で形成する。このとき第１の絶縁膜２２ａは約（１〜
２）×１０9ｄｙｎｅ／ｃｍ2の圧縮応力を有しているた
め、基板６に与えるそり量は約＋４．８〜＋９．６μｍ
凸となる（図２（ｂ））。次に、第１の絶縁膜２２ａ上
の全面にシリコン酸化膜から成る第２の絶縁膜２２ｂ
を、処理温度３００〜４５０℃で、反応ガスとしてテト
ラエトキシシラン（ＴＥＯＳ）およびオゾン（Ｏ3）の
混合ガスを用いた熱ＣＶＤ法により０．７±０．１μｍ
の膜厚で形成する。この第２の絶縁膜２２ｂは約（１〜
２）×１０9ｄｙｎｅ／ｃｍ2の引っ張り応力を有し、基
板６に与えるそり量は約−１６．７〜−３３．４μｍ凹
となり第１の絶縁膜２２ａと合わせたそり量は約−７．
１〜−２８．６μｍ凹となる（図２（ｃ））。
ものと同様に基板６に所定の処理を施して配線層１４の
形成までを行う（図５（ａ）〜図５（ｄ），図２（ａ）
参照）。次に、基板６上の全面にシリコン酸化膜から成
る第１の絶縁膜２２ａを処理温度３００〜４５０℃で、
反応ガスとしてシランおよび亜酸化窒素の混合ガスを用
いたプラズマＣＶＤ法により０．２±０．１μｍの膜厚
で形成する。このとき第１の絶縁膜２２ａは約（１〜
２）×１０9ｄｙｎｅ／ｃｍ2の圧縮応力を有しているた
め、基板６に与えるそり量は約＋４．８〜＋９．６μｍ
凸となる（図２（ｂ））。次に、第１の絶縁膜２２ａ上
の全面にシリコン酸化膜から成る第２の絶縁膜２２ｂ
を、処理温度３００〜４５０℃で、反応ガスとしてテト
ラエトキシシラン（ＴＥＯＳ）およびオゾン（Ｏ3）の
混合ガスを用いた熱ＣＶＤ法により０．７±０．１μｍ
の膜厚で形成する。この第２の絶縁膜２２ｂは約（１〜
２）×１０9ｄｙｎｅ／ｃｍ2の引っ張り応力を有し、基
板６に与えるそり量は約−１６．７〜−３３．４μｍ凹
となり第１の絶縁膜２２ａと合わせたそり量は約−７．
１〜−２８．６μｍ凹となる（図２（ｃ））。
【００１８】次に、第２の絶縁膜２２ｂ上の全面にシリ
コン窒化膜から成る第３の絶縁膜２２ｃを、処理温度３
００〜４５０℃で、反応ガスとしてシランおよびアンモ
ニアの混合ガス、あるいはシラン、アンモニアおよび窒
素の混合ガスを用いたプラズマＣＶＤ法により０．７±
０．１μｍの膜厚で形成する。この第３の絶縁膜２２ｃ
は約（４〜５）×１０9ｄｙｎｅ／ｃｍ2の圧縮応力を有
し、基板６に与えるそり量は約＋６６．８〜＋８３．５
μｍ凸となり、第１、第２および第３の絶縁膜２２ａ〜
２２ｃを合わせたそり量は約＋３８．２〜＋７６．４μ
ｍ凸となる（図２（ｄ））。次に、第３の絶縁膜２２ｃ
上の全面にポリイミド系樹脂からなる第２の保護絶縁膜
２３を、塗布形成法により７．５±０．１μｍの膜厚で
形成する。この膜厚は、第１〜第３の絶縁膜２１ａ〜２
１ｃによるそり量を解消する様に設定するものであり、
ポリイミド系樹脂に有機溶剤を加えたポリイミド系樹脂
塗布液を用い、第３の絶縁膜２２ｃ上に回転塗布を行
い、その後１５０〜４５０℃程度の温度で焼成して塗布
液中の溶剤を揮発して硬化させて形成する。第２の保護
絶縁膜２３は約（３〜４）×１０8ｄｙｎｅ／ｃｍ2の引
っ張り応力を有し、基板６に与えるそり量は約−５３．
６〜−７１．６μｍ凹となり、第１〜第３の絶縁膜２１
ａ〜２１ｃから成る第１の保護絶縁膜２２と第２の保護
絶縁膜２３を合わせたそり量は−３３．４凹〜＋２２．
７凸μｍで、ほぼ解消される（図２（ｅ））。その後従
来のものと同様の処理を施して半導体装置を完成する。
コン窒化膜から成る第３の絶縁膜２２ｃを、処理温度３
００〜４５０℃で、反応ガスとしてシランおよびアンモ
ニアの混合ガス、あるいはシラン、アンモニアおよび窒
素の混合ガスを用いたプラズマＣＶＤ法により０．７±
０．１μｍの膜厚で形成する。この第３の絶縁膜２２ｃ
は約（４〜５）×１０9ｄｙｎｅ／ｃｍ2の圧縮応力を有
し、基板６に与えるそり量は約＋６６．８〜＋８３．５
μｍ凸となり、第１、第２および第３の絶縁膜２２ａ〜
２２ｃを合わせたそり量は約＋３８．２〜＋７６．４μ
ｍ凸となる（図２（ｄ））。次に、第３の絶縁膜２２ｃ
上の全面にポリイミド系樹脂からなる第２の保護絶縁膜
２３を、塗布形成法により７．５±０．１μｍの膜厚で
形成する。この膜厚は、第１〜第３の絶縁膜２１ａ〜２
１ｃによるそり量を解消する様に設定するものであり、
ポリイミド系樹脂に有機溶剤を加えたポリイミド系樹脂
塗布液を用い、第３の絶縁膜２２ｃ上に回転塗布を行
い、その後１５０〜４５０℃程度の温度で焼成して塗布
液中の溶剤を揮発して硬化させて形成する。第２の保護
絶縁膜２３は約（３〜４）×１０8ｄｙｎｅ／ｃｍ2の引
っ張り応力を有し、基板６に与えるそり量は約−５３．
６〜−７１．６μｍ凹となり、第１〜第３の絶縁膜２１
ａ〜２１ｃから成る第１の保護絶縁膜２２と第２の保護
絶縁膜２３を合わせたそり量は−３３．４凹〜＋２２．
７凸μｍで、ほぼ解消される（図２（ｅ））。その後従
来のものと同様の処理を施して半導体装置を完成する。
【００１９】上記のように、従来Ｐ−ＣＶＤ絶縁膜１５
のみで構成されていた第１の保護絶縁膜２２を第１、第
２および第３の絶縁膜２２ａ〜２２ｃの三層で構成し、
圧縮応力を持つ膜と引っ張り応力を持つ膜を交互に形成
して互いに応力を相殺し合うようにした。しかも第１の
絶縁膜２２ａは第２、第３の絶縁膜に比べて薄く形成す
るため、相殺し合う応力はないが、第１の絶縁膜２２ａ
の成膜時も圧縮応力の影響は少なく、各膜の成膜時およ
び膜形成完了後も応力の影響を低減できる。また第１、
第２および第３の絶縁膜２２ａ〜２２ｃを合わせた第１
の保護絶縁膜２２の圧縮応力が、従来のＰ−ＣＶＤ絶縁
膜１５に比べ低減できる。このためその上に形成する第
２の保護絶縁膜２３の膜厚をむやみに厚くすることなく
適正に設定すれば、第２の保護絶縁膜２３の持つ引っ張
り応力で基板に対するそり量を解消することが可能とな
る。このため第２の保護絶縁膜２３形成完了後の残留応
力も格段と低減でき、下地配線層１４におけるストレス
マイグレーション２０や欠損２１等の不良を防止でき
る。また、プラズマＣＶＤ法による第１および第３の絶
縁膜２２ａ、２２ｃは耐湿性、機械的強度に優れ、この
２つの絶縁膜２２ａ、２２ｃによって外部からの水分や
不純物の浸入を防ぐという第１の保護絶縁膜２２の機能
を充分に満足しているため、熱ＣＶＤ法による第２の絶
縁膜２２ｂを上記２つの膜２２ａ、２２ｃの間に形成し
ても、支障なく応力の問題を解決できる。
のみで構成されていた第１の保護絶縁膜２２を第１、第
２および第３の絶縁膜２２ａ〜２２ｃの三層で構成し、
圧縮応力を持つ膜と引っ張り応力を持つ膜を交互に形成
して互いに応力を相殺し合うようにした。しかも第１の
絶縁膜２２ａは第２、第３の絶縁膜に比べて薄く形成す
るため、相殺し合う応力はないが、第１の絶縁膜２２ａ
の成膜時も圧縮応力の影響は少なく、各膜の成膜時およ
び膜形成完了後も応力の影響を低減できる。また第１、
第２および第３の絶縁膜２２ａ〜２２ｃを合わせた第１
の保護絶縁膜２２の圧縮応力が、従来のＰ−ＣＶＤ絶縁
膜１５に比べ低減できる。このためその上に形成する第
２の保護絶縁膜２３の膜厚をむやみに厚くすることなく
適正に設定すれば、第２の保護絶縁膜２３の持つ引っ張
り応力で基板に対するそり量を解消することが可能とな
る。このため第２の保護絶縁膜２３形成完了後の残留応
力も格段と低減でき、下地配線層１４におけるストレス
マイグレーション２０や欠損２１等の不良を防止でき
る。また、プラズマＣＶＤ法による第１および第３の絶
縁膜２２ａ、２２ｃは耐湿性、機械的強度に優れ、この
２つの絶縁膜２２ａ、２２ｃによって外部からの水分や
不純物の浸入を防ぐという第１の保護絶縁膜２２の機能
を充分に満足しているため、熱ＣＶＤ法による第２の絶
縁膜２２ｂを上記２つの膜２２ａ、２２ｃの間に形成し
ても、支障なく応力の問題を解決できる。
【００２０】実施例２．なお、第１の絶縁膜２２ａとし
て、シリコン酸化膜を処理温度３００〜４５０℃で、反
応ガスとしてテトラエトキシシランと酸素との混合ガス
によるプラズマＣＶＤ法で形成しても良く、また、シリ
コン窒化膜を処理温度３００〜４５０℃で、反応ガスと
してシランとアンモニア、あるいはシラン、アンモニア
および窒素からなる混合ガスによるプラズマＣＶＤ法で
形成しても良い。
て、シリコン酸化膜を処理温度３００〜４５０℃で、反
応ガスとしてテトラエトキシシランと酸素との混合ガス
によるプラズマＣＶＤ法で形成しても良く、また、シリ
コン窒化膜を処理温度３００〜４５０℃で、反応ガスと
してシランとアンモニア、あるいはシラン、アンモニア
および窒素からなる混合ガスによるプラズマＣＶＤ法で
形成しても良い。
【００２１】実施例３．また、第２の絶縁膜２２ｂとし
て、シリコン酸化膜を反応ガスとしてホスフィン（ＰＨ
3）、シランおよび酸素あるいはジボラン（Ｂ2Ｈ6）、
ホスフィン、シランおよび酸素の混合ガスによる熱ＣＶ
Ｄ法により形成しても良い。
て、シリコン酸化膜を反応ガスとしてホスフィン（ＰＨ
3）、シランおよび酸素あるいはジボラン（Ｂ2Ｈ6）、
ホスフィン、シランおよび酸素の混合ガスによる熱ＣＶ
Ｄ法により形成しても良い。
【００２２】実施例４．また、第３の絶縁膜２２ｃとし
て、シリコン酸化膜を処理温度３００〜４５０℃で、反
応ガスとしてシランと亜酸化窒素、あるいはテトラエト
キシシランと酸素の混合ガスによるプラズマＣＶＤ法に
より形成しても良い。
て、シリコン酸化膜を処理温度３００〜４５０℃で、反
応ガスとしてシランと亜酸化窒素、あるいはテトラエト
キシシランと酸素の混合ガスによるプラズマＣＶＤ法に
より形成しても良い。
【００２３】実施例５．また、第２の保護絶縁膜２３と
して、シリコンラダー系樹脂塗布液を用いて回転塗布
し、その後１５０〜５００℃程度の温度で焼成して形成
するシリコンラダー系樹脂を用いても良い。
して、シリコンラダー系樹脂塗布液を用いて回転塗布
し、その後１５０〜５００℃程度の温度で焼成して形成
するシリコンラダー系樹脂を用いても良い。
【００２４】実施例６．また、配線層１４の材料として
アルミニウムの他に、アルミニウムと銅（Ｃｕ）の合
金、アルミニウムと銅とシリコンの合金、あるいはタン
グステン（Ｗ）、チタン（Ｔｉ）、モリブラン（Ｍｏ）
等の高融点金属やこれらのシリサイド金属（ＷＳｉ2，
ＴｉＳｉ2，ＭｏＳｉ2）あるいは多結晶シリコンでも良
い。
アルミニウムの他に、アルミニウムと銅（Ｃｕ）の合
金、アルミニウムと銅とシリコンの合金、あるいはタン
グステン（Ｗ）、チタン（Ｔｉ）、モリブラン（Ｍｏ）
等の高融点金属やこれらのシリサイド金属（ＷＳｉ2，
ＴｉＳｉ2，ＭｏＳｉ2）あるいは多結晶シリコンでも良
い。
【００２５】
【発明の効果】以上詳述したように、この発明によれ
ば、配線層上に形成する第１の保護絶縁膜上に第２の保
護絶縁膜を、第１の保護絶縁膜の持つ圧縮応力により生
じる半導体基板のそり量を解消する様に、その膜厚を設
定して形成する。このため２つの保護絶縁膜の圧縮応力
と引っ張り応力は互いに相殺されて残留応力は格段と低
減でき下地配線層への悪影響を防止する。また、第１の
保護絶縁膜を第１、第２および第３の絶縁膜で互いに応
力を相殺し合うように、かつ第１の絶縁膜の膜厚を第２
および第３の絶縁膜の膜厚より薄く形成したため、各膜
の成膜時および膜形成後も応力を低減することができ、
下地配線層のストレスマイグレーションや欠損等の不良
を防止でき、半導体装置の信頼性が向上する。
ば、配線層上に形成する第１の保護絶縁膜上に第２の保
護絶縁膜を、第１の保護絶縁膜の持つ圧縮応力により生
じる半導体基板のそり量を解消する様に、その膜厚を設
定して形成する。このため２つの保護絶縁膜の圧縮応力
と引っ張り応力は互いに相殺されて残留応力は格段と低
減でき下地配線層への悪影響を防止する。また、第１の
保護絶縁膜を第１、第２および第３の絶縁膜で互いに応
力を相殺し合うように、かつ第１の絶縁膜の膜厚を第２
および第３の絶縁膜の膜厚より薄く形成したため、各膜
の成膜時および膜形成後も応力を低減することができ、
下地配線層のストレスマイグレーションや欠損等の不良
を防止でき、半導体装置の信頼性が向上する。
【図１】この発明の一実施例を適用した半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図２】この発明の一実施例による半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図３】樹脂封止型半導体装置の構造を示す断面図であ
る。
る。
【図４】従来の半導体装置の構造を示す断面図である。
【図５】従来の半導体装置の製造方法を示す断面図であ
る。
る。
【図６】従来の半導体装置における応力を説明する断面
図である。
図である。
【図７】従来の半導体装置における配線層の不良を説明
する平面図である。
する平面図である。
６ 半導体基板 １４ 配線層 ２２ 第１の保護絶縁膜 ２２ａ 第１の絶縁膜 ２２ｂ 第２の絶縁膜 ２２ｃ 第３の絶縁膜 ２３ 第２の保護絶縁膜
Claims (2)
- 【請求項１】 半導体基板上に配線層を形成する工程
と、次いで上記配線層上の全面に、外部からの水分や不
純物の浸入を防ぐために、化学気相成長法（以下、ＣＶ
Ｄ法と称す）によって圧縮応力を有する第１の保護絶縁
膜を形成する工程と、次いで上記第１の保護絶縁膜上の
全面に、外部からの応力の影響やα線の浸入を防ぐため
に、塗布形成法によって引っ張り応力を有する樹脂系の
第２の保護絶縁膜を、上記第１の保護絶縁膜の応力によ
り生じる上記半導体基板のそり量を解消するように、そ
の膜厚を設定して形成する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 配線層上の全面に第１の保護絶縁膜を形
成する工程が、上記配線層上にプラズマＣＶＤ法によっ
て圧縮応力を有する第１の絶縁膜を形成し、次いでその
上の全面に、熱ＣＶＤ法によって引っ張り応力を有する
第２の絶縁膜を形成し、さらにその上の全面に、プラズ
マＣＶＤ法によって圧縮応力を有する第３の絶縁膜を形
成することによって構成され、しかも上記第１の絶縁膜
の膜厚を、上記第２および第３の絶縁膜の膜厚に比べて
薄くしたことを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213693A JPH06267935A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213693A JPH06267935A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267935A true JPH06267935A (ja) | 1994-09-22 |
Family
ID=12906459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213693A Pending JPH06267935A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267935A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243177A (ja) * | 1998-02-25 | 1999-09-07 | Nec Corp | 半導体装置及びその製造方法 |
| US20110065285A1 (en) * | 2007-08-06 | 2011-03-17 | Chin-Hsiang Lin | Dielectric layer structure and manufacturing method thereof |
| JP2011258751A (ja) * | 2010-06-09 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2016131211A (ja) * | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 高耐圧受動素子および高耐圧受動素子の製造方法 |
| JP2018190932A (ja) * | 2017-05-11 | 2018-11-29 | 新日本無線株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-03-12 JP JP5213693A patent/JPH06267935A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243177A (ja) * | 1998-02-25 | 1999-09-07 | Nec Corp | 半導体装置及びその製造方法 |
| US20110065285A1 (en) * | 2007-08-06 | 2011-03-17 | Chin-Hsiang Lin | Dielectric layer structure and manufacturing method thereof |
| US8183166B2 (en) * | 2007-08-06 | 2012-05-22 | United Microelectronics Corp. | Dielectric layer structure and manufacturing method thereof |
| JP2011258751A (ja) * | 2010-06-09 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JP2016131211A (ja) * | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 高耐圧受動素子および高耐圧受動素子の製造方法 |
| JP2018190932A (ja) * | 2017-05-11 | 2018-11-29 | 新日本無線株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US5874356A (en) | Method for forming zig-zag bordered openings in semiconductor structures | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| KR100840821B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JPH03133131A (ja) | 半導体装置 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH0529312A (ja) | 半導体装置 | |
| JPH03175632A (ja) | 半導体装置およびその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| US20200185343A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100374300B1 (ko) | 반도체용 구리 배선 제조 방법 | |
| JPH06334050A (ja) | 半導体装置 | |
| JPH01239940A (ja) | 半導体装置 | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH04349629A (ja) | 半導体装置及びその製造方法 | |
| JP2000091338A (ja) | 半導体装置及びその製造方法 | |
| JPH0364926A (ja) | 半導体装置の製造方法 |