JPH0364926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0364926A JPH0364926A JP1201768A JP20176889A JPH0364926A JP H0364926 A JPH0364926 A JP H0364926A JP 1201768 A JP1201768 A JP 1201768A JP 20176889 A JP20176889 A JP 20176889A JP H0364926 A JPH0364926 A JP H0364926A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- aluminum
- bonding pad
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 18
- 239000010931 gold Substances 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 229910007156 Si(OH)4 Inorganic materials 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000000717 platinum sputter deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Weting (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＴＡＢ方式で実装する半導体集積回路チップ
の製造方法に関し、特に、接続端子部（ポンディングパ
ッド）の保護に関する。
の製造方法に関し、特に、接続端子部（ポンディングパ
ッド）の保護に関する。
従来の技術
従来のＴＡＢに用いられるチップは、その端子部にイン
ナーリードボンディング（ＩＬＢ）用の金バンプが形成
されているが、半導体集積回路の内部配線金属としては
アルミニウムが一般に用Ｃ１られており、これらのアル
ミニウム配線層とバンプ部の金の両者の合金を防ぎ、接
着を良くする為にバリヤメタル層を介して接続される構
成となっている。
ナーリードボンディング（ＩＬＢ）用の金バンプが形成
されているが、半導体集積回路の内部配線金属としては
アルミニウムが一般に用Ｃ１られており、これらのアル
ミニウム配線層とバンプ部の金の両者の合金を防ぎ、接
着を良くする為にバリヤメタル層を介して接続される構
成となっている。
第３図は従来のＴＡＢ用集積回路チップの縦断面図であ
る。
る。
発明が解決しようとする課題
上述した従来のＴＡＢ用集積回路チップは、第３図のよ
うな構造のバンプをつくる為に、電極アルミニウム３１
のスパッタリングを行った後にＴｉ／Ｐｔスパッタリン
グ層３２／３３の形成、金バンプ３４の形成、ポリイミ
ド層３５の形成が必要であり、ウェハ製造工程が複雑と
なり、歩留が低くなるという欠点がある。
うな構造のバンプをつくる為に、電極アルミニウム３１
のスパッタリングを行った後にＴｉ／Ｐｔスパッタリン
グ層３２／３３の形成、金バンプ３４の形成、ポリイミ
ド層３５の形成が必要であり、ウェハ製造工程が複雑と
なり、歩留が低くなるという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした半導体装置の新規な製造方
法を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした半導体装置の新規な製造方
法を提供することにある。
発明の従来技術に対する相違点
上述した従来のＴＡＢ実装用集積回路チップの製造方法
に対して、本発明は、チップの接続端子部にポールボン
ディングにより金バンプを形成した後に、アルミニウム
接続端子の露出部分を絶縁塗布膜の塗布とエッチバック
により覆うという相違点を有する。
に対して、本発明は、チップの接続端子部にポールボン
ディングにより金バンプを形成した後に、アルミニウム
接続端子の露出部分を絶縁塗布膜の塗布とエッチバック
により覆うという相違点を有する。
課題を解決するための手段
前記目的を達成する為に、本発明のＴＡＢ方式実装に用
いる半導体集積回路チップの製造方法は、ポンディング
パッド部にポールボンディングにより金バンプを設ける
工程と、全表面に塗布膜を塗布した後にベークする工程
と、エッチバックにより金バンプの表面のみを露出しＩ
ＬＢを可能にする工程とを有している。
いる半導体集積回路チップの製造方法は、ポンディング
パッド部にポールボンディングにより金バンプを設ける
工程と、全表面に塗布膜を塗布した後にベークする工程
と、エッチバックにより金バンプの表面のみを露出しＩ
ＬＢを可能にする工程とを有している。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図（ａ）〜（ｃ）は本発明による第１の実施例を示
す縦断面図である。
す縦断面図である。
第１図（ａ）〜（Ｃ）を参照するに、（ａ）はアルミニ
ウムから戒るポンディングパッド部１１にポールボンデ
ィングした状態を示すものであり、１２は金バンプ、１
７はシリコン基板、１８はフィールド酸化膜、１９はパ
ッシベーション膜をそれぞれ示す。
ウムから戒るポンディングパッド部１１にポールボンデ
ィングした状態を示すものであり、１２は金バンプ、１
７はシリコン基板、１８はフィールド酸化膜、１９はパ
ッシベーション膜をそれぞれ示す。
（ｂ）は全表面にＳｔ （ＯＨ）４を主成分とする塗布
膜１３を塗布し、３００℃で６０分間窒素ガス中でベー
クした所・を示す、塗布膜１３は凹部に厚くつき、凸部
には薄くつく性質がある０次に全表面をＣＦ４と０２ガ
スを反応ガスとして用いるプラズマエツチングにより、
エツチングバックした所を示したのが（ｃ）図である。
膜１３を塗布し、３００℃で６０分間窒素ガス中でベー
クした所・を示す、塗布膜１３は凹部に厚くつき、凸部
には薄くつく性質がある０次に全表面をＣＦ４と０２ガ
スを反応ガスとして用いるプラズマエツチングにより、
エツチングバックした所を示したのが（ｃ）図である。
金バンプ１２上の塗布絶縁膜１３は除去され、金バンプ
周囲のポンディングパッド部分には塗布絶縁膜１３を残
留させ、それによってアルミニウム表面を保護すること
が可能となる。
周囲のポンディングパッド部分には塗布絶縁膜１３を残
留させ、それによってアルミニウム表面を保護すること
が可能となる。
第２図は本発明による第２の実施例を示す縦断面図であ
る。第２図を参照するにポールボンディングで形成した
金バンプ１２にフィルムリードフレーム２６をＩＬＢ
した後に絶縁塗布膜２５を塗布した状態を示す、この第
２の実施例ではＩＬＢが完了してから塗布膜を塗布する
為にエッチバック工程を省略できる利点がある。
る。第２図を参照するにポールボンディングで形成した
金バンプ１２にフィルムリードフレーム２６をＩＬＢ
した後に絶縁塗布膜２５を塗布した状態を示す、この第
２の実施例ではＩＬＢが完了してから塗布膜を塗布する
為にエッチバック工程を省略できる利点がある。
発明の詳細
な説明したように、本発明によれば、ポールボンディン
グで金バンプを形成した後に、ポンディングパッドのア
ルミニウム表面を絶縁塗布膜で覆う−ことにより、製造
方法が容易で且つ耐湿性に優れたＴＡＢ実装用の半導体
集積回路チップを供給できる効果が得られる。
グで金バンプを形成した後に、ポンディングパッドのア
ルミニウム表面を絶縁塗布膜で覆う−ことにより、製造
方法が容易で且つ耐湿性に優れたＴＡＢ実装用の半導体
集積回路チップを供給できる効果が得られる。
第１図（ａ）〜（Ｃ）は本発明のＴＡＢ方式実装に用い
られる半導体集積回路チップの製造方法の第１の実施例
を示す縦断面図、第２図は本発明による第２の実施例を
示す縦断面図、第３図は従来のＴＡＢ用集積回路チップ
の縦断面図である。 １１．３１・・・アルミニウム（ポンディングパッド部
）、１２・・・金バンプ、１３，１４．２５・・・塗布
絶縁膜、１７．３７・・・シリコン基板、１８．３８・
・・フィールド酸化膜、１９．３９・・・パッシベーシ
ョン族、２６・・・フィルムリードフレーム、３２・・
・チタン、３３・・・プラチナ、３４・・・金、３５−
・・ポリイミド
られる半導体集積回路チップの製造方法の第１の実施例
を示す縦断面図、第２図は本発明による第２の実施例を
示す縦断面図、第３図は従来のＴＡＢ用集積回路チップ
の縦断面図である。 １１．３１・・・アルミニウム（ポンディングパッド部
）、１２・・・金バンプ、１３，１４．２５・・・塗布
絶縁膜、１７．３７・・・シリコン基板、１８．３８・
・・フィールド酸化膜、１９．３９・・・パッシベーシ
ョン族、２６・・・フィルムリードフレーム、３２・・
・チタン、３３・・・プラチナ、３４・・・金、３５−
・・ポリイミド
Claims (1)
- 半導体集積回路の接続端子部にポールボンディングによ
り金バンプを設ける第１の工程と、前記半導体集積回路
の全表面に絶縁物である塗布膜を塗布した後にベークす
る第２の工程と、反応性イオンエッチングによりエッチ
ングバックし前記金バンプの表面のみを露出せしめる第
３の工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201768A JPH0364926A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201768A JPH0364926A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364926A true JPH0364926A (ja) | 1991-03-20 |
Family
ID=16446621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201768A Pending JPH0364926A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364926A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565378A (en) * | 1992-02-17 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution |
| CN108649018A (zh) * | 2018-05-14 | 2018-10-12 | 深圳市欧科力科技有限公司 | 一种功率器件及其封装方法 |
-
1989
- 1989-08-03 JP JP1201768A patent/JPH0364926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565378A (en) * | 1992-02-17 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution |
| CN108649018A (zh) * | 2018-05-14 | 2018-10-12 | 深圳市欧科力科技有限公司 | 一种功率器件及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US6475897B1 (en) | Semiconductor device and method of forming semiconductor device | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JP4185688B2 (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JPH0364926A (ja) | 半導体装置の製造方法 | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| JP3394480B2 (ja) | 半導体装置 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JPS59145537A (ja) | 半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS615562A (ja) | 半導体装置 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPH09172019A (ja) | 下地電極の形成方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH04171835A (ja) | 樹脂封止型半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS639662B2 (ja) | ||
| JPH07249627A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPS5823451A (ja) | 半導体装置 |