JPH01233739A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01233739A
JPH01233739A JP6171888A JP6171888A JPH01233739A JP H01233739 A JPH01233739 A JP H01233739A JP 6171888 A JP6171888 A JP 6171888A JP 6171888 A JP6171888 A JP 6171888A JP H01233739 A JPH01233739 A JP H01233739A
Authority
JP
Japan
Prior art keywords
film
silicide
wiring
layer
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6171888A
Other languages
English (en)
Inventor
Masayuki Kojima
雅之 児島
Yasuo Kiguchi
木口 保雄
Shinji Nishihara
晋治 西原
Norio Suzuki
範夫 鈴木
Atsuyoshi Koike
淳義 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6171888A priority Critical patent/JPH01233739A/ja
Publication of JPH01233739A publication Critical patent/JPH01233739A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のアルミ電極配線技術に適用して
有効な技術に関するものである。
〔従来の技術〕
半導体集積回路の電極配線材料としては、従来より、ア
ルミ(A1)が用いられている。
Afは、電気抵抗率が低い、シリコン酸化膜との密着性
が良好である、加工が容易であるなど、電極配線材料と
して多くの利点を備えていることから、今後とも広汎に
用いられるものと考えられている。
上記A1電極配線のパターン形成技術については、例え
ば、株式会社サイエンスフォーラム、昭和58年11月
28日発行、「超LSIデバイスハンドブックJP12
3〜P130に記載されている。
その概要は、半導体ウェハ(以下、ウェハという)の活
性領域に形成された絶縁膜の表面に、スパッタ法などを
用いてAI膜を被着し、ホトレジストマスクを用いてエ
ツチングを行うか、あるいは、配線パターンを形成すべ
き箇所以外をあらかじめホトレジストで被覆しておき、
その表面に上記スパッタ法などを用いてAl膜を被着し
た後、リフトオフ法を用いてホトレジストとその表面の
Al膜とを同時に除去する、というものである。
次に、所定の集積回路素子とAj2配線とが形成された
半導体ベレットと外部のリードとの電気的接続を図るに
は、集積回路の表面を覆っているパシベーション膜の所
定箇所を孔開けしてAl電極パッドを形成した後、この
へβ電極パッドとIJ −ドとの開に、自動ボンディン
グ装置を用いて金(Au) 、Aj!、Cuなどのワイ
ヤをボンディングするのが一般的である。
上記自動ボンディング装置は、Al電極パッドの位置を
自動検出することができるようになっており、その位置
検出方式として、半導体ペレットの表面に光を照射し、
Alの高い光反射率を利用してAl電極パッドの位置を
検出するものが知られている。
〔発明が解決しようとする課題〕
Aβ配線をパターニングするには、上記のように、ホト
レジストマスクを用いているため、集積度の向上に伴っ
てAf配線の多層化が進行すると、へβ膜の上にホトレ
ジストマスクを形成する際、下地段差の影響でハレーシ
ョンが発生し、A1配線の段差部近傍で断線が発生する
、という問題が生ずるようになった。
その対策として、ホトレジストに吸光剤を添加してハレ
ーションの抑制を図る、Aβ配線を合金化してその機械
的強度を向上させる、などの方法が講じられているが、
より有効な方法として、Al膜の表面に、Alよりも光
反射率の低い膜、例えば、タングステンシリサイド(’
vVsl*)やモリブデンシリサイド(MoSi、)な
どのようなンリサイド膜を被着することによって、膜表
面の光反射率を低減させる方法が考えられる。
ところが、このようにしてAl膜表面の光反射率を低減
させてしまうと、前記した自動ボンディング装置を用い
てAl電極パッド上にワイヤをボンディングする際、A
l電極パッドの位置検出精度が低下してしまう、という
問題が発生する。
また、シリサイド膜が被着されたAl電極パッド上にワ
イヤをボンディングしても、接合強度が乏しいため、ボ
ンディングの信頼性(ボンダビリティ)も低下してしま
うことになる。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、AI!電極パッドの位置検出精度を低
下させることなく、しかも、Aβ配線を形成する際のハ
レーションを有効に防止することのできる技術を提供す
ることにある。
本発明の前記並びにその他の目的と新規な特徴とは、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、所定の集積回路を有する半導体ウェハの表面
にアルミ電極パッドを形成するに際し、絶縁膜の表面に
アルミ膜と、アルミよりも光反射率が低い導電材料から
なる導電膜とを順次被着し、次いで、導電膜が被着され
た上記アルミ膜を加工して所定の配線パターンを形成し
た後、この配線パターンの導電膜の少なくとも一部を除
去する、という方法である。
〔作用〕
上記した手段によれば、導電膜が被着されたAl膜の表
面に配線パターン用のホトレジストマスクを形成する際
、導電膜の光反射率が低いことから、ハレーションを有
効に防止することができる。
また、配線パターンを形成した後、導電膜を除去してA
l膜を露出させることによって、高い光反射率が得られ
るので、光の照射によってAl電極パッドの位置検出を
行うボンディング装置を用いてワイヤボンディングを行
う際、電極の位置検出精度が低下するのを有効に防止す
ることができる。
〔実施例〕
第1図(a)〜(d)は、本発明の一実施例である半導
体装置の製造方法を示す半導体ウェハの要部断面図であ
る。
まず、所定の抵抗率を有するS1単結晶からなるウェハ
1を、例えば、約1000℃でスチーム酸化してその表
面に8102からなる絶縁膜2を形成し、ウェハプロセ
スの常法に従って、活性領域に所定の集積回路素子(図
示せず〉を形成する一方、絶縁膜2の表面に、例えば、
マグネトロンスパッタ法を用いてAAAs2被着した後
、さらに、同様の方法を用いて、上記、l膜30表面に
タングステンシリサイド(WSi、)やモリブデンシリ
サイド(M OS + 2)からなるシリサイド膜(導
電膜)4を被着し、次いで、ホトレジスト/エツチング
により、上記Af膜3とシリサイドyI4とをパターニ
ングすることによって、二層構造からなる第−層配線5
を形成する(第1図(a))。
このとき、Al膜3の表面にシリサイド膜4が被着され
ているので、ホトレジストマスクを形成する際のハレー
ションが有効に防止され、また、第−層配線5が二層構
造になっているので、その信頼性も向上することになる
次に、上記ホトレジストマスクを除去した後、ウェハ1
を水素などの還元雰囲気中で加熱することによって、第
−層配線50アニール処理を行う。
次に、ウェハ1の表面に、例えば、常圧CVD法によっ
て、P S G (phosphosilicate 
glass)膜6を被着し、さらに、その表面に5OG
(spinon glass)膜7をスピンナ塗布した
後、ウェハ1を加熱することによって、SOG膜7を平
坦化する。
次に、上記PSG膜6とSOG膜7とからなる層間絶縁
膜の所定箇所を孔開けして、前記第−層配線5に達する
層間接続孔(図示せず)を形成した後、第−層配線5を
形成した場合と同様の方法で、AI!膜3とその上に積
層されたシリサイド膜4との二層構造からなる第二層配
線8を形成する(第1図(b))。
この場合も、Al膜3の表面にシリサイド膜4が被着さ
れているので、ホトレジストマスクを形成する際のハレ
ーションが有効に防止される。
次ニ、上記ホトレジストマスクを除去した後、再度ホト
レジスト/エツチングにより、上記第二層配線8のAl
電極パッド9が形成されるべき箇所を加工して上層のシ
リサイド膜4のみを除去し、へl膜3を露出させる(第
1図(C))。
このとき、Al電極パッド9が形成されるべき箇所のシ
リサイド膜4は、必ずしもすべて除去する必要はなく、
光の照射によってAl電極パッド9の位置検出を行うボ
ンディング装置を用いてワイヤボンディングを行う際、
位置検出精度が低下しない程度にAl膜3が露出してい
ればよい。
また、へβ膜3の上に一部シリサイド膜4を残しておく
ことにより、第二層配線8の信頼性も向上することにな
る。
なお、シリサイド膜4の一部を除去するためのホトレジ
ストマスクを形成する際も、第二層配線8の上層にシリ
サイド膜4が被着されているので、ハレーションが防止
されることは、いうまでもない。
次に、上記ホトレジストマスクを除去した後、ウェハ1
を水素などの還元雰囲気中で加熱することによって、第
二層配線8のアニール処理を行い、最後に、ウェハ1の
表面に、例えば、減圧CVD法によってシリコンナイト
ライド(313N4)などからなるパッシベーション膜
10を被着し、その所定箇所を孔開けすることによって
、Af膜3が露出したAl電極パッド9を形成する(第
1図(d))。
このように、本実施例によれば、次の効果を得ることが
できる。
(1)、Aj2膜3の表面に光反射率の低いシリサイド
膜4を被着したことにより、配線パターン用のホトレジ
ストマスクを形成する際のハレーションを有効に防止す
ることができる。
(2)、上記(1)により、第−層配線5および竿二層
配線8の微細化が促進される。
(3)、上記(1)により、第−層配線5および第二層
配線8の信頼性が向上する。
(4)、Af膜3とシリサイド膜4との二層構造からな
る第二層配線8を形成した後、Al電極パッド9が形成
されるべき箇所のシリサイド膜4を除去してAl膜3を
露出させたことにより、高い光反射率を有するAl電極
パッド9が得られるため、光の照射によってAl電極パ
ッド9の位置検出を行うボンディングitを用いてワイ
ヤボンディングを行う際、位置検出精度の低下を有効に
防止することができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、実施例では、A1よりも光反射率の低い導電膜
材料としてシリサイドを用いたが、その他、タングステ
ン(W)、モリブデン(MO)、あるいはチタン(Ti
)などの高融点金属を用いることもできる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、所定の集積回路を有する半導体ウェハの表面
にAl電極パッドを形成するに際し、絶縁膜の表面にA
l膜と、Alよりも光反射率が低い導電材料からなる導
電膜とを順次被着し、次いで、導電膜が被着された上記
A1膜を加工して所定の配線パターンを形成した後、こ
の配線パターンの導電膜の少なくとも一部を除去するこ
とにより、導電膜が被着されたAl膜の表面に配線パタ
ーン用のホトレジストマスクを形成する際のハレーショ
ンを有効に防止することができるとともに、高い光反射
率のAβ°電極パッドが得られるので、光の照射によっ
てAl電極パッドの位置検出を行うボンディング装置を
用いてワイヤボンディングを行う際、電極の位置検出精
度が低下するのを有効に防止することができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例である半導体
装置の製造方法を示す半導体ウェハの要部断面図である
。 1・・・半導体ウェハ、2・・・絶縁膜、3・・・アル
ミ (AA>膜、4・・・シリサイド膜(導電膜)、5
・・・第−層配線、6・・・PSG膜、7・・・SOG
膜、8・・・第二層配線、9・・・アルミ (Af)電
極パッド、10・・・パッシベーション膜。 代 理 人 弁理士  筒 井 大 和第1図 (、a)

Claims (1)

  1. 【特許請求の範囲】 1、所定の集積回路を有する半導体ウェハの表面にアル
    ミ電極パッドを形成するに際し、絶縁膜の表面にアルミ
    膜と、アルミよりも光反射率が低い導電材料からなる導
    電膜とを順次被着し、次いで、前記導電膜が被着された
    アルミ膜を加工して所定の配線パターンを形成した後、
    前記配線パターンの導電膜の少なくとも一部を除去する
    ことを特徴とする半導体装置の製造方法。 2、導電膜がシリサイド膜であることを特徴とする請求
    項1記載の半導体装置の製造方法。 3、導電膜が、W、Mo、Tiなどの高融点金属膜であ
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
JP6171888A 1988-03-14 1988-03-14 半導体装置の製造方法 Pending JPH01233739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6171888A JPH01233739A (ja) 1988-03-14 1988-03-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6171888A JPH01233739A (ja) 1988-03-14 1988-03-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01233739A true JPH01233739A (ja) 1989-09-19

Family

ID=13179286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6171888A Pending JPH01233739A (ja) 1988-03-14 1988-03-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01233739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851113A (ja) * 1994-08-05 1996-02-20 Sony Corp 半導体集積回路とその製造方法
JP2011197013A (ja) * 2011-06-28 2011-10-06 Denso Corp センサの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146253A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Semiconductor device
JPS583251A (ja) * 1981-06-30 1983-01-10 Toshiba Corp 半導体装置の製造方法
JPS60121738A (ja) * 1983-12-06 1985-06-29 Nec Kyushu Ltd 半導体装置の製造方法
JPS6147951A (ja) * 1984-08-14 1986-03-08 Konishiroku Photo Ind Co Ltd 画像形成方法
JPS61237449A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPS62200271A (ja) * 1986-02-28 1987-09-03 Nippon Kokan Kk <Nkk> 電磁弁などの巻線コイル故障検知方法
JPS62290153A (ja) * 1986-06-06 1987-12-17 Yokogawa Hewlett Packard Ltd 多レベル金属集積回路の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146253A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Semiconductor device
JPS583251A (ja) * 1981-06-30 1983-01-10 Toshiba Corp 半導体装置の製造方法
JPS60121738A (ja) * 1983-12-06 1985-06-29 Nec Kyushu Ltd 半導体装置の製造方法
JPS6147951A (ja) * 1984-08-14 1986-03-08 Konishiroku Photo Ind Co Ltd 画像形成方法
JPS61237449A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
JPS62200271A (ja) * 1986-02-28 1987-09-03 Nippon Kokan Kk <Nkk> 電磁弁などの巻線コイル故障検知方法
JPS62290153A (ja) * 1986-06-06 1987-12-17 Yokogawa Hewlett Packard Ltd 多レベル金属集積回路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851113A (ja) * 1994-08-05 1996-02-20 Sony Corp 半導体集積回路とその製造方法
JP2011197013A (ja) * 2011-06-28 2011-10-06 Denso Corp センサの製造方法

Similar Documents

Publication Publication Date Title
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
US6927493B2 (en) Sealing and protecting integrated circuit bonding pads
US5309025A (en) Semiconductor bond pad structure and method
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
US6794732B2 (en) Semiconductor device and method of manufacturing the same
US20070246828A1 (en) Semiconductor device and method of manufacturing the same
JPH11330231A (ja) 金属被覆構造
JP2000183090A (ja) チップサイズパッケージ及びその製造方法
JP3648585B2 (ja) 半導体装置及びその製造方法
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP2001257226A (ja) 半導体集積回路装置
JP2000150518A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
JPH01261850A (ja) 樹脂封止型半導体装置
JPS5950544A (ja) 多層配線の形成方法
JP2757780B2 (ja) 半導体装置
JPH01243544A (ja) 半導体装置の製造方法
JPH02144921A (ja) 半導体装置
JPH09172019A (ja) 下地電極の形成方法
JPS5823451A (ja) 半導体装置
JPH04171835A (ja) 樹脂封止型半導体装置
JP2000228486A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
JPH03132036A (ja) 半導体装置の製造方法