JPS583251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS583251A JPS583251A JP10159781A JP10159781A JPS583251A JP S583251 A JPS583251 A JP S583251A JP 10159781 A JP10159781 A JP 10159781A JP 10159781 A JP10159781 A JP 10159781A JP S583251 A JPS583251 A JP S583251A
- Authority
- JP
- Japan
- Prior art keywords
- film
- coating
- alloy
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、詳しくは〜アル
、建ニウムもしくはその合金からなる電極配線の形成工
程を改良した半導体装置の製造方法に関する。
、建ニウムもしくはその合金からなる電極配線の形成工
程を改良した半導体装置の製造方法に関する。
従来、半導体装置の製造上おけるアル（ニウム（Ａｊ）
もしくはムＬ合金か−らなる電極配線の形成に＃Ｌ、て
は、絶縁膜でおおわれ九半導体基板全。
もしくはムＬ合金か−らなる電極配線の形成に＃Ｌ、て
は、絶縁膜でおおわれ九半導体基板全。
面ＫｋＬもしくはムＬ合金からなる被膜を設けたのち、
この賛膜全面會７オトレゾスト膜で被覆し、露光現儂処
ｍを施してレジストノ臂ターンを形成し、このレジスト
ツヤターンｔ−ｒスクトシてムＬもしくはムＬ合金から
なる被膜を選択的に蝕刻加工する方法が行なわれている
。
この賛膜全面會７オトレゾスト膜で被覆し、露光現儂処
ｍを施してレジストノ臂ターンを形成し、このレジスト
ツヤターンｔ−ｒスクトシてムＬもしくはムＬ合金から
なる被膜を選択的に蝕刻加工する方法が行なわれている
。
またこの場合、微細Δターνの電極配線が必要であると
きは解儂性に優れたＩＩＩジ渥フォトレｒｘスト用いる
方法がとられている。
きは解儂性に優れたＩＩＩジ渥フォトレｒｘスト用いる
方法がとられている。
しかしながら、上述し九従来法Ｋｌｂ−ｚてはアルカリ
現像液によるＩジ型フォトレジストの現像法がムｔもし
くはムを合金を少なからず溶解す、＆丸めレジストパタ
ーンの密層性の低下に伴なう微細パターンの剥離ｔ ／
４ターン形状の劣化等が生じ、再現性よく高糖［４Ｃ微
細な電極配線パターンを形成する上で問題があった・ オ九従来法においては、ＡＬが両性金属であるため、Ａ
Ｌもしくは１１合金被膜の表面は有機溶剤による方法の
ほかＫＦｉ有効な洗浄手段がなく、ｌＩＩＩｍの汚染の
除去が困離であり、７オトレジス）０＠１１性管阻害し
たり、ダスト等によるパターン欠陥をもたらす等の問題
があった。
現像液によるＩジ型フォトレジストの現像法がムｔもし
くはムを合金を少なからず溶解す、＆丸めレジストパタ
ーンの密層性の低下に伴なう微細パターンの剥離ｔ ／
４ターン形状の劣化等が生じ、再現性よく高糖［４Ｃ微
細な電極配線パターンを形成する上で問題があった・ オ九従来法においては、ＡＬが両性金属であるため、Ａ
Ｌもしくは１１合金被膜の表面は有機溶剤による方法の
ほかＫＦｉ有効な洗浄手段がなく、ｌＩＩＩｍの汚染の
除去が困離であり、７オトレジス）０＠１１性管阻害し
たり、ダスト等によるパターン欠陥をもたらす等の問題
があった。
更に、ＡｊもしくはムＬ合金被膜の選択蝕刻は、素子の
微細化により、従来の溶液を用いた蝕刻から、ドライエ
ツチング法による異方性蝕刻技ｌＩＯ必要性が増してい
る・しかしながら、ＡＡはドライエ、チンｒ法において
他の物質の工。
微細化により、従来の溶液を用いた蝕刻から、ドライエ
ツチング法による異方性蝕刻技ｌＩＯ必要性が増してい
る・しかしながら、ＡＡはドライエ、チンｒ法において
他の物質の工。
チンダ用マスクとして使用されているように工、チンダ
されＫくく、フォトレジストをマスクとして工、チング
する場合不充分なエツチング速度比しか得られない・こ
のためムＬのドライエツチングに：ｔｌＰいてはフォト
レゾストの膜厚がエツチング中に減少し、はなはだしい
場合には消失し、ムＬ配線の断層等管引亀起こしていた
。
されＫくく、フォトレジストをマスクとして工、チング
する場合不充分なエツチング速度比しか得られない・こ
のためムＬのドライエツチングに：ｔｌＰいてはフォト
レゾストの膜厚がエツチング中に減少し、はなはだしい
場合には消失し、ムＬ配線の断層等管引亀起こしていた
。
本発明は上記した点に鎌み、ｋｔもしくはムを合金から
なる電極配Ｉｌを再現性よくかつ高精度にパターニング
する方法を提供することを目的とする。
なる電極配Ｉｌを再現性よくかつ高精度にパターニング
する方法を提供することを目的とする。
本発明者は上記問題点を同時に解決する方法を鋭意検討
した結果、Ａｔもしくはムを合金からなる萬１の被膜に
ポジ渥フォトレジスト膜を被覆し、これを選択露光し、
更にアルカリ現像液の処理によプレシストパターンを形
成する際、予め前記第１の被膜上に１アルカリ現儂液等
に対して耐性管層するモリブデンもしくはモリブデンシ
リ賃イド等のモリ１デン【主成分とする合金からなるＩ
！２の被Ｉ［を設け、レジストパターンをマスクとして
これらＩＩ２および第１の被膜を順次蝕刻加工すること
が有効であること管見い出した。すなわち、モリブデン
もしくはモリツデレシリナイｒ勢のモリブデンを主成分
とす為合金は、フォトレジストｆｑスクとしてＣＦ４＠
の７０寵カー−ンを主成分とするガスを用いたドライエ
ツチング処理により容ＪＩＫ蝕刻され為性質を臂してお
り、このドライエツチン！処理中のレジストとの工、チ
ンダ速度比も十分大音〈取れる九め、レジスト膜厚のモ
リブデン等のエツチング時における減少は実効的に無視
で會る・このため、モリブデン等の纂２の被膜Ｏｒ″ラ
イエ、チンダによシ形成されたレジメ）、１１Ｘ＊０被
膜の積層構造被膜は、従来のレジストのみのマスクに対
して第２の被膜の付加相轟分がム１＠０謳１の被膜のド
ライエツチングに対する耐性管増加する。宜九モリブデ
ン等の被膜は、スｚ４ ｖり蒸着法により、ムＬもしく
はム番合金被膜を形成した後、同じスフツタ装置會用い
て連続的に低温て形成することが容品である。
した結果、Ａｔもしくはムを合金からなる萬１の被膜に
ポジ渥フォトレジスト膜を被覆し、これを選択露光し、
更にアルカリ現像液の処理によプレシストパターンを形
成する際、予め前記第１の被膜上に１アルカリ現儂液等
に対して耐性管層するモリブデンもしくはモリブデンシ
リ賃イド等のモリ１デン【主成分とする合金からなるＩ
！２の被Ｉ［を設け、レジストパターンをマスクとして
これらＩＩ２および第１の被膜を順次蝕刻加工すること
が有効であること管見い出した。すなわち、モリブデン
もしくはモリツデレシリナイｒ勢のモリブデンを主成分
とす為合金は、フォトレジストｆｑスクとしてＣＦ４＠
の７０寵カー−ンを主成分とするガスを用いたドライエ
ツチング処理により容ＪＩＫ蝕刻され為性質を臂してお
り、このドライエツチン！処理中のレジストとの工、チ
ンダ速度比も十分大音〈取れる九め、レジスト膜厚のモ
リブデン等のエツチング時における減少は実効的に無視
で會る・このため、モリブデン等の纂２の被膜Ｏｒ″ラ
イエ、チンダによシ形成されたレジメ）、１１Ｘ＊０被
膜の積層構造被膜は、従来のレジストのみのマスクに対
して第２の被膜の付加相轟分がム１＠０謳１の被膜のド
ライエツチングに対する耐性管増加する。宜九モリブデ
ン等の被膜は、スｚ４ ｖり蒸着法により、ムＬもしく
はム番合金被膜を形成した後、同じスフツタ装置會用い
て連続的に低温て形成することが容品である。
更に中間膜として例えば８１０．膜や８１Ｎ膜を使用し
友場合には、光の叡覧がム１膜と７オトレジストの間で
発生し、微細ｔｋＡターンの形成Ｋａ問題があるなどの
欠点もこの：２ｙ法では低減される。さもに壕え、モリ
ツブシ勢の被膜紘必１ＦＫ応じてＯＦ４等のフ四ロカー
ーｙ系のガスを用い友トライエツチングを用いて容Ｉｋ
Ｋ除去することができる等の利点４有する・ すなわち本発明は、電極配線材料であるアルｉｘウムも
しくはその合金からなる第１の被膜上に、モリブデンも
しくは篭りデデンシ１７−１Ｆ−イド等のモリブデンを
主成分とする合金からなる第２の被覆管形成し、この積
層膜上に一ジ蓋フォトレゾスト膜を設け１このレジスト
膜を所値ノ譬ターンに露光しアルカリ現像液旭環【して
レジストパターンを形成し、このレジストパターンをマ
スタとして上記積層膜ｔ−履次蝕刻加工して電極配ａｔ
形成することを特徴とするものである。また本発明にお
いて、レジストパターンをマスタとして第２の被膜を蝕
刻加工する工程は、ＣＦ４ＩＩＩＩの７０ロカーがンを
主成分とするＩスを用いるドライエツチング処理が好ｔ
しい。
友場合には、光の叡覧がム１膜と７オトレジストの間で
発生し、微細ｔｋＡターンの形成Ｋａ問題があるなどの
欠点もこの：２ｙ法では低減される。さもに壕え、モリ
ツブシ勢の被膜紘必１ＦＫ応じてＯＦ４等のフ四ロカー
ーｙ系のガスを用い友トライエツチングを用いて容Ｉｋ
Ｋ除去することができる等の利点４有する・ すなわち本発明は、電極配線材料であるアルｉｘウムも
しくはその合金からなる第１の被膜上に、モリブデンも
しくは篭りデデンシ１７−１Ｆ−イド等のモリブデンを
主成分とする合金からなる第２の被覆管形成し、この積
層膜上に一ジ蓋フォトレゾスト膜を設け１このレジスト
膜を所値ノ譬ターンに露光しアルカリ現像液旭環【して
レジストパターンを形成し、このレジストパターンをマ
スタとして上記積層膜ｔ−履次蝕刻加工して電極配ａｔ
形成することを特徴とするものである。また本発明にお
いて、レジストパターンをマスタとして第２の被膜を蝕
刻加工する工程は、ＣＦ４ＩＩＩＩの７０ロカーがンを
主成分とするＩスを用いるドライエツチング処理が好ｔ
しい。
本発明にシける電極配線材料の一つであるムを合金とし
ては、例えばＡＬ−８１合金、ムＬ−Ｃｕ合金、ムロー
ａｔ−ｃ−合金等管挙げることができる。ｔた本発明に
用らる／ジ１１７ｔトレゾストはアルカリ現像Ｉ！によ
〕現像されうるものであり、具体的にはシデレー社製商
品名ＡＺ２４０Ｇ、ＡＺ１３５０等を挙げることがてき
る。このレゾスト膜の露光光源としては可視光、紫外縁
、電子線、Ｘ＊。
ては、例えばＡＬ−８１合金、ムＬ−Ｃｕ合金、ムロー
ａｔ−ｃ−合金等管挙げることができる。ｔた本発明に
用らる／ジ１１７ｔトレゾストはアルカリ現像Ｉ！によ
〕現像されうるものであり、具体的にはシデレー社製商
品名ＡＺ２４０Ｇ、ＡＺ１３５０等を挙げることがてき
る。このレゾスト膜の露光光源としては可視光、紫外縁
、電子線、Ｘ＊。
イオンビーム等會挙げることができる拳次に本発明の実
施例を図面を参照して説明する・ 會ず、謳１１１１に示す如くｐ−型シリコン基板１１に
素子としての鳳 領域１１′を形成し、この基１１１１
の主面に酸化シリコン膜１１ｆ堆積し、更に１領域１１
上の醸化シリコン膜１１部分にコンタクトホール１４を
開孔した後、全面Ｋ ＡＡ−Ｓｔ合金膜７１１スΔツタ
蒸着法によシ堆積した。つづいて第２図に示すように％
ｋＡ −８１合金膜１５上にこれもスノ々ツタ蒸Ｎ法に
より、２！０００１のモリブデンシリサイド膜１＃【形
成した。このときスΔ、タ装置は同一の装置を用い、タ
ーｒ？）のみｒ４ｆＪｐ換えて、連続的に大気忙さらす
ことがく形成した― 次いで酸処理により表面を洗浄したのち篭りブデンシリ
サイド膜り＃全面Ｋａ転塗布法によシ厚さＩＪｍＯ／ジ
ＩＩ：Ｆｒ）レジストｌ［１１（シアグレー社製商品名
ムＺ２４００ ）？被覆し、プリベーク処理後、選択的
な紫外線露光を施し、更Ｋ ＫＯＨｔ主成分とするム！
２４０１現會液（シプレー社製商品名）ｔ−用いて現像
処理して、諷３図に示すごとくモリブデンシリナイド膜
ｌｄ上に所定のレジストパターンを形成した。つづいて
このレジスト膜ＪＦＩマスクとしてＣＦ４と０２混合ガ
スによるドライエ、チンダ技術を用いて、ＩＩＩＥ４図
に示すように４リデデンシリサイド膜１６を選択ヱッチ
ｙｒし九・その後、ＣＣｌ２とＣＬ、の混合ガスによる
反応性スイッタエツチングを用いて、レジストパターン
ならびにモリブデンシリナイド／＃ターｙｔ−マスクと
して、第襲閣に示すようＫＡＡ−８１合金膜１１を選択
エツチングして電極配ａｔ形成した拳 次−で、レジスト膜１ｒｆ酸素プラズマで除去し、更に
４リツプｙシリナイド膜Ｊ ＃ ｔＣＦ４ｏ、ａｍ合ガ
ヌによるドライエツチングで除去した後、第６図に示す
ように全面ｋＣ■法によシ厚ｉ１１ ＪＫＩのリン添加
ガラス膜（Ｐ２Ｏ膜）ｘａ管堆積し、更にがンディンダ
／４ツドの予足部が瞼＊されたレジスト／＃ターン１９
管形成した。
施例を図面を参照して説明する・ 會ず、謳１１１１に示す如くｐ−型シリコン基板１１に
素子としての鳳 領域１１′を形成し、この基１１１１
の主面に酸化シリコン膜１１ｆ堆積し、更に１領域１１
上の醸化シリコン膜１１部分にコンタクトホール１４を
開孔した後、全面Ｋ ＡＡ−Ｓｔ合金膜７１１スΔツタ
蒸着法によシ堆積した。つづいて第２図に示すように％
ｋＡ −８１合金膜１５上にこれもスノ々ツタ蒸Ｎ法に
より、２！０００１のモリブデンシリサイド膜１＃【形
成した。このときスΔ、タ装置は同一の装置を用い、タ
ーｒ？）のみｒ４ｆＪｐ換えて、連続的に大気忙さらす
ことがく形成した― 次いで酸処理により表面を洗浄したのち篭りブデンシリ
サイド膜り＃全面Ｋａ転塗布法によシ厚さＩＪｍＯ／ジ
ＩＩ：Ｆｒ）レジストｌ［１１（シアグレー社製商品名
ムＺ２４００ ）？被覆し、プリベーク処理後、選択的
な紫外線露光を施し、更Ｋ ＫＯＨｔ主成分とするム！
２４０１現會液（シプレー社製商品名）ｔ−用いて現像
処理して、諷３図に示すごとくモリブデンシリナイド膜
ｌｄ上に所定のレジストパターンを形成した。つづいて
このレジスト膜ＪＦＩマスクとしてＣＦ４と０２混合ガ
スによるドライエ、チンダ技術を用いて、ＩＩＩＥ４図
に示すように４リデデンシリサイド膜１６を選択ヱッチ
ｙｒし九・その後、ＣＣｌ２とＣＬ、の混合ガスによる
反応性スイッタエツチングを用いて、レジストパターン
ならびにモリブデンシリナイド／＃ターｙｔ−マスクと
して、第襲閣に示すようＫＡＡ−８１合金膜１１を選択
エツチングして電極配ａｔ形成した拳 次−で、レジスト膜１ｒｆ酸素プラズマで除去し、更に
４リツプｙシリナイド膜Ｊ ＃ ｔＣＦ４ｏ、ａｍ合ガ
ヌによるドライエツチングで除去した後、第６図に示す
ように全面ｋＣ■法によシ厚ｉ１１ ＪＫＩのリン添加
ガラス膜（Ｐ２Ｏ膜）ｘａ管堆積し、更にがンディンダ
／４ツドの予足部が瞼＊されたレジスト／＃ターン１９
管形成した。
その後レジストΔターン１ｊｌｔマスクとしてＣＦ４と
Ｈ７の混合ガスによるドライエツチングを本実施例によ
れば、ムｊ−８１合金膜１１１１Ｃ％Ｉ）ブデンシリナ
イド膜１５が被覆されているため、レジスト膜！ｒの形
成時に、ムｚ−ｓｉ合金膜ＩＢの一１１Ａｓ１４ｏｔ現
像１［Ｋｉ［Ｉｉ触れるのを阻止で自た。その結果、現
像液中でのムＡ−８１合金膜ＩＩとレジスト膜１ｒとの
密着性の悪化が防止され、レジストパターンと同様のパ
ターンを有する高糖駅のム４−８１合金の電極配ｌＩｔ
備え大半導体装置を得ることができえ。
Ｈ７の混合ガスによるドライエツチングを本実施例によ
れば、ムｊ−８１合金膜１１１１Ｃ％Ｉ）ブデンシリナ
イド膜１５が被覆されているため、レジスト膜！ｒの形
成時に、ムｚ−ｓｉ合金膜ＩＢの一１１Ａｓ１４ｏｔ現
像１［Ｋｉ［Ｉｉ触れるのを阻止で自た。その結果、現
像液中でのムＡ−８１合金膜ＩＩとレジスト膜１ｒとの
密着性の悪化が防止され、レジストパターンと同様のパ
ターンを有する高糖駅のム４−８１合金の電極配ｌＩｔ
備え大半導体装置を得ることができえ。
なお上記実施例において、ム１−８１合金からなる配ａ
ｔ形成した後、モリブデンシリサイド膜１−を除去した
が、モリブデンシリサイド膜１σを残置し良状態でＰＩ
Ｇ膜ＪＪりＩｔ堆積してもよい。
ｔ形成した後、モリブデンシリサイド膜１−を除去した
が、モリブデンシリサイド膜１σを残置し良状態でＰＩ
Ｇ膜ＪＪりＩｔ堆積してもよい。
以上詳述した如く、本発１４によれば、アル々エクムも
しくはアルにクム合金の被膜管蝕刻加工するためのマス
クとして用いるｆジ蓋フォトレジストＯＩ譬ターン形成
に際してのフォトレゾスト膜の現像時、アル々ニウムも
しくはアルｉニク五合金の被膜表面がアルカリ現像液で
侵蝕されるのを防ぎ、さらにドライエ、チンダ技術を用
いてレジストパターンをレジスト／譬ターンとモリブデ
ンシリサイド属等の二層構造／中ターンへと変換し、さ
らにこれらｔマスタとしたドライエツチング技術を用い
て電極配置Ｉｔ高精度にかつ耳現性よく形成することが
でき、特に微細電極パターンの半導体装置を高歩留りで
製造する仁とができる等顕着愈効来が得られる。
しくはアルにクム合金の被膜管蝕刻加工するためのマス
クとして用いるｆジ蓋フォトレジストＯＩ譬ターン形成
に際してのフォトレゾスト膜の現像時、アル々ニウムも
しくはアルｉニク五合金の被膜表面がアルカリ現像液で
侵蝕されるのを防ぎ、さらにドライエ、チンダ技術を用
いてレジストパターンをレジスト／譬ターンとモリブデ
ンシリサイド属等の二層構造／中ターンへと変換し、さ
らにこれらｔマスタとしたドライエツチング技術を用い
て電極配置Ｉｔ高精度にかつ耳現性よく形成することが
でき、特に微細電極パターンの半導体装置を高歩留りで
製造する仁とができる等顕着愈効来が得られる。
第１図〜ＩＩ！７図社本発明の実施例の製造工程を示す
断面図である。 １ノ・・・ｐ−シリコン基板、１２・・・？領域（素子
）、ｚｌ・・・蒙化シリコン膜、１４・・・コンタクト
ホール、１ｊ・・・ムＡ−８１合金膜、１σ・・・篭り
！デンシリサイド膜、１１・・・−ジ型フォトレジスト
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第５図 ＩＩ６図 ９ 第７図
断面図である。 １ノ・・・ｐ−シリコン基板、１２・・・？領域（素子
）、ｚｌ・・・蒙化シリコン膜、１４・・・コンタクト
ホール、１ｊ・・・ムＡ−８１合金膜、１σ・・・篭り
！デンシリサイド膜、１１・・・−ジ型フォトレジスト
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第５図 ＩＩ６図 ９ 第７図
Claims (2)
- （１） 絶縁膜でおおわれた半導体基板上に電極配線
とな為アルミニラム亀しくはその合金から愈る第１の被
膜管形成する工程と、との＠１の被膜管にモリブデンも
しくはこれを主成分とすゐ合金から表る纂２の被膜を形
成する工程と、この第２の被膜上＃ＩＣ／ＩＣフジトレ
ジスト膜を形成しこれ管所望／臂ターンＫＩｌｊｔ、し
てアルカリ現像液処理によりレジスト−ターンを形成す
る工程と、このレジストノ臂ターンをマスクとして前記
第２１Ｐよび第１の被膜を順次蝕刻加工して電極配置Ｉ
管形成する工程と全具備したことｔ特許とする半導体装
置の製造方法。 - （２） レジスト／母ターンをマスクとして第２およ
びｗｌｉｌの被膜管蝕刻加工する工程は、レジストノ臂
ターンｔ″ｗスクとしてＣＦ４と０．の混合ガス管用い
たドライエツチングにより第２の被膜を蝕刻加工する工
程と、レジスト−ターンと第２ｄ被ｌ［をマスクとして
ＣＣＡ４とＣＬ、の混合ガスを用い九ドライエ、チンダ
により第１の被膜管蝕刻加工する工程とからまる特許請
求の範囲第１項記載の半導体装ｔｏ製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159781A JPS583251A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10159781A JPS583251A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583251A true JPS583251A (ja) | 1983-01-10 |
Family
ID=14304787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10159781A Pending JPS583251A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583251A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166364A (en) * | 1979-05-17 | 1980-12-25 | Nec Corp | Communication control unit |
| JPS61191034A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 金属パタ−ン形成方法 |
| JPS6436023A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Dry etching |
| JPH01233739A (ja) * | 1988-03-14 | 1989-09-19 | Hitachi Ltd | 半導体装置の製造方法 |
-
1981
- 1981-06-30 JP JP10159781A patent/JPS583251A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166364A (en) * | 1979-05-17 | 1980-12-25 | Nec Corp | Communication control unit |
| JPS61191034A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 金属パタ−ン形成方法 |
| JPS6436023A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Dry etching |
| JPH01233739A (ja) * | 1988-03-14 | 1989-09-19 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2754396C2 (ja) | ||
| JPS6260813B2 (ja) | ||
| US4069096A (en) | Silicon etching process | |
| JPH10199864A (ja) | 反射防止膜のエッチング方法 | |
| CN109148490B (zh) | 一种阵列基板及其制造方法和一种液晶显示面板 | |
| US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| US5963826A (en) | Method of forming contact hole and multilayered lines structure | |
| KR20030031599A (ko) | 반도체장치의 제조방법 | |
| KR900005523A (ko) | 플라즈마 표시소자의 제조방법 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPS583251A (ja) | 半導体装置の製造方法 | |
| JPH11231161A (ja) | 単一チャンバ内で平面光導波路を製作する方法 | |
| JPS62218585A (ja) | フオトマスクの製造方法 | |
| JPH01166044A (ja) | フォトマスクの製造方法 | |
| JPS61273546A (ja) | 金属シリサイドフオトマスクの製造方法 | |
| US6337174B1 (en) | Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide | |
| US20040067627A1 (en) | Dry lithograpy method and method of forming gate pattern using the same | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPS61170738A (ja) | 多層レジストによるリフト・オフプロセス | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR100460798B1 (ko) | 반도체소자제조방법 | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPS5928158A (ja) | 露光マスク素材の製造方法 |