JPS61191034A - 金属パタ−ン形成方法 - Google Patents
金属パタ−ン形成方法Info
- Publication number
- JPS61191034A JPS61191034A JP3176685A JP3176685A JPS61191034A JP S61191034 A JPS61191034 A JP S61191034A JP 3176685 A JP3176685 A JP 3176685A JP 3176685 A JP3176685 A JP 3176685A JP S61191034 A JPS61191034 A JP S61191034A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- pattern
- protective film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 28
- 150000002367 halogens Chemical class 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 25
- 238000011161 development Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 4
- 239000002253 acid Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 5
- 150000002894 organic compounds Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 24
- 238000010894 electron beam technology Methods 0.000 abstract description 13
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- -1 TaSi Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- 125000000524 functional group Chemical group 0.000 abstract 1
- 239000004793 Polystyrene Substances 0.000 description 6
- 229920002223 polystyrene Polymers 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は金属パターンの形成方法に係り、特に高感度高
解像度を有するので多く用いられている電子線レジスト
のクロルメチル化ポリスチレン（ＣＭＳ）等、感応基に
ハロゲン元素特に塩素を含んだレジストをエツチング・
マスクに用いる金属パターンの形成方法の改良に関する
。
解像度を有するので多く用いられている電子線レジスト
のクロルメチル化ポリスチレン（ＣＭＳ）等、感応基に
ハロゲン元素特に塩素を含んだレジストをエツチング・
マスクに用いる金属パターンの形成方法の改良に関する
。
近時半導体集積回路装置の高集積化に伴い、その電極配
線やこれを転写するマスク・パターンはサブミクロン近
傍にまで極度に微細化されて来ている。
線やこれを転写するマスク・パターンはサブミクロン近
傍にまで極度に微細化されて来ている。
そしてその形成に際しては回折現象を伴わないことによ
り光露光に比べ温かに高分解能が得られる電子ビーム露
光技術が多く用いられるが、かかるサブミクロン・パタ
ーンの形成に際しては、パターン形成材料である配線材
料やマスク材料等がレジスト中に露光時の反応等によっ
て生ずる遊離酸によって僅かに腐食されることによって
も、形成されるパターンの品質及び信頼性が極度に低下
するので、パターン形成材料の腐食を伴わないレジスト
プロセス（レジスト塗布、露光、現像、ハードベークを
含む）が要望されている。
り光露光に比べ温かに高分解能が得られる電子ビーム露
光技術が多く用いられるが、かかるサブミクロン・パタ
ーンの形成に際しては、パターン形成材料である配線材
料やマスク材料等がレジスト中に露光時の反応等によっ
て生ずる遊離酸によって僅かに腐食されることによって
も、形成されるパターンの品質及び信頼性が極度に低下
するので、パターン形成材料の腐食を伴わないレジスト
プロセス（レジスト塗布、露光、現像、ハードベークを
含む）が要望されている。
電子ビーム露光用のネガ・レジストとして高感度高解像
度を有する故に特に多く用いられるのは第３図に示すよ
うな分子構造を有するクロルメチル化ポリスチレン（Ｃ
ＭＳ）である。
度を有する故に特に多く用いられるのは第３図に示すよ
うな分子構造を有するクロルメチル化ポリスチレン（Ｃ
ＭＳ）である。
°このクロルメチル化ポリスチレン（ＣＭＳ）は同図に
示すように感応基中に塩素（Ｃ２）が含まれており、露
光時の熱や電子ビームの吸収により単体のＣ１やその水
素化物（ＨＣｌ）が発生する。
示すように感応基中に塩素（Ｃ２）が含まれており、露
光時の熱や電子ビームの吸収により単体のＣ１やその水
素化物（ＨＣｌ）が発生する。
また合成過程や保存過程においても微量のＣ１やＨＣｌ
が副次的に発生してレジスト溶液中に微量に存在してい
る。
が副次的に発生してレジスト溶液中に微量に存在してい
る。
このようなりロルメチル化ポリスチレン（ＣＭＳ）より
なるネガ・レジストを用いて、上記Ｃ１やＨ（ｌに活性
な例えばアルミニウム（Ａｌ）等の配線パターンを形成
するに際して、従来は通常の場合と同様に、第４図（ａ
）乃至（８１の工程断面図に示すような方法が用いられ
ていた。
なるネガ・レジストを用いて、上記Ｃ１やＨ（ｌに活性
な例えばアルミニウム（Ａｌ）等の配線パターンを形成
するに際して、従来は通常の場合と同様に、第４図（ａ
）乃至（８１の工程断面図に示すような方法が用いられ
ていた。
即ち第４図（ａｌに示すように、
図示しない半導体素子ををする半導体基板１上を覆う絶
縁膜２上に配線材料である。ｌ膜３が形成されてなる基
板上に、上記ＣＭＳよりなるネガ・レジスト膜４を塗布
形成し、低温のブリベーキングを行い、 第４図（ｂｌに示すように、所定のマスク５の開孔６を
介して上記ネガ・レジスト膜４上に電子ビームＥＢを照
射し、レジスト膜４の所定の領域を選択的に露光し、（
７は露光領域） 第４図（Ｃ１に示すように、現像を行ってネガ・レジス
ト・パターン１０４を形成し、所定の高温においてこの
レジスト・パターン１０４のポスト・ベーキングを行い
、 第４図（ｄｉに示すように、レジスト・パターン１０４
をマスクにしりアクティブ・イオンエツチング（ＲＩ
Ｅ）法により選択エツチングを行い、第４図［ｅ）に示
すように、所定の溶剤或いはアッシング法によりレジス
ト・パターン１０４を除去してＡｌ配線パターン１０３
を形成する方法である。
縁膜２上に配線材料である。ｌ膜３が形成されてなる基
板上に、上記ＣＭＳよりなるネガ・レジスト膜４を塗布
形成し、低温のブリベーキングを行い、 第４図（ｂｌに示すように、所定のマスク５の開孔６を
介して上記ネガ・レジスト膜４上に電子ビームＥＢを照
射し、レジスト膜４の所定の領域を選択的に露光し、（
７は露光領域） 第４図（Ｃ１に示すように、現像を行ってネガ・レジス
ト・パターン１０４を形成し、所定の高温においてこの
レジスト・パターン１０４のポスト・ベーキングを行い
、 第４図（ｄｉに示すように、レジスト・パターン１０４
をマスクにしりアクティブ・イオンエツチング（ＲＩ
Ｅ）法により選択エツチングを行い、第４図［ｅ）に示
すように、所定の溶剤或いはアッシング法によりレジス
ト・パターン１０４を除去してＡｌ配線パターン１０３
を形成する方法である。
然し上記従来方法によると、第４図（ｂ）に示す露光に
際して電子ビームＥＢのエネルギーを吸収してレジスト
４内に発生した前記Ｃ１やＨＣｌによって露光領域７下
部の主として端部に、図示のような腐食部８が形成され
、また第４図（Ｃ）に示す現像、ポスト・ベーキングに
おいて、この腐食部８が更に増加し且つ拡大する。
際して電子ビームＥＢのエネルギーを吸収してレジスト
４内に発生した前記Ｃ１やＨＣｌによって露光領域７下
部の主として端部に、図示のような腐食部８が形成され
、また第４図（Ｃ）に示す現像、ポスト・ベーキングに
おいて、この腐食部８が更に増加し且つ拡大する。
第５図は上記Ａｌ配線パターン１０３を上部から見た模
式平面図で、８は腐食部を示す。
式平面図で、８は腐食部を示す。
そしてこの腐食部８がＡｌ配線パターン１０３の実効的
な厚さや幅を減少せしめるので、特にサブミクロン近傍
の極度に狭い配線幅を有するＬＳＩ等においては、その
製造歩留りや信頼性が低下するという問題があった。
な厚さや幅を減少せしめるので、特にサブミクロン近傍
の極度に狭い配線幅を有するＬＳＩ等においては、その
製造歩留りや信頼性が低下するという問題があった。
またサブミクロン近傍のパターンを有するクロム（Ｃｒ
）マスクを形成する際にも上記同様そのパターン幅の減
少等を生じ、このマスクを用いて形成されるＬＳＩ等の
製造歩留りや信頼性を低下させるという問題があった。
）マスクを形成する際にも上記同様そのパターン幅の減
少等を生じ、このマスクを用いて形成されるＬＳＩ等の
製造歩留りや信頼性を低下させるという問題があった。
本発明は上記レジストプロセスにおける、電極配線とな
る金属膜或いはマスク膜となる金属膜の腐食を防止する
目的でなされたものである。
る金属膜或いはマスク膜となる金属膜の腐食を防止する
目的でなされたものである。
上記問題点は、感応基にハロゲン元素を含むしシスト・
マスクを用いて単体ハロゲン及びハロゲン酸に対して活
性な金属膜のパターンニングを行うに際して、ハロゲン
元素を含まず且つ該レジストの塗布溶媒及び現像液に溶
解しない保護膜、例えば金属膜、金属間化合物膜、絶縁
膜、全面露光したレジスト膜、有機化合物膜等を該金属
膜上に形成し、該保護膜上に該レジスト膜を形成し、露
光現像を行って該レジスト膜によるマスク・パターンを
形成し、該レジスト・パターンをマスクにして該保護膜
の表出領域及びその下部の該金属膜を選択的にエツチン
グ除去する工程を有する本発明による金属パターンの形
成方法によって解決される。
マスクを用いて単体ハロゲン及びハロゲン酸に対して活
性な金属膜のパターンニングを行うに際して、ハロゲン
元素を含まず且つ該レジストの塗布溶媒及び現像液に溶
解しない保護膜、例えば金属膜、金属間化合物膜、絶縁
膜、全面露光したレジスト膜、有機化合物膜等を該金属
膜上に形成し、該保護膜上に該レジスト膜を形成し、露
光現像を行って該レジスト膜によるマスク・パターンを
形成し、該レジスト・パターンをマスクにして該保護膜
の表出領域及びその下部の該金属膜を選択的にエツチン
グ除去する工程を有する本発明による金属パターンの形
成方法によって解決される。
即ち本発明の方法においては、パターンニングしようと
するハロゲン及びハロゲン酸に対して活性な金属膜上に
薄い上記保護膜を形成し、その上に感応基にハロゲン元
素を含むレジスト膜を形成し露光現像を行って金属パタ
ーン形成の際にマスクとなる上記レジストのパターンを
形成する。
するハロゲン及びハロゲン酸に対して活性な金属膜上に
薄い上記保護膜を形成し、その上に感応基にハロゲン元
素を含むレジスト膜を形成し露光現像を行って金属パタ
ーン形成の際にマスクとなる上記レジストのパターンを
形成する。
従って露光時のエネルギー吸収によりレジスト内に発生
したハロゲン及びハロゲン酸が直にパターンニングしよ
うとする金属膜に触れてこの金属膜を腐食することが防
止されるので、露光時の腐食及び現像、ボストベーキン
グ等の時間経過による該腐食の進行によって生ずる該金
属膜パターンの実効厚さ及び幅の減少が回避される。
したハロゲン及びハロゲン酸が直にパターンニングしよ
うとする金属膜に触れてこの金属膜を腐食することが防
止されるので、露光時の腐食及び現像、ボストベーキン
グ等の時間経過による該腐食の進行によって生ずる該金
属膜パターンの実効厚さ及び幅の減少が回避される。
以下本発明を、図を参照し実施例により具体的に説明す
る。
る。
第１図（ａ）乃至（ｅｌは本発明の金属パターン形成方
法の一実施例の工程断面図で、第２図（ａ）乃至（ｅ）
は他の実施例の工程断面図である。
法の一実施例の工程断面図で、第２図（ａ）乃至（ｅ）
は他の実施例の工程断面図である。
企図を通じ同一対象物は同一符号で示す。
本発明の方法によりＣ１及びＨＣｌに対して活性な例え
ばアルミニウム（ＡＮ）よりなる配線パターンを、感応
基の一部にＣ１を含むクロルメチル化ポリスチレン（Ｃ
ＭＳ）よりなるレジスト・マスクを用いて形成するに際
しては、 第１図（ａ）に示すように、図示しない半導体素子を有
する半導体基板１上を覆う絶縁膜２上に配線材料である
ＡＩ！膜３が形成されてなる基板上に、先ず上記Ｃ７！
及びＨＣ７！に対して不活性な、シリコン（Ｓｉ）、チ
タン（Ｔｉ）、 タンタル（Ｔａ） 、 タングステ
ン（Ｗ）、ニオブ（Ｎｂ）等の金属若しくはタンタルシ
リサイド（ＴａＳｉ）ｔ タングステンシリサイド（Ｗ
Ｓｉ）。
ばアルミニウム（ＡＮ）よりなる配線パターンを、感応
基の一部にＣ１を含むクロルメチル化ポリスチレン（Ｃ
ＭＳ）よりなるレジスト・マスクを用いて形成するに際
しては、 第１図（ａ）に示すように、図示しない半導体素子を有
する半導体基板１上を覆う絶縁膜２上に配線材料である
ＡＩ！膜３が形成されてなる基板上に、先ず上記Ｃ７！
及びＨＣ７！に対して不活性な、シリコン（Ｓｉ）、チ
タン（Ｔｉ）、 タンタル（Ｔａ） 、 タングステ
ン（Ｗ）、ニオブ（Ｎｂ）等の金属若しくはタンタルシ
リサイド（ＴａＳｉ）ｔ タングステンシリサイド（Ｗ
Ｓｉ）。
チタンタングステナイト（ＴｉＷ）等の金属間化合物よ
りなる保護膜９を数１０〜数１００人程度の厚さに蒸着
法等を用いて形成する。
りなる保護膜９を数１０〜数１００人程度の厚さに蒸着
法等を用いて形成する。
次いで第１図（ｂ）に示すように上記保護膜９上に通常
通りスピンコード法により厚さ１〜１．５ μｍ程度の
ＣＭＳネガ・レジスト膜４を塗布形成し、８０℃程度の
低温で１０〜２０分程度このレジスト膜４のブリベーキ
ング処理を行った後、通常通り所定のマスク５の開孔６
を介して上記レジスト膜４上に電子ビームＥＢを照射し
、レジスト膜４の所定の領域に選択的に露光する。（７
は露光領域）なお露光に際して電子ビームＥＢのエネル
ギーを吸収してレジスト内に発生したＣ１−？）Ｈｃｌ
は、前記保護膜によって遮断されＡｆ膜膜面面到達しな
いのでＡ１膜３がｇ喰されることはない。
通りスピンコード法により厚さ１〜１．５ μｍ程度の
ＣＭＳネガ・レジスト膜４を塗布形成し、８０℃程度の
低温で１０〜２０分程度このレジスト膜４のブリベーキ
ング処理を行った後、通常通り所定のマスク５の開孔６
を介して上記レジスト膜４上に電子ビームＥＢを照射し
、レジスト膜４の所定の領域に選択的に露光する。（７
は露光領域）なお露光に際して電子ビームＥＢのエネル
ギーを吸収してレジスト内に発生したＣ１−？）Ｈｃｌ
は、前記保護膜によって遮断されＡｆ膜膜面面到達しな
いのでＡ１膜３がｇ喰されることはない。
次いで第１図（０）に示すように、通常通り現像を行っ
てネガ・レジスト・パターン１０４を形成し、１５０℃
程度の温度において１０〜２０分程度ポスト・ベーキン
グを行う。
てネガ・レジスト・パターン１０４を形成し、１５０℃
程度の温度において１０〜２０分程度ポスト・ベーキン
グを行う。
このポスト・ベーキングにおいても上記保護膜９が、レ
ジスト・パターン４内に発生したＣ１やＨＣＩとＡｌｌ
膜面面の接触を阻止するので、Ａｌ膜３の腐食は発生し
ない。
ジスト・パターン４内に発生したＣ１やＨＣＩとＡｌｌ
膜面面の接触を阻止するので、Ａｌ膜３の腐食は発生し
ない。
次いで第１図（ｄｌに示すように、通常通りレジスト・
パターン１０４をマスクにし四塩化炭素（ＣＣ１ｔ）等
の塩素系のガスを用いるリアクティブ・イオンエツチン
グ（ＲＩ Ｅ）法により、保護膜９及びＡｌ膜３の選択
エツチングを行う。
パターン１０４をマスクにし四塩化炭素（ＣＣ１ｔ）等
の塩素系のガスを用いるリアクティブ・イオンエツチン
グ（ＲＩ Ｅ）法により、保護膜９及びＡｌ膜３の選択
エツチングを行う。
次いで第１図（ｅ）に示すように、通常通り所定の溶剤
或いはアッシング法によりレジスト・パターン１０４を
除去してＡ１配線パターン１０３を形成する。ここでＡ
β配線パターン１ｏ３上の上記保護膜９は特に除去する
必要はないが、強いて除去する場合は所望のＲＩＥ手段
により全面エツチングを行えば良い。
或いはアッシング法によりレジスト・パターン１０４を
除去してＡ１配線パターン１０３を形成する。ここでＡ
β配線パターン１ｏ３上の上記保護膜９は特に除去する
必要はないが、強いて除去する場合は所望のＲＩＥ手段
により全面エツチングを行えば良い。
第２図（ａｌ乃至（Ｑｌは上記保護膜に全面露光したネ
ガ、レジスト膜を用いた他の実施例の工程断面図である
。
ガ、レジスト膜を用いた他の実施例の工程断面図である
。
この方法においては第２図（ａｌに示すように、図示し
ない半導体素子を有する半導体基板１上を覆う絶縁膜２
上に配線材料であるＡｌ膜３が形成されてなる基板上に
、先ず感応基内にＣＪを含まない例えば環化ゴム−ビス
アジド系のネガ型フォトレジスト（例、東京応化型 Ｏ
ＭＲ樹脂）膜１０をスピンコード法により例えば３００
〜５００人程度の厚さに形成し、８０℃程度の温度でブ
リベータを行い、しかる後紫外ＮｆＡＵ Ｖによる全面
露光を行い、このネガ型フォトレジスト膜１０を完全に
感光させる。
ない半導体素子を有する半導体基板１上を覆う絶縁膜２
上に配線材料であるＡｌ膜３が形成されてなる基板上に
、先ず感応基内にＣＪを含まない例えば環化ゴム−ビス
アジド系のネガ型フォトレジスト（例、東京応化型 Ｏ
ＭＲ樹脂）膜１０をスピンコード法により例えば３００
〜５００人程度の厚さに形成し、８０℃程度の温度でブ
リベータを行い、しかる後紫外ＮｆＡＵ Ｖによる全面
露光を行い、このネガ型フォトレジスト膜１０を完全に
感光させる。
次いで第２図（ｂｌに示すように上記ネガ型フォトレジ
スト膜１０上に通常通りスピンコード法により厚さ１〜
１．５ μｍ程度の０ＭＳネガ・レジスト膜４を塗布形
成する。ここで前記ネガ型フォトレジスト膜１０は前記
全面露光により架橋し不溶化されているので、上記ＣＭ
Ｓの塗布溶媒に溶解されることはない。
スト膜１０上に通常通りスピンコード法により厚さ１〜
１．５ μｍ程度の０ＭＳネガ・レジスト膜４を塗布形
成する。ここで前記ネガ型フォトレジスト膜１０は前記
全面露光により架橋し不溶化されているので、上記ＣＭ
Ｓの塗布溶媒に溶解されることはない。
次いで８０℃程度の温度で０ＭＳネガ・レジスト膜４の
ブリベーキング処理を行った後、通常通り所定のマスク
５の開孔６を介し上記レジスト膜４上に電子ビームＥＢ
を照射し、レジスト膜４の所定の領域に選択的に露光す
る。（７は露光領域）なお上記露光に際して電子ビーム
ＥＢのエネルギーを吸収して０ＭＳネガ・レジスト内に
発生したＣ２やｌ−１ｃｌは前記全面露光されたネガ型
フォトレジスト膜１０よって遮断されＡββ膜面面到達
しないのでＡｆ膜３が腐食されることはない。
ブリベーキング処理を行った後、通常通り所定のマスク
５の開孔６を介し上記レジスト膜４上に電子ビームＥＢ
を照射し、レジスト膜４の所定の領域に選択的に露光す
る。（７は露光領域）なお上記露光に際して電子ビーム
ＥＢのエネルギーを吸収して０ＭＳネガ・レジスト内に
発生したＣ２やｌ−１ｃｌは前記全面露光されたネガ型
フォトレジスト膜１０よって遮断されＡββ膜面面到達
しないのでＡｆ膜３が腐食されることはない。
次いで第２図（Ｃ１に示すように、前記実施例同様現像
を行って０ＭＳネガ・レジスト・パターン１０４を形成
し、ポスト・ベーキングを行う。
を行って０ＭＳネガ・レジスト・パターン１０４を形成
し、ポスト・ベーキングを行う。
なお上記０ＭＳネガ・レジスト膜の現像に際して、既に
全面露光がなされているネガ型フォトレジスト膜１０は
溶解されることはない。従ってポスト・ベーキングにお
いてレジスト・パターン４内に発生したＣ１ｌ’ＰＨＣ
１と、ｌ膜３面との接触は阻止され、へβ膜３の腐食は
発生しない。
全面露光がなされているネガ型フォトレジスト膜１０は
溶解されることはない。従ってポスト・ベーキングにお
いてレジスト・パターン４内に発生したＣ１ｌ’ＰＨＣ
１と、ｌ膜３面との接触は阻止され、へβ膜３の腐食は
発生しない。
次いで第２図（ｄ）に示すように、前記実施例同様ＣＭ
Ｓネガ・レジスト・パターン１０４をマスクにし、ＲＴ
Ｅ法により、ネガ型フォトレジスト膜１０及びＡｌ膜３
の選択エツチングを行う。
Ｓネガ・レジスト・パターン１０４をマスクにし、ＲＴ
Ｅ法により、ネガ型フォトレジスト膜１０及びＡｌ膜３
の選択エツチングを行う。
次いで第２図（Ｑ）に示すように、通常通り所定の溶剤
或いはアッシング法により０ＭＳネガ・レジスト・パタ
ーン１０４及びその下部のネガ型フォトレジスト膜１０
を除去してＡＩ配線パターン１０３を形成する。
或いはアッシング法により０ＭＳネガ・レジスト・パタ
ーン１０４及びその下部のネガ型フォトレジスト膜１０
を除去してＡＩ配線パターン１０３を形成する。
以上の実施例においては本発明の方法を、感応基中にＣ
１を含むレジスト・マスクを用いて金属膜のパターン４
内グを行う場合を示したが、本発明の方法はＣ１以外の
ハロゲン元素を含むレジスト・・マスクを用いる場合に
も適用される。
１を含むレジスト・マスクを用いて金属膜のパターン４
内グを行う場合を示したが、本発明の方法はＣ１以外の
ハロゲン元素を含むレジスト・・マスクを用いる場合に
も適用される。
また本発明の方法における保護膜には、上記実施例以外
に、ハロゲン元素を含まないポリイミド等のポリマーの
塗布膜を用いることも出来る。
に、ハロゲン元素を含まないポリイミド等のポリマーの
塗布膜を用いることも出来る。
以上説明のように本発明によれば、感応基にハロゲン元
素を含むレジスト・マスクを用いて単体のハロゲン及び
ハロゲン酸に対して活性な金属膜σパターン４内グを行
うに際して、レジスト・マスク内に発生した単体ハロゲ
ン元素及びハロゲン酸によって上記金属膜が腐食される
ことが防止される。
素を含むレジスト・マスクを用いて単体のハロゲン及び
ハロゲン酸に対して活性な金属膜σパターン４内グを行
うに際して、レジスト・マスク内に発生した単体ハロゲ
ン元素及びハロゲン酸によって上記金属膜が腐食される
ことが防止される。
従って本発明は、ＬＳＩ等高密度高集積化される半導体
集積回路装置の製造に際して、上記腐食による電極配線
パターン等の実効厚さや実効幅の減少を防止するので、
その製造歩留りや信頼性を向上せしめる効果を有する。
集積回路装置の製造に際して、上記腐食による電極配線
パターン等の実効厚さや実効幅の減少を防止するので、
その製造歩留りや信頼性を向上せしめる効果を有する。
第１図（ａｌ乃至（８１は本発明の金属パターン形成方
法の一実施例の工程断面図、 第２図（ａｌ乃至（８１は他の実施例の工程断面図、第
３図はクロルメチル化ポリスチレンの分子構造図、 第４図（ａｌ乃至（ｅ）は従来方法の工程断面図、第５
図は従来方法におけるＡ１配線パターンの腐食状態を示
す模式平面図である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はアルミニウム膜、 ４はＣＭＳ電子線ネガレジスト膜、 ５はマスク、 ６は開孔、 ７は露光領域、 ９は保護膜、 １０は全面露光された ネガ型フォトレジスト膜、 １０３はアルミニウム配線パターン、 １０４はＣＭＳ電子線ネガレジストパターン、ＥＢは電
子ビーム、 ＵＶは紫外光 を示す。 弗 １ 図 第 ２ 図 邦 ３ ｍ 第 ４ Σ ％４ 図 第 タ 図
法の一実施例の工程断面図、 第２図（ａｌ乃至（８１は他の実施例の工程断面図、第
３図はクロルメチル化ポリスチレンの分子構造図、 第４図（ａｌ乃至（ｅ）は従来方法の工程断面図、第５
図は従来方法におけるＡ１配線パターンの腐食状態を示
す模式平面図である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はアルミニウム膜、 ４はＣＭＳ電子線ネガレジスト膜、 ５はマスク、 ６は開孔、 ７は露光領域、 ９は保護膜、 １０は全面露光された ネガ型フォトレジスト膜、 １０３はアルミニウム配線パターン、 １０４はＣＭＳ電子線ネガレジストパターン、ＥＢは電
子ビーム、 ＵＶは紫外光 を示す。 弗 １ 図 第 ２ 図 邦 ３ ｍ 第 ４ Σ ％４ 図 第 タ 図
Claims (1)
- 【特許請求の範囲】 １、感応基にハロゲン元素を含むレジスト・マスクを用
いて金属膜のパターンニングを行うに際して、ハロゲン
元素を含まず且つ該レジストの塗布溶媒及び現像液に溶
解しない保護膜を該金属膜上に形成し、該保護膜上に該
レジスト膜を形成し、露光現像を行って該レジスト膜に
よるマスク・パターンを形成し、該レジスト・パターン
をマスクにして該保護膜の表出領域及びその下部の該金
属膜を選択的にエッチング除去する工程を有することを
特徴とする金属パターン形成方法。 ２、上記保護膜が、単体のハロゲン及びハロゲン酸に侵
されることのない金属よりなることを特徴とする特許請
求の範囲第１項記載の金属パターン形成方法。 ３、上記保護膜が、単体のハロゲン及びハロゲン酸に侵
されない金属間化合物よりなることを特徴とする特許請
求の範囲第１項記載の金属パターン形成方法。 ４、上記保護膜が、単体のハロゲン及びハロゲン酸に侵
されない絶縁物よりなることを特徴とする特許請求の範
囲第１項記載の金属パターン形成方法。 ５、上記保護膜が、全面露光を行ったハロゲン元素を含
まないレジストよりなることを特徴とする特許請求の範
囲第１項記載の金属パターン形成方法。 ６、上記保護膜が、ハロゲン元素を含まない有機化合物
よりなることを特徴とする特許請求の範囲第１項記載の
金属パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176685A JPS61191034A (ja) | 1985-02-20 | 1985-02-20 | 金属パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176685A JPS61191034A (ja) | 1985-02-20 | 1985-02-20 | 金属パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61191034A true JPS61191034A (ja) | 1986-08-25 |
Family
ID=12340161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176685A Pending JPS61191034A (ja) | 1985-02-20 | 1985-02-20 | 金属パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61191034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335571A (ja) * | 1996-01-29 | 1996-12-17 | Hitachi Ltd | プラズマ処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564238A (en) * | 1979-06-23 | 1981-01-17 | Mitsubishi Electric Corp | Forming of pattern |
| JPS583251A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-02-20 JP JP3176685A patent/JPS61191034A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564238A (en) * | 1979-06-23 | 1981-01-17 | Mitsubishi Electric Corp | Forming of pattern |
| JPS583251A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335571A (ja) * | 1996-01-29 | 1996-12-17 | Hitachi Ltd | プラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| US4315984A (en) | Method of producing a semiconductor device | |
| JPS6355208B2 (ja) | ||
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| KR100287130B1 (ko) | 포토레지스트막 및 그의 패턴형성방법 | |
| JP2883798B2 (ja) | 半導体素子のパターン化方法 | |
| JP2004534969A (ja) | ホトレジストのための上部薄膜を使用する方法 | |
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| JPH0473291B2 (ja) | ||
| JPS61191034A (ja) | 金属パタ−ン形成方法 | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| JPS60220976A (ja) | 半導体装置の製造方法 | |
| JP2628555B2 (ja) | 半導体装置の製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JP3900611B2 (ja) | 電界発光素子及びその製造方法 | |
| US20050255411A1 (en) | Multiple exposure and shrink to achieve reduced dimensions | |
| JPH07201889A (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| US8163466B2 (en) | Method for selectively adjusting local resist pattern dimension with chemical treatment | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| US6583037B2 (en) | Method for fabricating gate of semiconductor device | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| CN117082963A (zh) | 超导金属叠层结构的制备方法和超导金属叠层结构 | |
| JPS6015920A (ja) | 半導体装置の製造方法 | |
| JPH0511431A (ja) | マスク用基板 |