JP2628555B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2628555B2 JP2628555B2 JP63067880A JP6788088A JP2628555B2 JP 2628555 B2 JP2628555 B2 JP 2628555B2 JP 63067880 A JP63067880 A JP 63067880A JP 6788088 A JP6788088 A JP 6788088A JP 2628555 B2 JP2628555 B2 JP 2628555B2
- Authority
- JP
- Japan
- Prior art keywords
- marker
- opening
- forming
- alignment
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特にコンタクトホールへのタ
ングステン選択成長時のアライメントマーカーの保護に
関し、 該アライメントマーカーへのタングステンの選択成長
を阻止し、マーカー部の段差を確保し、後工程における
精度良い位置合わせと、マーカー形成工程回数を減少さ
せることを目的とし、 半導体基板上に金属マーカーと、第１の金属配線とを
形成する工程と、 前記半導体基板上の全面に絶縁膜を形成する工程と、 前記絶縁膜を選択的に開口して、段差を設け、金属マ
ーカーと、前記半導体基板とを露出する第１の開口部と
を形成する工程と、 前記第１の開口部を設けた半導体基板上の全面に、保
護膜を形成する工程と、 前記絶縁膜と保護膜とを選択的に開口して、前記第１
の金属配線を露出する第２の開口部を形成する工程と、 前記第２の開口部に接続用金属を選択成長する工程
と、 前記接続用金属を選択成長した半導体基板に、選択的
に第２の金属配線を形成する工程とを有することを含み
構成する。
ングステン選択成長時のアライメントマーカーの保護に
関し、 該アライメントマーカーへのタングステンの選択成長
を阻止し、マーカー部の段差を確保し、後工程における
精度良い位置合わせと、マーカー形成工程回数を減少さ
せることを目的とし、 半導体基板上に金属マーカーと、第１の金属配線とを
形成する工程と、 前記半導体基板上の全面に絶縁膜を形成する工程と、 前記絶縁膜を選択的に開口して、段差を設け、金属マ
ーカーと、前記半導体基板とを露出する第１の開口部と
を形成する工程と、 前記第１の開口部を設けた半導体基板上の全面に、保
護膜を形成する工程と、 前記絶縁膜と保護膜とを選択的に開口して、前記第１
の金属配線を露出する第２の開口部を形成する工程と、 前記第２の開口部に接続用金属を選択成長する工程
と、 前記接続用金属を選択成長した半導体基板に、選択的
に第２の金属配線を形成する工程とを有することを含み
構成する。
本発明は半導体装置の製造方法に関するものであり、
更に詳しく言えば、コンタクトホールにタングステンを
選択成長するときのアライメントマーカー保護に関する
ものである。
更に詳しく言えば、コンタクトホールにタングステンを
選択成長するときのアライメントマーカー保護に関する
ものである。
第4,5図は従来例の半導体装置の製造方法に係る説明
図である。
図である。
第４図は従来例に係るタングステン選択成長とアライ
メントマーカーとの関係を説明する図である。
メントマーカーとの関係を説明する図である。
図において、Ａはアライメントマーカー部,Bはチップ
内パターンであり、１はSi基板,2は１層目のアルミ配
線,3は模擬アルミ電極を利用したアルミマーカー,4はSi
O2膜,5は開口部,6はSi基板１のSiを利用したSiマーカー
である。
内パターンであり、１はSi基板,2は１層目のアルミ配
線,3は模擬アルミ電極を利用したアルミマーカー,4はSi
O2膜,5は開口部,6はSi基板１のSiを利用したSiマーカー
である。
また、７は１層目のアルミ配線２と不図示の２層目の
アルミ配線とを接続するための開口部（コンタクトホー
ル）５に選択成長したタングステンである。なおタング
ステン７はSiO2膜４上には成長しないが、マーカー部Ａ
のアルミマーカー３やSiマーカー６にも同様に選択成長
する。
アルミ配線とを接続するための開口部（コンタクトホー
ル）５に選択成長したタングステンである。なおタング
ステン７はSiO2膜４上には成長しないが、マーカー部Ａ
のアルミマーカー３やSiマーカー６にも同様に選択成長
する。
第５図は従来例の半導体装置の製造方法に係る課題を
説明する図であり、電子線によるコンタクトホール等の
位置合わせをする方法を示している。
説明する図であり、電子線によるコンタクトホール等の
位置合わせをする方法を示している。
図において、その位置合わせ方法は、不図示の電子ビ
ーム装置等により電子ビーム８をSi基板１に設けたマー
カー部Ａに照射し、そのマーカー部Ａより反射される二
次電子8aを二次電子検出器９により検出し、その検出電
流を不図示の処理回路により画像処理して位置合わせを
行う。なお、マーカーＡは精度良い位置合わせをするた
めにSiO2膜４より低い位置（段差）に設けることが必須
条件である。
ーム装置等により電子ビーム８をSi基板１に設けたマー
カー部Ａに照射し、そのマーカー部Ａより反射される二
次電子8aを二次電子検出器９により検出し、その検出電
流を不図示の処理回路により画像処理して位置合わせを
行う。なお、マーカーＡは精度良い位置合わせをするた
めにSiO2膜４より低い位置（段差）に設けることが必須
条件である。
また、破線円内に示す図は、電子ビーム８が照射され
ているアライメントマーカー部Ａの拡大図を示してい
る。
ているアライメントマーカー部Ａの拡大図を示してい
る。
ところで従来によれば、選択成長するタングステン７
は第４図に示すように、アライメントマーカー部Ａに同
時に選択成長する。このため、第５図の破線円内に示す
図のように、タングステン７が凸状に形成されたアルミ
マーカー３や、タングステン７がSiO2膜４と平坦に形成
されたSiマーカー６から反射する二次電子8aは、横方向
への発散が多く、これにより二次電子検出器９により検
出される二次電子8aの検出分布領域が拡大され、二層目
の配線の形成工程に係るマスク等の精度良い位置合わせ
ができないという課題がある。
は第４図に示すように、アライメントマーカー部Ａに同
時に選択成長する。このため、第５図の破線円内に示す
図のように、タングステン７が凸状に形成されたアルミ
マーカー３や、タングステン７がSiO2膜４と平坦に形成
されたSiマーカー６から反射する二次電子8aは、横方向
への発散が多く、これにより二次電子検出器９により検
出される二次電子8aの検出分布領域が拡大され、二層目
の配線の形成工程に係るマスク等の精度良い位置合わせ
ができないという課題がある。
本発明はかかる従来例の課題に鑑み創作されたもので
あり、アライメントマーカーへのタングステンの選択成
長を阻止し、該マーカー部の段差を確保し、後工程にお
ける精度良い位置合わせと、マーカー形成工程回数を減
少させることを可能とする半導体装置の製造方法の提供
を目的とする。
あり、アライメントマーカーへのタングステンの選択成
長を阻止し、該マーカー部の段差を確保し、後工程にお
ける精度良い位置合わせと、マーカー形成工程回数を減
少させることを可能とする半導体装置の製造方法の提供
を目的とする。
本発明の半導体装置の製造方法は、その原理図を第１
図に、その一実施例を第２図に示すように、 半導体基板11上に金属マーカー13と、第１の金属配線
12とを形成する工程と、 前記半導体基板11上の全面に絶縁膜14を形成する工程
と、 前記絶縁膜14を選択的に開口して、段差を設け、金属
マーカー13と、前記半導体基板11とを露出する第１の開
口部15とを形成する工程と、 前記第１の開口部15を設けた半導体基板11上の全面
に、保護膜16を形成する工程と、 前記絶縁膜14と保護膜16とを選択的に開口して、前記
第１の金属配線12を露出する第２の開口部17を形成する
工程と、 前記第２の開口部17に接続用金属18を選択成長する工
程と、 前記接続用金属18を選択成長した半導体基板11に、選
択的に第２の金属配線19を形成する工程とを有すること
を特徴とし、上記目的を達成する。
図に、その一実施例を第２図に示すように、 半導体基板11上に金属マーカー13と、第１の金属配線
12とを形成する工程と、 前記半導体基板11上の全面に絶縁膜14を形成する工程
と、 前記絶縁膜14を選択的に開口して、段差を設け、金属
マーカー13と、前記半導体基板11とを露出する第１の開
口部15とを形成する工程と、 前記第１の開口部15を設けた半導体基板11上の全面
に、保護膜16を形成する工程と、 前記絶縁膜14と保護膜16とを選択的に開口して、前記
第１の金属配線12を露出する第２の開口部17を形成する
工程と、 前記第２の開口部17に接続用金属18を選択成長する工
程と、 前記接続用金属18を選択成長した半導体基板11に、選
択的に第２の金属配線19を形成する工程とを有すること
を特徴とし、上記目的を達成する。
本発明によれば、絶縁膜を選択的に開口して開口部を
設け、金属マーカーを露出した後、半導体基板の全面に
保護膜を形成している。
設け、金属マーカーを露出した後、半導体基板の全面に
保護膜を形成している。
このため、金属マーカーを後工程における接続用金属
選択成長から保護することが可能となり、次工程の電子
線による位置合わせ露光に用いるアライメントマーカー
の開口部の段差を確保し、精度良い位置合わせをするこ
とが可能となる。
選択成長から保護することが可能となり、次工程の電子
線による位置合わせ露光に用いるアライメントマーカー
の開口部の段差を確保し、精度良い位置合わせをするこ
とが可能となる。
次に図を参照しながら本発明の実施例について説明す
る。
る。
第１〜３図は本発明の実施例に係る半導体装置の製造
方法を説明する図であり、第１図は本発明の実施例に係
るアライメントマーカーを保護する方法の原理図であ
る。
方法を説明する図であり、第１図は本発明の実施例に係
るアライメントマーカーを保護する方法の原理図であ
る。
同図（ａ）はアライメントマーカーＡを説明する図で
ある。
ある。
図において、10はトランジスタ素子等の所定形成工程
等を経たSi基板11や絶縁膜14から成る半導体ウエハ,Aは
電子線による位置合わせ露光をする場合のアライメント
マーカーである。
等を経たSi基板11や絶縁膜14から成る半導体ウエハ,Aは
電子線による位置合わせ露光をする場合のアライメント
マーカーである。
なおアライメントマーカーＡは、アルミマーカー13a
や半導体ウエハ10のSi基板11を利用するSiマーカー13b
等であり、不図示の電子ビームを半導体ウエハ10に照射
したとき、二次電子を放出する金属性のマーカーであ
る。
や半導体ウエハ10のSi基板11を利用するSiマーカー13b
等であり、不図示の電子ビームを半導体ウエハ10に照射
したとき、二次電子を放出する金属性のマーカーであ
る。
なお、位置合わせ方法は、その二次電子を画像処理
し、絶縁膜14の段差を設けた開口部50のエッジを位置検
出することにより行う。
し、絶縁膜14の段差を設けた開口部50のエッジを位置検
出することにより行う。
同図（ｂ）は、アライメントマーカーＡを保護する状
態を示している。
態を示している。
図において、アライメントマーカーＡは一回目の位置
合わせに利用した後に、半導体ウエハ10内の多層配線等
のコンタクト用金属膜の選択成長からこれを保護するた
め保護膜16を形成する。
合わせに利用した後に、半導体ウエハ10内の多層配線等
のコンタクト用金属膜の選択成長からこれを保護するた
め保護膜16を形成する。
なお、保護膜16は絶縁性のSiO2膜やSi3N4膜等を用い
る。
る。
このようにして、金属性のアライメントマーカーＡに
絶縁性の保護膜16を形成する工程を有している。
絶縁性の保護膜16を形成する工程を有している。
このため、アライメントマーカーＡに選択成長する金
属を保護膜16を介して阻止することができる。これによ
り開口部50の段差を維持することが可能となり、次工程
における位置合わせ用のアライメントマーカーに使用す
ることが可能となる。
属を保護膜16を介して阻止することができる。これによ
り開口部50の段差を維持することが可能となり、次工程
における位置合わせ用のアライメントマーカーに使用す
ることが可能となる。
第２図は本発明の実施例に係る多層アルミ配線の形成
工程図を示している。
工程図を示している。
図において、まず所定形成工程を経たSi基板11上のチ
ップ内パターンＢに第１層目のアルミ配線12と，アライ
メントマーカー部Ａにアルミマーカー13とをそれぞれス
パッタ法等により形成する（同図（ａ））。
ップ内パターンＢに第１層目のアルミ配線12と，アライ
メントマーカー部Ａにアルミマーカー13とをそれぞれス
パッタ法等により形成する（同図（ａ））。
次にSi基板11の全面に層間絶縁膜としてSiO2,Si3N4,P
SC膜等の絶縁膜14を形成し、その後平坦化を行う（同図
（ｂ））。
SC膜等の絶縁膜14を形成し、その後平坦化を行う（同図
（ｂ））。
次いで、アライメントマーカー部Ａの絶縁膜14をレジ
ストをマスクにして、絶縁膜14を選択的に除去し、アル
ミマーカー13とSi基板11とを露出する開口部15を形成す
る。その後、不図示の電子線により位置合わせ露光し、
チップ内パターンＢのコンタクトホール用のマスクパタ
ーンを形成する（同図（ｃ））。
ストをマスクにして、絶縁膜14を選択的に除去し、アル
ミマーカー13とSi基板11とを露出する開口部15を形成す
る。その後、不図示の電子線により位置合わせ露光し、
チップ内パターンＢのコンタクトホール用のマスクパタ
ーンを形成する（同図（ｃ））。
次に、位置合わせ露光したアルミマーカーＢを保護す
る膜厚500〜1000〔Å〕程度の絶縁性の保護膜16をプラ
ズマCVD法等により形成する（同図（ｄ））。
る膜厚500〜1000〔Å〕程度の絶縁性の保護膜16をプラ
ズマCVD法等により形成する（同図（ｄ））。
さらに、チップ内パターンＢの絶縁膜14をレジストを
マスクにして、選択的に除去し、第２層目のアルミ配線
12を露出する開口部17を形成する（同図（ｅ））。
マスクにして、選択的に除去し、第２層目のアルミ配線
12を露出する開口部17を形成する（同図（ｅ））。
次いで、チップ内パターンＢの開口部17にタングステ
ン18を選択成長する。なお、アライメントマーカー部Ａ
には保護膜16を設けているためタングステン18は成長し
ない（同図（ｆ））。
ン18を選択成長する。なお、アライメントマーカー部Ａ
には保護膜16を設けているためタングステン18は成長し
ない（同図（ｆ））。
次に、スパッタ法等により、第２層目のアルミ配線19
を形成し、該第２のアルミ配線19と第１のアルミ配線12
とを、タングステン18を介して接続し、多層配線を形成
する。なおアライメントマーカー部Ａの開口部15内に成
長した第２層目のアルミ配線19は、パターニングするこ
とにより次工程におけるアルミマーカーとして使用する
ことができる。
を形成し、該第２のアルミ配線19と第１のアルミ配線12
とを、タングステン18を介して接続し、多層配線を形成
する。なおアライメントマーカー部Ａの開口部15内に成
長した第２層目のアルミ配線19は、パターニングするこ
とにより次工程におけるアルミマーカーとして使用する
ことができる。
第３図は本発明の実施例の多層アルミ配線工程に係る
平面図であり、チップ内パターンＢのコンタクトホール
のアライメント方法を示している。
平面図であり、チップ内パターンＢのコンタクトホール
のアライメント方法を示している。
図において、13a,13bはアルミマーカー,12a,12bは第
１層目のアルミ配線,14は絶縁膜である。
１層目のアルミ配線,14は絶縁膜である。
コンタクトホールのアライメントに使用するアルミマ
ーカー部12a,12bは、不図示の電子線が照射されるた
め、現像によりレジスト膜が無くなり、コンタクトホー
ルエッチングの際に、保護膜16がエッチングされて露出
することがある。
ーカー部12a,12bは、不図示の電子線が照射されるた
め、現像によりレジスト膜が無くなり、コンタクトホー
ルエッチングの際に、保護膜16がエッチングされて露出
することがある。
この対策として、アライメントマーカー部Ａに二以上
のアルミマーカー13a,13bを設け、交互に使用する。
のアルミマーカー13a,13bを設け、交互に使用する。
このようにして、絶縁膜14を選択的に開口して、開口
部15を設け、アルミマーカー13を露出した後、Si基板11
の全面に保護膜16を形成している。
部15を設け、アルミマーカー13を露出した後、Si基板11
の全面に保護膜16を形成している。
このためアルミマーカー13を後工程におけるタングス
テン選択成長から保護することが可能となり、次工程の
電子線による位置合わせ露光に用いるアライメントマー
カーの開口部15の段差を確保し、精度良い位置合わせを
することが可能となる。
テン選択成長から保護することが可能となり、次工程の
電子線による位置合わせ露光に用いるアライメントマー
カーの開口部15の段差を確保し、精度良い位置合わせを
することが可能となる。
以上説明したように本発明によれば、アライメントマ
ーカー部を保護膜により接続用金属の選択成長を阻止す
ることができる。
ーカー部を保護膜により接続用金属の選択成長を阻止す
ることができる。
これにより、次工程における位置合わせ用のアライメ
ントマーカーとして使用することが可能になり、マーカ
ー形成工程の節減を図ること及び精度良い位置合わせを
することが可能となる。
ントマーカーとして使用することが可能になり、マーカ
ー形成工程の節減を図ること及び精度良い位置合わせを
することが可能となる。
第１図は本発明の実施例に係るアライメントマーカーを
保護する方法の原理図、 第２図は本発明の実施例に係る多層配線工程の形成工程
図、 第３図は本発明の実施例の多層配線工程に係る平面図、 第４図は従来例のタングステン選択成長とアライメント
マーカーとの関係を説明する図、 第５図は、従来例の半導体装置の製造方法に係る課題を
説明する図である。 （符号の説明） 10……半導体ウエハ、 1,11……Si基板（半導体基板）、 2,12……第１層目のアルミ配線（第１の金属配線）、 3,13a,13,131,132……アルミマーカー（金属マーカ
ー）、 4,14……SiO2膜（絶縁膜）、 5,50,15,17……開口部、 6,13b……Siマーカー（金属マーカー）、 7,18……タングステン（接続用金属）、 ８……電子ビーム（電子線）、 ９……二次電子検出器、 8a……二次電子、 16……保護膜、 19……第２層目のアルミ配線（第２の金属配線）、 Ａ……アライメントマーカー部、 Ｂ……チップ内パターン部。
保護する方法の原理図、 第２図は本発明の実施例に係る多層配線工程の形成工程
図、 第３図は本発明の実施例の多層配線工程に係る平面図、 第４図は従来例のタングステン選択成長とアライメント
マーカーとの関係を説明する図、 第５図は、従来例の半導体装置の製造方法に係る課題を
説明する図である。 （符号の説明） 10……半導体ウエハ、 1,11……Si基板（半導体基板）、 2,12……第１層目のアルミ配線（第１の金属配線）、 3,13a,13,131,132……アルミマーカー（金属マーカ
ー）、 4,14……SiO2膜（絶縁膜）、 5,50,15,17……開口部、 6,13b……Siマーカー（金属マーカー）、 7,18……タングステン（接続用金属）、 ８……電子ビーム（電子線）、 ９……二次電子検出器、 8a……二次電子、 16……保護膜、 19……第２層目のアルミ配線（第２の金属配線）、 Ａ……アライメントマーカー部、 Ｂ……チップ内パターン部。
Claims (1)
- 【請求項１】半導体基板（11）上に金属マーカー（13）
及び第１の金属配線（12）を形成する工程と、 前記半導体基板（11）上の全面に絶縁膜（14）を形成す
る工程と、 前記絶縁膜（14）を選択的に開口して段差を設けるとと
もに、前記金属マーカー（13）及び半導体基板（11）が
露出する第１の開口部（15）を形成する工程と、 前記第１の開口部（15）を設けた半導体基板（11）上の
全面に保護膜（16）を形成する工程と、 前記絶縁膜（14）及び保護膜（16）を選択的に開口し
て、前記第１の金属配線（12）を露出する第２の開口部
（17）を形成する工程と、 前記第２の開口部（17）に接続用金属（18）を選択成長
する工程と、 前記接続用金属（18）を選択成長した半導体基板（11）
に選択的に第２の金属配線（19）を形成する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067880A JP2628555B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067880A JP2628555B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01239921A JPH01239921A (ja) | 1989-09-25 |
| JP2628555B2 true JP2628555B2 (ja) | 1997-07-09 |
Family
ID=13357663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067880A Expired - Lifetime JP2628555B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2628555B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2754609B2 (ja) * | 1988-06-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4680424B2 (ja) * | 2001-06-01 | 2011-05-11 | Ｏｋｉセミコンダクタ株式会社 | 重ね合わせ位置検出マークの製造方法 |
| FR3008543B1 (fr) | 2013-07-15 | 2015-07-17 | Soitec Silicon On Insulator | Procede de localisation de dispositifs |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6035515A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造法 |
| JPS63136543A (ja) * | 1986-11-27 | 1988-06-08 | Sony Corp | 半導体装置 |
-
1988
- 1988-03-22 JP JP63067880A patent/JP2628555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01239921A (ja) | 1989-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| US5391516A (en) | Method for enhancement of semiconductor device contact pads | |
| US5196376A (en) | Laser lithography for integrated circuit and integrated circuit interconnect manufacture | |
| EP0405585A2 (en) | A method of manufacturing a semiconductor device | |
| JP2905500B2 (ja) | 半導体装置の製造方法 | |
| JP2890538B2 (ja) | 半導体装置 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JP2628555B2 (ja) | 半導体装置の製造方法 | |
| KR20000071655A (ko) | 반도체 가공을 위한 최상부층 이미징 리소그래피 | |
| TWI238456B (en) | Composite layer method for minimizing PED effect | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| KR100192434B1 (ko) | 반도체 소자의 제조방법 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| JPS61191034A (ja) | 金属パタ−ン形成方法 | |
| JPS58161346A (ja) | 金属突起電極の形成方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS59107514A (ja) | 半導体装置の製法 | |
| JPS5850026B2 (ja) | 半導体装置の製造方法 | |
| JPS6351657A (ja) | 金属パタ−ンの形成方法 |