JP2666393B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2666393B2 JP2666393B2 JP63180884A JP18088488A JP2666393B2 JP 2666393 B2 JP2666393 B2 JP 2666393B2 JP 63180884 A JP63180884 A JP 63180884A JP 18088488 A JP18088488 A JP 18088488A JP 2666393 B2 JP2666393 B2 JP 2666393B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- insulating film
- semiconductor device
- wiring layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の特にアライメントマークの構
造に関するものである。
造に関するものである。
従来のスクライブ領域に形成されたアライメントマー
クの構造は特開60−35514のように単純にアライナーメ
ーカーの所望するアライメントマークをスクライブ領域
の半導体基板上に形成したものであった。
クの構造は特開60−35514のように単純にアライナーメ
ーカーの所望するアライメントマークをスクライブ領域
の半導体基板上に形成したものであった。
〔発明が解決しようとする課題） しかし、前述の従来技術では、特にゲート配線層のア
ライメントマークの場合、前記アライメントマーク下の
半導体基板がゲート配線層のパターン形成時のエッチン
グ工程において掘られる。さらに後工程の第２絶縁膜等
の形成時において実施される弗化水素酸水溶液の前洗浄
工程のエッチングにより前記アライメントマークの下の
前記半導体基板は、大きく掘り取られ、前記アライメン
トマークの寸法が十分に太くない場合はそのアライメン
トマーク全てもしくはその一部が半導体基板より剥離し
てしまう。特に、半導体装置の微細化にともなって使用
される縮小投影型露光装置のアライメントマークは約２
μｍと細いために剥離しやすくなって来ている。このよ
うにアライメントマークの全てもしくは一部が半導体基
板より剥離する事によってアライメントマークは損傷を
受け、次にこのアライメントマークを用いてアライメン
トしようとしても精度を十分に出せなくなったり、最悪
の場合、アライメント不能となり半導体装置の製造に大
きな支障を生じさせるものである。
ライメントマークの場合、前記アライメントマーク下の
半導体基板がゲート配線層のパターン形成時のエッチン
グ工程において掘られる。さらに後工程の第２絶縁膜等
の形成時において実施される弗化水素酸水溶液の前洗浄
工程のエッチングにより前記アライメントマークの下の
前記半導体基板は、大きく掘り取られ、前記アライメン
トマークの寸法が十分に太くない場合はそのアライメン
トマーク全てもしくはその一部が半導体基板より剥離し
てしまう。特に、半導体装置の微細化にともなって使用
される縮小投影型露光装置のアライメントマークは約２
μｍと細いために剥離しやすくなって来ている。このよ
うにアライメントマークの全てもしくは一部が半導体基
板より剥離する事によってアライメントマークは損傷を
受け、次にこのアライメントマークを用いてアライメン
トしようとしても精度を十分に出せなくなったり、最悪
の場合、アライメント不能となり半導体装置の製造に大
きな支障を生じさせるものである。
また、前記の剥離したゲート配線層のアライメントマ
ークのパターンが半導体基板の上に付着するとゲート配
線層および金属配線層のパターンの電気的短絡の原因と
なったり、第２絶縁膜の形成時の突起物の原因となり絶
縁性や被覆性を悪化させたり、さらには、フォトリソグ
ラフィー工程におけるフォトレジストの膜厚のむらの原
因となってパターン欠陥の原因となり歩留りの低下を招
くという問題も生じさせる。
ークのパターンが半導体基板の上に付着するとゲート配
線層および金属配線層のパターンの電気的短絡の原因と
なったり、第２絶縁膜の形成時の突起物の原因となり絶
縁性や被覆性を悪化させたり、さらには、フォトリソグ
ラフィー工程におけるフォトレジストの膜厚のむらの原
因となってパターン欠陥の原因となり歩留りの低下を招
くという問題も生じさせる。
さらには、歩留りの低下以上に半導体装置としての長
期信頼性の劣化の原因に、半導体基板上に剥離したアラ
イメントマークパターンが付着した場合なることも有
り、これは半導体装置の製造の根元にかかわる問題であ
り重大な問題点である。
期信頼性の劣化の原因に、半導体基板上に剥離したアラ
イメントマークパターンが付着した場合なることも有
り、これは半導体装置の製造の根元にかかわる問題であ
り重大な問題点である。
本発明はこのような従来技術の問題点を解決するもの
であり、その目的とする所は剥離しないゲート配線層の
アライメントマークの形成方法を提供することであり、
歩留り向上、長期信頼性の保障及び半導体装置の製造の
支障を取り除く事である。
であり、その目的とする所は剥離しないゲート配線層の
アライメントマークの形成方法を提供することであり、
歩留り向上、長期信頼性の保障及び半導体装置の製造の
支障を取り除く事である。
本発明の半導体装置は、ゲート配線層のアライメント
マークを半導体基板上に絶縁膜をかいして配置しその上
部に第２絶縁膜を形成することにより、前述の問題を解
決する。
マークを半導体基板上に絶縁膜をかいして配置しその上
部に第２絶縁膜を形成することにより、前述の問題を解
決する。
第１図は本発明の実施例のスクライブ領域のアライメ
ントマークの平面図である。第２図は断面図である。
ントマークの平面図である。第２図は断面図である。
スクライブ領域６に形成すべきステッパー用のゲート
配線層のアライメントマーク３を、半導体基板１の上に
形成した第１の絶縁膜２の上に形成し前記アライメント
マーク３の上に第２絶縁膜４を形成し、さらにその上部
をパッシベーション膜５にてカバーした。
配線層のアライメントマーク３を、半導体基板１の上に
形成した第１の絶縁膜２の上に形成し前記アライメント
マーク３の上に第２絶縁膜４を形成し、さらにその上部
をパッシベーション膜５にてカバーした。
この構造によれば、ゲート配線層のアライメントマー
ク３の下部は絶縁膜であり、半導体基板の時のように掘
られることはなくなった。
ク３の下部は絶縁膜であり、半導体基板の時のように掘
られることはなくなった。
以上述べたように、本発明によればスクライブ領域に
形成されたゲート配線層のアライメントマークは、後工
程のエッチング及び処理によって剥離する事なく保持さ
れ、アライメント不能やアライメント精度の低下もなく
なり半導体装置の製造に大きな支障を発生させる事はな
くなった。
形成されたゲート配線層のアライメントマークは、後工
程のエッチング及び処理によって剥離する事なく保持さ
れ、アライメント不能やアライメント精度の低下もなく
なり半導体装置の製造に大きな支障を発生させる事はな
くなった。
また、剥離したアライメントマークのパターンが半導
体基板に付着して生じたゲート配線層や金属配線層のパ
ターンの電気的短絡もアライメントマークが剥離するこ
とがなくなった事によりなくなり、第２絶縁膜の形成時
の突起物の原因となり第２絶縁膜の絶縁性や被覆性を悪
化させていた事もやはりアライメントマークの剥離がな
くなった事によってなくなり、さらにはフォトリソグラ
フィ工程におけるフォトレジストの膜厚のむらが原因の
パターン欠陥もなくなって半導体装置の歩留りは低下す
る事はなく実質的な歩留り向上を行なうことができるも
のである。さらには、長期信頼性も必然的に向上し品質
の向上も大きく増大するという効果も得られるものであ
る。
体基板に付着して生じたゲート配線層や金属配線層のパ
ターンの電気的短絡もアライメントマークが剥離するこ
とがなくなった事によりなくなり、第２絶縁膜の形成時
の突起物の原因となり第２絶縁膜の絶縁性や被覆性を悪
化させていた事もやはりアライメントマークの剥離がな
くなった事によってなくなり、さらにはフォトリソグラ
フィ工程におけるフォトレジストの膜厚のむらが原因の
パターン欠陥もなくなって半導体装置の歩留りは低下す
る事はなく実質的な歩留り向上を行なうことができるも
のである。さらには、長期信頼性も必然的に向上し品質
の向上も大きく増大するという効果も得られるものであ
る。
本発明の効果は、ゲート配線層のアライメントマーク
の半導体基板からの剥離を防止する手段としてアライメ
ントマークの下に半導体基板よりエッチングされにくい
膜質の絶縁膜を形成するものであり、その膜質の種類・
膜厚およびパターンの形状等によっていろいろな組合わ
せ、構造が可能であり応用範囲・自由度の大きい発明と
言える。よって実施例で示したようにアライメントマー
クの周辺にのみ形成しても、スクライブ領域全体に形成
しても同じ効果が得られるものである。
の半導体基板からの剥離を防止する手段としてアライメ
ントマークの下に半導体基板よりエッチングされにくい
膜質の絶縁膜を形成するものであり、その膜質の種類・
膜厚およびパターンの形状等によっていろいろな組合わ
せ、構造が可能であり応用範囲・自由度の大きい発明と
言える。よって実施例で示したようにアライメントマー
クの周辺にのみ形成しても、スクライブ領域全体に形成
しても同じ効果が得られるものである。
さらには、本発明の効果はアライメントマークのみで
はなく、スクライブ領域に形成される他のゲート配線層
のパターン（たとえば、アライメントずれ量を測定する
パターン、解像度を検査するパターン、工程を識別する
ためのパターン、寸法を測定するパターン等）に実施す
ることも可能であり同等の効果を得る事ができるもので
ある。
はなく、スクライブ領域に形成される他のゲート配線層
のパターン（たとえば、アライメントずれ量を測定する
パターン、解像度を検査するパターン、工程を識別する
ためのパターン、寸法を測定するパターン等）に実施す
ることも可能であり同等の効果を得る事ができるもので
ある。
第１図は本発明の実施例のスクライブ領域のアライメン
トマークの平面図。 第２図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 １……半導体基板 ２……絶縁膜 ３……ゲート配線層のアライメントマーク ４……第２絶縁膜 ５……パッシベーション膜 ６……スクライブ領域
トマークの平面図。 第２図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 １……半導体基板 ２……絶縁膜 ３……ゲート配線層のアライメントマーク ４……第２絶縁膜 ５……パッシベーション膜 ６……スクライブ領域
Claims (5)
- 【請求項１】半導体基板の所定の位置に設けられたスク
ライブ領域、前記スクライブ領域上に設けられた厚い第
１絶縁膜、前記第１絶縁膜上に設けられたゲート配線層
からなるアライメントマーク、前記アライメントマーク
上に被覆された第２絶縁膜を有することを特徴とする半
導体装置。 - 【請求項２】前記第１絶縁膜は、前記スクライブ領域の
幅よりも狭い幅を有するものであることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】前記第２絶縁膜上には、表面保護膜が設け
られてなることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】前記第２絶縁膜は、前記第１絶縁膜よりも
大なる面積を有するものであることを特徴とする請求項
１記載の半導体装置。 - 【請求項５】前記表面保護膜は前記第２絶縁膜よりも大
なる面積を有するものであることを特徴とする請求項３
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180884A JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180884A JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230114A JPH0230114A (ja) | 1990-01-31 |
| JP2666393B2 true JP2666393B2 (ja) | 1997-10-22 |
Family
ID=16091020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180884A Expired - Fee Related JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666393B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053243A (ja) * | 1991-06-21 | 1993-01-08 | Nec Kyushu Ltd | 半導体装置 |
| JP5047911B2 (ja) * | 2008-09-12 | 2012-10-10 | シャープ株式会社 | 番組録画装置、番組録画プログラム、及びコンピュータ読み取り可能な記録媒体 |
| JP2015070251A (ja) * | 2013-10-01 | 2015-04-13 | 富士通セミコンダクター株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
1988
- 1988-07-19 JP JP63180884A patent/JP2666393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230114A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4105468A (en) | Method for removing defects from chromium and chromium oxide photomasks | |
| JP2666393B2 (ja) | 半導体装置 | |
| JP2666383B2 (ja) | 半導体装置 | |
| JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JPH0372653A (ja) | 半導体装置 | |
| JP2820008B2 (ja) | 半導体装置の膜厚モニタ構造及びモニタ方法 | |
| JPH01276627A (ja) | 半導体装置 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH0254563A (ja) | 半導体装置 | |
| JPS62143052A (ja) | マスク | |
| JPH01276626A (ja) | 半導体装置 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPS62260341A (ja) | 多層配線層の形成方法 | |
| JPS5871615A (ja) | 半導体装置の製造方法 | |
| JPH0230116A (ja) | 半導体装置 | |
| JPH0223955B2 (ja) | ||
| JPS6148708B2 (ja) | ||
| JPS60173713A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPS63292653A (ja) | 半導体装置の製造方法 | |
| JPH03160730A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06291198A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |