JPH01276626A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01276626A JPH01276626A JP63104815A JP10481588A JPH01276626A JP H01276626 A JPH01276626 A JP H01276626A JP 63104815 A JP63104815 A JP 63104815A JP 10481588 A JP10481588 A JP 10481588A JP H01276626 A JPH01276626 A JP H01276626A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- wiring layer
- gate wiring
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にアライメントマークの製造
に関するものである。
に関するものである。
従来のスクライブ領域に形成された縮小投影型露光装置
(以下ステッパー)のゲート配線層のアライメントマー
クの構造は第3図の平面図と第4図の断面図に示したよ
うに簡単に、アライメントマーク2をスクライブ領域l
の半導体基板4の上に形成したものであった。
(以下ステッパー)のゲート配線層のアライメントマー
クの構造は第3図の平面図と第4図の断面図に示したよ
うに簡単に、アライメントマーク2をスクライブ領域l
の半導体基板4の上に形成したものであった。
しかし、前述の従来の技術では、ゲート配線層のアライ
メントマーク2の下の半導体基板4が、ゲート配線層の
パターン形成時のエツチングにおいて掘られる。さらに
後工程の絶縁膜形成時に実施される前洗浄の弗化水素酸
水溶液によるエツチングによりアライントマーク下の前
記半導体基板4は、第4図の断面図のように大きく掘り
収られる。このような事が生じても、前記アライメント
マーク2の寸法が十分に太ければ、半導体基板4より剥
離することは生じないであろうが、アライメントマーク
の寸法はスラッパーによって決定しておりほぼ2.Oノ
zmと細いために、時としてアライメントマークの一部
パターンは半導体基板4より剥離して、アライメントマ
ークが損傷を受は不完全な鞠となってアライメント不能
を生じさせ半導体装置の製造に大きな支障をきたすとい
う重大な問題を生じさせる。
メントマーク2の下の半導体基板4が、ゲート配線層の
パターン形成時のエツチングにおいて掘られる。さらに
後工程の絶縁膜形成時に実施される前洗浄の弗化水素酸
水溶液によるエツチングによりアライントマーク下の前
記半導体基板4は、第4図の断面図のように大きく掘り
収られる。このような事が生じても、前記アライメント
マーク2の寸法が十分に太ければ、半導体基板4より剥
離することは生じないであろうが、アライメントマーク
の寸法はスラッパーによって決定しておりほぼ2.Oノ
zmと細いために、時としてアライメントマークの一部
パターンは半導体基板4より剥離して、アライメントマ
ークが損傷を受は不完全な鞠となってアライメント不能
を生じさせ半導体装置の製造に大きな支障をきたすとい
う重大な問題を生じさせる。
また、半導体基板より剥離したゲート配線層のアライメ
ントマークのパターンが同一の半導体基板もしくは他の
半導体基板に1寸着して、ゲート配線層パターンや金属
配線層パターンの短絡を生じさせたり、半導体基板に1
寸着することにより、後工程の絶縁膜の形成時の突起物
として被覆性や絶縁性の悪化の原因となって半導体装置
としての機能低下を引きおこし、歩留り低下や、長期信
頼性の劣化を生じさせるという問題を生じさせる。
ントマークのパターンが同一の半導体基板もしくは他の
半導体基板に1寸着して、ゲート配線層パターンや金属
配線層パターンの短絡を生じさせたり、半導体基板に1
寸着することにより、後工程の絶縁膜の形成時の突起物
として被覆性や絶縁性の悪化の原因となって半導体装置
としての機能低下を引きおこし、歩留り低下や、長期信
頼性の劣化を生じさせるという問題を生じさせる。
さらには、付着したアライメントマークのパターンによ
り、フォトリソグラフィー工程におけるフォトレジスト
の膜厚めバラツキを生じさせるという重大な問題が発生
する。付着したアライメントマークのパターンがある所
には凸が生じ凸の頂上はフォトレジストが薄くなり、金
属配線ならば配線パターンの断線を生じさせ、絶縁膜な
らば、ピンホールの発生が起る。また、凸の下の部分に
おいては、金属配線の隣接するパターンが短絡、接続が
発生し、絶縁膜ならば所定の穴(ホール)の形成が十分
にされずに穴径が小さくなるかつぶれで皆無となり半導
体装置としては電気に接続不良となる0以上述べたよう
に、半導体装置としての品質の低下や歩留りの劣化を生
じさせるという問題を生じさせるものである1以上のよ
うに従来の技術は多くの問題点を有しており、本発明は
、このような問題点を解決するものである。その目的と
する所は、剥離しないゲート配線層のアライメントマー
クを形成することであり、歩留り向上、長期信頼性の確
保そして、スムーズな半導体装置の製造を保障すること
である。
り、フォトリソグラフィー工程におけるフォトレジスト
の膜厚めバラツキを生じさせるという重大な問題が発生
する。付着したアライメントマークのパターンがある所
には凸が生じ凸の頂上はフォトレジストが薄くなり、金
属配線ならば配線パターンの断線を生じさせ、絶縁膜な
らば、ピンホールの発生が起る。また、凸の下の部分に
おいては、金属配線の隣接するパターンが短絡、接続が
発生し、絶縁膜ならば所定の穴(ホール)の形成が十分
にされずに穴径が小さくなるかつぶれで皆無となり半導
体装置としては電気に接続不良となる0以上述べたよう
に、半導体装置としての品質の低下や歩留りの劣化を生
じさせるという問題を生じさせるものである1以上のよ
うに従来の技術は多くの問題点を有しており、本発明は
、このような問題点を解決するものである。その目的と
する所は、剥離しないゲート配線層のアライメントマー
クを形成することであり、歩留り向上、長期信頼性の確
保そして、スムーズな半導体装置の製造を保障すること
である。
本発明の半導体装置は、スクライブ領域に形成するゲー
ト配線層のアライメントマークを、半導体基板の上に絶
縁膜をかいして配置形成することによって、前述の問題
点を解決する。
ト配線層のアライメントマークを、半導体基板の上に絶
縁膜をかいして配置形成することによって、前述の問題
点を解決する。
第1図は本発明の実施例のスクライブ領域のアライメン
トマークの平面図である。第2図は断面図である。
トマークの平面図である。第2図は断面図である。
スクライブ領域1にゲート配線層で形成されたステプバ
ー用のアライメントマーク2の下に絶縁膜のパターン3
を形成した本発明の実施例のこの横道によれば、特に、
ゲート配線層のエツチングおよび後工程の弗化水素酸水
溶液によるエツチングにおいて半導体基板よりエツチン
グされにくい絶縁膜はアライメントマークの直下をエツ
チングされえぐられることはなくなり、アライメントマ
ークは1分にその所定の機能をする。また、剥離するこ
とがなくなり前述の問題の原因となることはなくなった
。
ー用のアライメントマーク2の下に絶縁膜のパターン3
を形成した本発明の実施例のこの横道によれば、特に、
ゲート配線層のエツチングおよび後工程の弗化水素酸水
溶液によるエツチングにおいて半導体基板よりエツチン
グされにくい絶縁膜はアライメントマークの直下をエツ
チングされえぐられることはなくなり、アライメントマ
ークは1分にその所定の機能をする。また、剥離するこ
とがなくなり前述の問題の原因となることはなくなった
。
以上述べたように本発明によれば、スクライブ領域に形
成されたアライメントマークは半導体基板より剥離する
事なく保持される。このことにより、ステッパーのアラ
イメントか不能となったりアライメント精度の不良とな
る事がなくなるという効果が生じるものである。
成されたアライメントマークは半導体基板より剥離する
事なく保持される。このことにより、ステッパーのアラ
イメントか不能となったりアライメント精度の不良とな
る事がなくなるという効果が生じるものである。
また、剥離したアライメントマークの付着により生じて
いた、前述の問題点がなくなった事による半導体装置の
歩留りの向上、長期信頼性の向上や品質の向上等多くの
効果があげられるものである。
いた、前述の問題点がなくなった事による半導体装置の
歩留りの向上、長期信頼性の向上や品質の向上等多くの
効果があげられるものである。
以上のように本発明の効果は、ゲート配線層のアライメ
ントマークを半導体基板上に絶縁膜をかいして配置する
ことにより、得られるものであ−)て、この絶縁膜のパ
ターンの形状は、実施例に限定されるものではなく、ア
ライメントマークの機能を損なわないものであればスク
ライブ領域の中で自由に設定できるものである。
ントマークを半導体基板上に絶縁膜をかいして配置する
ことにより、得られるものであ−)て、この絶縁膜のパ
ターンの形状は、実施例に限定されるものではなく、ア
ライメントマークの機能を損なわないものであればスク
ライブ領域の中で自由に設定できるものである。
また、本発明の効果はアライメントマークに対してのみ
有効というものでなく、スクライブ領域に形成されるゲ
ート配線層の他のパターン(アライメントずれを測定す
るパターン(たとえばバーニア類)や寸法を測定するパ
ターン、解像性能を検査するパターン、工程・パターン
等を識別するためのパターン等)に実施しても同様な効
果を得る事もできるものである。
有効というものでなく、スクライブ領域に形成されるゲ
ート配線層の他のパターン(アライメントずれを測定す
るパターン(たとえばバーニア類)や寸法を測定するパ
ターン、解像性能を検査するパターン、工程・パターン
等を識別するためのパターン等)に実施しても同様な効
果を得る事もできるものである。
【図面の簡単な説明】
第1図は本発明の実施例のスクライブ領域のアライメン
トマークの平面図。 第2図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 第3図は従来技術のスクライブ領域のアライメントマー
クの平面図。 第4図は従来技術のスクライブ領域のアライメントマー
クの断面図。 1・・・スクライブ領域 2・・・アライメントマーク 3・・・本発明によるところのパターン4・・・半導体
基板 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)埠4 口
トマークの平面図。 第2図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 第3図は従来技術のスクライブ領域のアライメントマー
クの平面図。 第4図は従来技術のスクライブ領域のアライメントマー
クの断面図。 1・・・スクライブ領域 2・・・アライメントマーク 3・・・本発明によるところのパターン4・・・半導体
基板 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)埠4 口
Claims (1)
- スクライブ領域に形成されたゲート配線層のアライメ
ントマークにおいて、前記アライメントマークを半導体
基板の上に絶縁膜を介して配置した事を特徴とする半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63104815A JPH01276626A (ja) | 1988-04-27 | 1988-04-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63104815A JPH01276626A (ja) | 1988-04-27 | 1988-04-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276626A true JPH01276626A (ja) | 1989-11-07 |
Family
ID=14390906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63104815A Pending JPH01276626A (ja) | 1988-04-27 | 1988-04-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276626A (ja) |
-
1988
- 1988-04-27 JP JP63104815A patent/JPH01276626A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01276626A (ja) | 半導体装置 | |
JP2666383B2 (ja) | 半導体装置 | |
JP2666393B2 (ja) | 半導体装置 | |
JPS59182541A (ja) | 半導体装置の製造方法 | |
KR100356014B1 (ko) | 정렬 마크 제조 방법 | |
JPH0513372B2 (ja) | ||
JPH01276627A (ja) | 半導体装置 | |
JP2700004B2 (ja) | 半導体装置の製造方法 | |
KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
JPH03106013A (ja) | 位置合わせマーク作成方法 | |
JPH05109719A (ja) | 半導体装置の製造方法 | |
KR970013155A (ko) | 금속배선용 콘택식각 모니터링 방법 | |
JPH0245909A (ja) | 半導体装置の製造方法 | |
JPS6211783B2 (ja) | ||
JPH0567611A (ja) | 半導体装置及びその製造方法 | |
JPH03127827A (ja) | 半導体装置の製造法 | |
JPH05121561A (ja) | 半導体装置の製造方法 | |
JPH03239331A (ja) | 半導体装置の製造方法 | |
JPH03142820A (ja) | 半導体装置の製造方法 | |
JPS6473718A (en) | Manufacture of semiconductor integrated circuit device | |
JPH05218212A (ja) | 半導体装置の製造方法 | |
JPH01152722A (ja) | 半導体装置 | |
KR19980027002A (ko) | 반도체 소자의 제조 방법 | |
JPS61183944A (ja) | 多層電極形成方法 |