JPH0230114A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0230114A JPH0230114A JP63180884A JP18088488A JPH0230114A JP H0230114 A JPH0230114 A JP H0230114A JP 63180884 A JP63180884 A JP 63180884A JP 18088488 A JP18088488 A JP 18088488A JP H0230114 A JPH0230114 A JP H0230114A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- alignment mark
- wiring layer
- gate wiring
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 4
- 230000007774 longterm Effects 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の特にアライメントマクの構造に
関するものである。
関するものである。
［従来の技術１
従来のスクライブ領域に形成されたアライメントマーク
の構造は時開６０−３５５１４のように単純にアライナ
−メーカーの所望するアライメントマークなスクライブ
領域の半導体基板上に形成したものであった。
の構造は時開６０−３５５１４のように単純にアライナ
−メーカーの所望するアライメントマークなスクライブ
領域の半導体基板上に形成したものであった。
［発明が解決しようとする課題）
しかし、前述の従来技術では、特にゲート配線層のアラ
イメントマークの場合、前記アライメントマークの下の
半導体基板がゲート配線層のパターン形成時のエツチン
グ工程において掘られる。さらに後工程の第２絶縁膜等
の形成時において実施される弗化水素酸水溶液の前洗浄
工程のエツチングにより前記アライメントマークの下の
前記半導体基板は、大きく堀り取られ、前記アライメン
トマークの寸法が十分に太くない場合はそのアライメン
トマーク全てもしくはその一部が半導体基板より剥離し
てしまう。特に、半導体装置の微細化にともなって使用
される縮小投影型露光装置のアライメントマークは約２
μｍと細いために剥離しやすくなって来ている。このよ
うにアライメントマークの全てもしくは一部が半導体基
板より剥離する事によってアライメントマークは損傷を
受け、次にこのアライメントマークを用いてアライメン
トしようとしても精度を十分に出せな（なったり、最悪
の場合、アライメント不能となり半導体装置の製造に大
きな支障を生じさせるものである。
イメントマークの場合、前記アライメントマークの下の
半導体基板がゲート配線層のパターン形成時のエツチン
グ工程において掘られる。さらに後工程の第２絶縁膜等
の形成時において実施される弗化水素酸水溶液の前洗浄
工程のエツチングにより前記アライメントマークの下の
前記半導体基板は、大きく堀り取られ、前記アライメン
トマークの寸法が十分に太くない場合はそのアライメン
トマーク全てもしくはその一部が半導体基板より剥離し
てしまう。特に、半導体装置の微細化にともなって使用
される縮小投影型露光装置のアライメントマークは約２
μｍと細いために剥離しやすくなって来ている。このよ
うにアライメントマークの全てもしくは一部が半導体基
板より剥離する事によってアライメントマークは損傷を
受け、次にこのアライメントマークを用いてアライメン
トしようとしても精度を十分に出せな（なったり、最悪
の場合、アライメント不能となり半導体装置の製造に大
きな支障を生じさせるものである。
また、前記の剥離したゲート配線層のアライメントマー
クのパターンが半導体基板の上に付着するとゲート配線
層および金属配線層のパターンの電気的短絡の原因とな
ったり、第２絶縁膜の形成時の突起物の原因となり絶縁
性や被覆性を悪化させたり、さらには、フォトリソグラ
フィー工程におけるフォトレジストの膜厚のむらの原因
となってパターン欠陥の原因となり歩留りの低下を招く
という問題も生じさせる。
クのパターンが半導体基板の上に付着するとゲート配線
層および金属配線層のパターンの電気的短絡の原因とな
ったり、第２絶縁膜の形成時の突起物の原因となり絶縁
性や被覆性を悪化させたり、さらには、フォトリソグラ
フィー工程におけるフォトレジストの膜厚のむらの原因
となってパターン欠陥の原因となり歩留りの低下を招く
という問題も生じさせる。
さらには１歩留りの低下以上に半導体装置としての長期
信頼性の劣化の原因に、半導体基板上に剥離したアライ
メントマークパターンが付着した場合なることも有り、
これは半導体装置の製造の根元にかかわる問題であり重
大な問題点である。
信頼性の劣化の原因に、半導体基板上に剥離したアライ
メントマークパターンが付着した場合なることも有り、
これは半導体装置の製造の根元にかかわる問題であり重
大な問題点である。
本発明はこのような従来技術の問題点を解決するもので
あり、その目的とする所は剥離しないゲート配線層のア
ライメントマークの形成方法を提供することであり１歩
留り向上、長即信頼性の保障及び半導体装置の製造の支
障を取り除く事である。
あり、その目的とする所は剥離しないゲート配線層のア
ライメントマークの形成方法を提供することであり１歩
留り向上、長即信頼性の保障及び半導体装置の製造の支
障を取り除く事である。
［課題を解決するための手段］
本発明の半導体装置は、ゲート配線層のアライメントマ
ークを半導体基板上に絶縁膜なかいして配置しその上部
に第２絶縁膜を形成することにより、前述の問題を解決
する。
ークを半導体基板上に絶縁膜なかいして配置しその上部
に第２絶縁膜を形成することにより、前述の問題を解決
する。
〔実 施 例］
第１図は本発明の実施例のスクライブ領域のアライメン
トマークの平面図である。第２図は断面図である。
トマークの平面図である。第２図は断面図である。
スクライブ領域６に形成すべきステッパー用のゲート配
線層のアライメントマーク３を、半導体基板１の上に形
成した第１絶縁１１！ ２の上に形成し、前記アライメ
ントマーク３の上に第２絶縁膜４を形成し、さらにその
上部をパッシベーション膜５にてカバーした。
線層のアライメントマーク３を、半導体基板１の上に形
成した第１絶縁１１！ ２の上に形成し、前記アライメ
ントマーク３の上に第２絶縁膜４を形成し、さらにその
上部をパッシベーション膜５にてカバーした。
この構造によれば、ゲート配線層のアライメントマーク
３の下部は絶ｎＩ！Ｉであり、半導体基板の時のように
堀られることばなくなった。
３の下部は絶ｎＩ！Ｉであり、半導体基板の時のように
堀られることばなくなった。
［発明の効果］
以上述べたように、本発明によればスクライブ領域に形
成されたゲート配線層のアライメントマークは、後工程
のエツチング及び処理によって剥離する事なく保持され
、アライメント不能やアライメント精度の低下もなくな
り半導体装置の製造に大きな支障を発生させる事はなく
なった。
成されたゲート配線層のアライメントマークは、後工程
のエツチング及び処理によって剥離する事なく保持され
、アライメント不能やアライメント精度の低下もなくな
り半導体装置の製造に大きな支障を発生させる事はなく
なった。
また、剥離したアライメントマークのパターンが半導体
基板に付着して生じたゲート配置＊＊や金属配線層のパ
ターンの電気的短絡もアライメントマークが剥離するこ
とがなくなった事によりなくなり、第２絶縁膜の形成時
の突起物の原因となり第２絶縁膜の絶縁性や被覆性を悪
化させていた事もやはりアライメントマークの剥離がな
くなった事によってなくなり、さらにはフォトリングラ
フィ工程におけるフォトレジストの膜厚のむらが原因の
パターン欠陥もなくなって半導体装置の歩留りは低下す
る事はなく実質的な歩留り向上を行なうことができるも
のである。さらには、長期信頼性も必然的に向上し品質
の向上も大きく増大するという効果も得られるものであ
る。
基板に付着して生じたゲート配置＊＊や金属配線層のパ
ターンの電気的短絡もアライメントマークが剥離するこ
とがなくなった事によりなくなり、第２絶縁膜の形成時
の突起物の原因となり第２絶縁膜の絶縁性や被覆性を悪
化させていた事もやはりアライメントマークの剥離がな
くなった事によってなくなり、さらにはフォトリングラ
フィ工程におけるフォトレジストの膜厚のむらが原因の
パターン欠陥もなくなって半導体装置の歩留りは低下す
る事はなく実質的な歩留り向上を行なうことができるも
のである。さらには、長期信頼性も必然的に向上し品質
の向上も大きく増大するという効果も得られるものであ
る。
本発明の効果は、ゲート配線層のアライメントマークの
半導体基板からの剥離を防止する手段としてアライメン
トマークの下に半導体基板よりエツチングされにくい膜
質の絶縁膜を形成するものであり、その膜質の種類・膜
厚およびにパターンの形状等によっているいろな組合せ
、構造が可能であり応用範囲・自由度の大きい発明と言
える。よって実施例で示したようにアライメントマーク
の周辺にのみ形成しても、スクライブ領域全体に形成し
ても同し効果が得られるものである。
半導体基板からの剥離を防止する手段としてアライメン
トマークの下に半導体基板よりエツチングされにくい膜
質の絶縁膜を形成するものであり、その膜質の種類・膜
厚およびにパターンの形状等によっているいろな組合せ
、構造が可能であり応用範囲・自由度の大きい発明と言
える。よって実施例で示したようにアライメントマーク
の周辺にのみ形成しても、スクライブ領域全体に形成し
ても同し効果が得られるものである。
さらには、本発明の効果はアライメントマークのみでは
なく、スクライブ領域に形成される他のゲート配線層の
パターン（たと＾ば、アライメントずれ量を測定するパ
ターン、解像度を検査するパターン、工程を識別するた
めのパターン、寸法を測定するパターン等）に実施する
ことも可能であり同等の効果を得る事ができるものであ
る。
なく、スクライブ領域に形成される他のゲート配線層の
パターン（たと＾ば、アライメントずれ量を測定するパ
ターン、解像度を検査するパターン、工程を識別するた
めのパターン、寸法を測定するパターン等）に実施する
ことも可能であり同等の効果を得る事ができるものであ
る。
第１図は本発明の実施例のスクライブ領域のアライメン
トマークの平面図。 第２図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 ・半導体基板 ・絶縁膜 ・ゲート配線層のアライメントマーク ・第２絶縁膜 ・パッシベーション膜 スクライブ領域 以上
トマークの平面図。 第２図は本発明の実施例のスクライブ領域のアライメン
トマークの断面図。 ・半導体基板 ・絶縁膜 ・ゲート配線層のアライメントマーク ・第２絶縁膜 ・パッシベーション膜 スクライブ領域 以上
Claims (1)
- スクライブ領域に形成されたゲート配線層のアライメン
トマークにおいて、半導体基板の上に第１絶縁膜をかい
して配置された前記アライメントマークと、その上部に
形成された第２絶縁膜を有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180884A JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180884A JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230114A true JPH0230114A (ja) | 1990-01-31 |
| JP2666393B2 JP2666393B2 (ja) | 1997-10-22 |
Family
ID=16091020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180884A Expired - Fee Related JP2666393B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666393B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053243A (ja) * | 1991-06-21 | 1993-01-08 | Nec Kyushu Ltd | 半導体装置 |
| JP2010068458A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 番組録画装置、番組録画プログラム、及びコンピュータ読み取り可能な記録媒体 |
| JP2015070251A (ja) * | 2013-10-01 | 2015-04-13 | 富士通セミコンダクター株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
1988
- 1988-07-19 JP JP63180884A patent/JP2666393B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053243A (ja) * | 1991-06-21 | 1993-01-08 | Nec Kyushu Ltd | 半導体装置 |
| JP2010068458A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 番組録画装置、番組録画プログラム、及びコンピュータ読み取り可能な記録媒体 |
| JP2015070251A (ja) * | 2013-10-01 | 2015-04-13 | 富士通セミコンダクター株式会社 | 半導体装置、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666393B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| JPH0230114A (ja) | 半導体装置 | |
| JP2666383B2 (ja) | 半導体装置 | |
| KR100215897B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| US20130252428A1 (en) | Photo-etching and Exposing System | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JPH01276627A (ja) | 半導体装置 | |
| JPS63160330A (ja) | マスクアライメントの方法 | |
| JPS59182541A (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
| KR0164067B1 (ko) | 반도체 소자 제조방법 | |
| KR100244794B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62143052A (ja) | マスク | |
| KR920002028B1 (ko) | 부산물을 이용한 리프트 오프 공정 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| JPH01276626A (ja) | 半導体装置 | |
| JPH031822B2 (ja) | ||
| KR950021101A (ko) | 반도체 장치의 콘택 제조방법 | |
| JPS6148708B2 (ja) | ||
| JPS59175735A (ja) | 電子回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |