KR0164067B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR0164067B1 KR0164067B1 KR1019940034770A KR19940034770A KR0164067B1 KR 0164067 B1 KR0164067 B1 KR 0164067B1 KR 1019940034770 A KR1019940034770 A KR 1019940034770A KR 19940034770 A KR19940034770 A KR 19940034770A KR 0164067 B1 KR0164067 B1 KR 0164067B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- wafer
- alignment key
- key
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로, 얼라인 키가 형성되어 있지 않는 N-Well 마스크 공정에서, 가상의 층을 형성하여 얼라인 키를 형성하고, 노광장비의 얼라인 키에 의해 얼라인 후 N-Well 마스크 공정을 진행하여 이후 공정의 정확한 정렬도를 계속 유지하게 함으로써 반도체 소자 제조의 수율향상을 이룰 수 있고, 미스 얼라인(Mis align)에 의한 웨이퍼의 손실을 방지할 수 있도록 한 것이다.
Description
제1도는 본 발명에 따른 웨이퍼 상부의 가상의 층에 형성된 얼라인 키 형성패턴을 도시한 도면.
제2도는 본 발명에 따른 제1도의 패턴을 노광장비가 얼라인 할 수 있도록 웨이퍼의 스크라이브 라인상에 형성시킨 상태의 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 얼라인 키(Align key) 형성패턴 2 : 얼라인 키
3 : 웨이퍼
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 제조 공정 중 기판상에 엔-웰(N-Well) 마스크 작업시 노광장비의 웨이퍼상에 형성된 키를 이용한 얼라인(Align)을 통해 공정을 진행하는 반도체 소자 제조방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정 중 기판상에 N-Well 마스크 작업시는 노광장비에서 얼라인 할 수 있는 기준되는 얼라인 키(Align key)가 없기 때문에 웨이퍼가 노광장비의 스테이지(Stage)에 이동한 다음 아무런 얼라인이 없이 그대로 마스크 작업이 진행된다.
따라서, 후속 공정이 진행될 시에, N-WELL 마스크를 기준으로 얼라인하지만, N-WELL 마스크 공정에서 심하게 웨이퍼가 회전(Rotation)되거나 밀려나는(Shift) 현상이 발생한다. 이 때문에, 이를 보정하는 시점에서는 이미 보정한계를 벗어나므로 마스크 작업을 더 이상 진행하지 못하게 되며, 웨이퍼의 손실을 초래하게 되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼상에 형성된 감광막상에 셀과 기타 다른 주변회로가 없는 얼라인 키만 존재하는 가상의 층을 형성하여 노광장비가 상기 얼라인 키로써 얼라인한 후에 노광하는 반도체 소자 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조방법은, 웨이퍼상에 얼라인 키가 형성되어 있지 않는 N-Well 마스크 공정에서, 웨이퍼 상부에 형성된 감광막에 가상의 층을 형성하는 단계와, 상기 가상의 층에 얼라인 키를 형성하는 단계와, 상기 얼라인 키를 이용하여 N-Well 마스크 작업을 실시하는 단계를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 가상의 층에 형성된 얼라인 키 형성패턴(1)을 도시한 도면이다.
제2도는 본 발명에 따른 제1도의 패턴을 노광장비가 얼라인 할 수 있도록 웨이퍼의 스크라이브 라인상에 형성시킨 상태의 도면이다.
제1도에 도시된 바와 같이, 본 발명은 먼저 웨이퍼(3)상에 감광막(미도시)을 형성하고, 상기 감광막상에 소정 형상의 가상의 층(미도시)을 형성한 후, 상기 가상의 층(미도시)상에 셀 지역과 주변회로가 없는 오직 얼라인 키(2)만 존재하도록 패턴(1)을 형성한다.
이때, 상기 가상의 층(미도시)은 반도체소자의 형성에는 관여하지 않고, 소자제조시의 첫번째 공정인 N-Well 마스크작업전에 얼라인을 하기 위하여 얼라인키만 가지고 있는 감광막패턴으로 된 층을 말한다.
또한, 상기 얼라인키 형성패턴(1)을 형성하기 위해서는 얼라인키만 가지고 있는 별도의 포토마스크가 필요하다.
제2도에 도시된 바와 같이, 상기 제1도의 패턴(1)은 노광장비가 얼라인 할 수 있도록 웨이퍼(3)의 스크라이브 라인상에 형성한다.
이 때, 상기 웨이퍼(3) 상부에 형성된 감광막(미도시)상에 제1도의 얼라인 키(2)가 형성되는 패턴(1)을 형성시킴으로써 노광장비는 얼라인 키(2)에 의해 얼라인 할 수 있고, 얼라인된 상태에서 N-Well 마스크 작업을 진행시킬 수 있다.
또한, 웨이퍼(3)의 회전(Rotation), 스케일(Scale), 밀림(Shift) 현상 등에 의해 얼라인 에러(Error)가 발생한 웨이퍼는 가상의 층(미도시)으로부터 재작업을 실시하여 재얼라인함으로써 손실되지 않게 할 수 있다.
그리고, 상기 얼라인 키(2)가 형성되는 패턴(1)을 노광장비가 얼라인 할 수 있는 상,하 및 좌,우 방향의 3개의 패턴(1)을 형성하여 얼라인을 정확히 할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 제조방법에 있어서는, 얼라인 키가 형성되어 있지 않는 N-Well 마스크 공정에서, 웨이퍼 상부에 형성된 감광막상에 소정 형상의 가상의 층을 형성하여 얼라인 키를 형성하고, 노광장비의 얼라인 키에 의해 얼라인한 후, N-Well 마스크 공정을 진행함으로써 이후 공정의 정확한 정렬도를 유지할 수 있으므로써 반도체 소자 제조의 수율향상을 이룰 수 있고, 미스얼라인(Mis align)에 의한 웨이퍼의 손실을 방지할 수 있다.
Claims (3)
- 반도체 소자 제조방법에 있어서, 웨이퍼상에 얼라인 키가 형성되어 있지 않는 N-Well 마스크 공정전에 얼라인을 하기 위하여 감광막패턴으로 된 얼라인 키를 형성하는 단계와, 상기 얼라인 키를 이용하여 N-Well 마스크 작업을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서 상기 웨이퍼상에 형성되는 얼라인 키 형성패턴은 3개인 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 가상의 층에는 셀과 기타 다른 주변회로가 없는 얼라인 키만 존재하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034770A KR0164067B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034770A KR0164067B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026539A KR960026539A (ko) | 1996-07-22 |
| KR0164067B1 true KR0164067B1 (ko) | 1999-02-01 |
Family
ID=19401978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034770A KR0164067B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0164067B1 (ko) |
-
1994
- 1994-12-16 KR KR1019940034770A patent/KR0164067B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026539A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60147122A (ja) | 半導体装置の製造方法 | |
| US20110074049A1 (en) | Method of manufacturing semiconductor device, mask and semiconductor device | |
| JP2003255510A (ja) | 電子装置の製造方法 | |
| US8071278B1 (en) | Multiple patterning technique using a single reticle | |
| JP2003257828A (ja) | 半導体装置の製造方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| KR0164067B1 (ko) | 반도체 소자 제조방법 | |
| US20040140052A1 (en) | Method for aligning key in semiconductor device | |
| JPH11150054A (ja) | ミックスアンドマッチ露光方法 | |
| JPH07142326A (ja) | マスク重ね合わせ方法 | |
| US6475707B2 (en) | Method of reworking photoresist layer | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| KR19980054338A (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| KR100198599B1 (ko) | 반도체 소자의 정렬 및 노광방법 | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JPH085812A (ja) | λ／４シフト回折格子の製造方法 | |
| KR100307222B1 (ko) | 마스크 프레임 | |
| KR100597597B1 (ko) | 포토레지스트 패턴을 이용한 얼라인 키 생성방법 | |
| KR100605786B1 (ko) | 반도체소자의 노광방법 | |
| CN116825617A (zh) | 5纳米芯片制造的反图双重曝光方法 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| KR20070079161A (ko) | 반도체 소자의 웨이퍼 정렬방법 | |
| KR100626742B1 (ko) | 반도체소자의 제조방법 | |
| KR20020030600A (ko) | 감광막 콘택 홀 형성방법 | |
| JPS6215854B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |