KR100626742B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100626742B1
KR100626742B1 KR1020040088823A KR20040088823A KR100626742B1 KR 100626742 B1 KR100626742 B1 KR 100626742B1 KR 1020040088823 A KR1020040088823 A KR 1020040088823A KR 20040088823 A KR20040088823 A KR 20040088823A KR 100626742 B1 KR100626742 B1 KR 100626742B1
Authority
KR
South Korea
Prior art keywords
scanner
stepper
exposure
field
vernier
Prior art date
Application number
KR1020040088823A
Other languages
English (en)
Other versions
KR20060039640A (ko
Inventor
이철승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040088823A priority Critical patent/KR100626742B1/ko
Publication of KR20060039640A publication Critical patent/KR20060039640A/ko
Application granted granted Critical
Publication of KR100626742B1 publication Critical patent/KR100626742B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 스캐너와 스탭퍼 장비를 동시에 사용하는 반도체 제조공정에서 일차로 면적이 큰 스캐너 필드로 노광하고, 이를 두 번이나 세 번으로 나누어 스탭퍼 필드로 분할 노광하는 공정에서 스탭퍼의 확대나 회전에 대한 정렬마크를 스캐너 노광시에 형성하여 이를 보정할 수 있도록 하였으므로, 스캐너와 스탭퍼를 동시에 사용하는 공정에서도 노광정렬을 용이하게 실시할 수 있어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
스캐너, 스탭퍼, 노광마스크

Description

반도체소자의 제조방법 {Manufacturing method of semiconductor device}
도 1a는 스캐너 필드를 설명하기 위한 개략도.
도 1b는 스탭퍼 필드를 설명하기 위한 개략도.
도 1c는 종래 스탭퍼를 이용한 노광 공정을 설명하기 위한 개략도.
도 2는 종래 기술에 따른 반도체소자 제조공정의 문제점을 설명하기 위한 개략도.
도 3은 본 발명에 따른 반도체소자의 제조공정시의 노광마스크를 설명하기 위한 개략도.
도 4는 도 3의 노광마스크로 노광된 웨이퍼의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 칩 12, 13 : 스캐너 필드
14, 15 : 스탭퍼 필드 23, 25 : 회전노광영역
30 : 투명기판 32 : 칩부
34 : 외부 버어니어 36 : 내부 버어니어
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 박스-인-박스 방식의 부팅 버어니어를 이용하여 스탭퍼 필드 노광 공정의 정밀도를 향상시켜 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.
상기 마크들은 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용되는 정렬 키(alignment key) 혹은 정렬마크와, 패턴간의 중첩 정밀도인 오버레이(overlay)를 측정하기 위한 중첩정밀도(오버레이) 측정마크가 있다.
반도체소자의 제조 공정에 사용되는 스탭 앤 리피트(step and repeat) 방식의 노광장비인 스탭퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자에 불량이 발생된다.
상기와 같이 오정렬에 따른 중첩 정확도의 조정범위는 소자의 디자인 룰 (design rule)에 따르며, 통상 디자인 룰의 20∼30% 이내이다.
또한 반도체기판 상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 중첩정밀도 측정마크 또는 오버레이 측정마크도 정렬 마크와 동일한 방법으로 사용된다.
종래 정렬마크 및 오버레이 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line) 상에 형성되며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어(verier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box) 나 박스 인 바(box in bar) 정렬 마크를 이용한 자동 점검 방법에 의해 측정한 후, 보상한다.
또한 공정기술이나 제조장비의 발달에 의해 한번의 노광 필드로 노광할 수 있는 면적이 증가되어 스캐너 장비의 경우에는 도 1a에 도시되어 있는 바와 같이, 9개의 칩(10)에 노광을 할 수 있도록 스캐너 필드(12)가 면적이 확대되어 있으나, 기존 공정에서 사용되는 스탭퍼 장비는 도 1b에 도시되어 있는 것과 같은 작은 스탭퍼 필드(14)를 가지고 있어 두 개의 장비를 함께 사용하는 공정에서는 한번의 스캐너 필드에 대하여 3번의 스탭퍼 필드가 필요하게 된다.
따라서, 도 1c에 도시되어 있는 바와 같이, 하나의 스캐너 필드(13)에 9개의 칩(10)이 노광되었다면, 3번의 스탭퍼 필드(15)로 노광하여야한다.
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 스캐너 장비와 스탭퍼 장비간의 필드 크기 차이로 인하여 스캐너 장비와 스탭퍼 장비를 혼용하여 사용하는 공정시에는 I-라인 공정에서 스캐너 필드로 노광할 수 없어 스캐너로도 작은 필드만을 노광하게 되어 생산성이 떨어지는 문제점이 있다.
또한 스캐너 필드로 확대 노광한 후, 스탭퍼 필드로 노광하는 공정에서 도 2에 도시되어 있는 바와 같이, 절대 그리드를 스캐너 필드로 칩(10)을 일차 노광한 부분이라고 하면, 후속 스탭퍼 필드로의 분할 노광 시에는 첫 번째 마스크가 오정렬 되어 회전노광영역(23)이 형성되면, 세 번째 노광에서도 회전 노광영역(25)이 발생하여 불량 발생의 원인이 되는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 스캐너와 스탭퍼를 함께 사용하는 반도체소자 제조 공정에서 노광마스크 상에 절대 그리드를 정렬할 수 있는 정렬마크를 삽입하여 후속 공정에서도 절대 그리드로의 정렬이 용이하게 하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,
스캐너와 스탭퍼 장비를 함께 사용하여 소자를 형성하는 반도체소자의 제조방법에 있어서,
일차 노광을 스캐너로 노광하되, 스크라이브 라인으로 예정되어 있는 사변에 박스-인-박스 버어니어를 형성할 수 있는 외부 버어니어와 외부 버어니어가 형성되도록 하는 공정과,
이차 스탭퍼 노광 공정시 상기 버어니어로 정렬을 보정하여 노광하는 것을 특징으로 한다.
또한 본 발명의 다른 특징은, 상기 일차 노광 공정시 스캐너 필드를 확대하여 노광하고, 이차 노광에서는 스캐너 필드를 분할하여 노광하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 3은 본 발명에 따른 반도체소자의 제조시의 노광마스크의 평면도로서, 스캐너 필드에 적용된 예이다.
먼저, 본 발명에 따른 노광마스크는 투명기판(30)의 중앙 부분 상에 광차단막 패턴들이 선택적으로 구비하고 있는 칩부(32)가 형성되어 있고, 상기 칩부(32) 외곽의 스크라이브 라인으로 예정되어 있는 부분 상에 박스-인-박스형 버어니어를 구성할 수 있는 외부 버어니어들(34)이 상기 칩부(32)의 외곽 양변에 형성되어 있고, 나머지 양변에는 내부 버어니어들(36)이 형성되어 있다.
상기의 버어니어들을 이용하여 노광하는 공정을 살펴보면 다음 같다.
먼저, 첫 번째 마스크 공정시 상기의 노광마스크를 사용하여 절대 그리드에 정렬시켜 노광하고, 다음 노광부터는 상기의 버어니어들을 이용하여 확대나 회전을 보정하여 노광할 수 있다.
즉 수평 방향으로 우측 상단의 내부 버어니어(36-1)와 좌측 상단의 내부 버어니어(36-2)와 그들과 대응되는 위치에 있는 외부 버어니어들(34-1, 34-2)을 사용 하여 수평 스크라이브 라인에 대한 평균 X, 평균 Y 값을 구하고, 수직 방향으로는 좌측 상단의 외부 버어니어(34-3)과 그 하부의 외부 버어니어(34-4)와 그에 대응되는 내부 버어니어(36-3, 36-4)를 이용하여 수직 스크라이브 라인에 대한 평균 X, Y 값을 구한다.
그 후,
확대 X 값은 평균 수직 X값 / 버어니어(34-3)과 (36-3)간의 거리,
확대 Y 값은 평균 수직 Y값 / 버어니어(34-1)과 (36-1)간의 거리,
회전 X 값은 평균 수직 X값 / 버어니어(36-1)과 (36-2)간의 거리,
회전 Y 값은 평균 수직 Y값 / 버어니어(34-3)과 (34-4)간의 거리, 로 보정치를 계산할 수 있다.
이러한 노광마스크를 사용하여 일차로 스캐너 필드 노광을 실시하면, 도 4에 도시된 바와 같은 노광된 웨이퍼를 얻을 수 있어 박스-인-박스 버어니어를 형성하므로, 이 스캐너 필드를 3번으로 나누어 스탭퍼 필드 노광할 때, 첫 번째 노광시 박스-인-박스 버어니어를 기준으로 정렬하여 노광하면, 매 스캐너 필드에 대하여 스탭퍼 필드를 보정 할 수 있다.
또한 스캐너 필드를 확대하지 않고 스탭퍼 필드와 같은 크기로 노광하는 공정시에도 사용할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은 스캐너 와 스탭퍼 장비를 동시에 사용하는 반도체 제조공정에서 일차로 면적이 큰 스캐너 필드로 노광하고, 이를 두 번이나 세 번으로 나누어 스탭퍼 필드로 분할 노광하는 공정에서 스탭퍼의 확대나 회전에 대한 정렬마크를 스캐너 노광 시에 형성하여 이를 보정할 수 있도록 하였으므로, 스캐너와 스탭퍼를 동시에 사용하는 공정에서도 노광정렬을 용이하게 실시할 수 있어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (2)

  1. 스캐너와 스탭퍼 장비를 함께 사용하여 소자를 형성하는 반도체소자의 제조방법에 있어서,
    일차 노광을 스캐너로 노광하되, 스크라이브 라인으로 예정되어 있는 사변에 박스-인-박스 버어니어를 형성할 수 있는 외부 버어니어와 외부 버어니어가 형성되도록 하는 공정과,
    이차 스탭퍼 노광 공정시 상기 버어니어로 정렬을 보정하여 노광하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 일차 노광 공정시 스캐너 필드를 확대하여 노광하고, 이차 노광에서는 스캐너 필드를 분할하여 노광하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020040088823A 2004-11-03 2004-11-03 반도체소자의 제조방법 KR100626742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088823A KR100626742B1 (ko) 2004-11-03 2004-11-03 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088823A KR100626742B1 (ko) 2004-11-03 2004-11-03 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060039640A KR20060039640A (ko) 2006-05-09
KR100626742B1 true KR100626742B1 (ko) 2006-09-25

Family

ID=37146849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088823A KR100626742B1 (ko) 2004-11-03 2004-11-03 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100626742B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104049A (ja) 1996-06-14 1998-01-06 Seiko Epson Corp アライメントマークの形成方法及びアライメント方法及び半導体装置の製造方法
KR0147641B1 (ko) * 1995-05-30 1998-11-02 김광호 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
KR20010059317A (ko) * 1999-12-30 2001-07-06 박종섭 노광 장비의 정렬 오차를 효과적으로 보정할 수 있는마스크 및 그를 이용한 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147641B1 (ko) * 1995-05-30 1998-11-02 김광호 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
JPH104049A (ja) 1996-06-14 1998-01-06 Seiko Epson Corp アライメントマークの形成方法及びアライメント方法及び半導体装置の製造方法
KR20010059317A (ko) * 1999-12-30 2001-07-06 박종섭 노광 장비의 정렬 오차를 효과적으로 보정할 수 있는마스크 및 그를 이용한 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR20060039640A (ko) 2006-05-09

Similar Documents

Publication Publication Date Title
KR960014963B1 (ko) 반도체 장치의 제조 방법
US6815128B2 (en) Box-in-box field-to-field alignment structure
US6828071B2 (en) Method of aligning a wafer and masks
KR20080005717A (ko) 반도체 소자의 정렬 키
TW200404346A (en) A method for monitoring overlay alignment on a wafer
US8930011B2 (en) Method of measuring an overlay of an object
WO2021130142A1 (en) Metrology method
KR100626742B1 (ko) 반도체소자의 제조방법
JP2001015419A (ja) 露光方法、レチクル及び半導体装置の製造方法
US6724096B2 (en) Die corner alignment structure
KR20090076141A (ko) 정렬 오버레이 통합 마크
KR960014961B1 (ko) 반도체 장치의 제조 방법
JPH07142326A (ja) マスク重ね合わせ方法
KR100811372B1 (ko) 오버레이 측정 마크
KR100650733B1 (ko) 반도체소자의 측정마크
KR960014964B1 (ko) 반도체 장치의 제조 방법
KR20060039653A (ko) 반도체소자의 제조방법
KR20050037675A (ko) 노광 장치의 정렬 상태를 보정하기 위한 방법
KR20060039638A (ko) 반도체소자의 제조방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR20010028305A (ko) 위치정합 보정 방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR20020002759A (ko) 반도체소자의 중첩정밀도 측정마크
KR20020002762A (ko) 반도체소자의 중첩정밀도 측정마크
KR20070001441A (ko) 레티클 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041103

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050929

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041103

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060829

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060914

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060915

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee