KR20070001441A - 레티클 및 그 제조 방법 - Google Patents

레티클 및 그 제조 방법 Download PDF

Info

Publication number
KR20070001441A
KR20070001441A KR1020050056934A KR20050056934A KR20070001441A KR 20070001441 A KR20070001441 A KR 20070001441A KR 1020050056934 A KR1020050056934 A KR 1020050056934A KR 20050056934 A KR20050056934 A KR 20050056934A KR 20070001441 A KR20070001441 A KR 20070001441A
Authority
KR
South Korea
Prior art keywords
reticle
mark
axis
blank
region
Prior art date
Application number
KR1020050056934A
Other languages
English (en)
Inventor
이해경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050056934A priority Critical patent/KR20070001441A/ko
Publication of KR20070001441A publication Critical patent/KR20070001441A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

노광 공정에 있어서, 레티클 상의 웨이퍼 얼라인(align) 시에 사용되는 피엠 및 블랭크 마크들의 위치를 변경하여 메인 칩 영역인 필드 영역 전체를 이용할 수 있는 레티클 및 그 제조 방법을 제공한다. 그 레티클은 레티클의 중심을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가지는 필드(big field) 영역 외부에 웨이퍼 얼라인에 사용되는 피엠(primary) 마크 및 웨이퍼에 피엠 마크의 형성 위치를 표시하기 위한 블랭크(blank) 마크가 형성된다. 또한, 그 레티클 제조 방법은 필드 영역 외부로 노광설비의 검출기가 인식할 수 있는 위치를 찾는 단계 및 그 위치에 피엠 마크 및 블랭크 마크를 형성하는 단계를 포함한다. 본 발명의 레티클은 웨이퍼 얼라인에 필요한 피엠 및 블랭크 마크의 위치를 필드 영역 외부의 노광 설비의 검출기가 인식할 수 있는 위치에 형성함으로써, 웨이퍼의 메인 칩 영역 이용율을 향상시켜 제품의 재공 증가 및 노광 설비의 생산성 향상에 기여할 수 있다.

Description

레티클 및 그 제조 방법{Reticle and method of fabricating the same}
도 1은 종래의 레티클의 모습을 보여주는 평면도이다.
도 2는 본 발명의 실시예에 따른 레티클의 모습을 보여주는 평면도이다.
도 3은 본 발명의 실시예에 따른 레티클의 제조과정을 보여 주는 흐름도이다.
<도면의 주요부분에 대한 설명>
50:레티클의 중심....100:제1 영역(빅 필드 영역)
220:피엠 마크.......225:블랭크 마크
200:제2 영역........300:경계선
400:외부 영역
본 발명은 레티클에 관한 것으로서, 특히 웨이퍼의 얼라인에 사용되는 얼라인먼트 마크 위치를 개선한 레티클에 관한 것이다.
반도체 장치를 제조하기 위한 각각의 단위 공정들 중에서 노광 공정(photolithography)은 크게 두 가지 관점에서 진행된다. 즉 패턴 형성의 관점과, 층대층(layer to layer)간의 오버랩 정밀도를 나타내는 얼라인먼트 관점의 두 가지 관점에서 노광 공정을 진행한다. 일반적으로, 집적 회로들은 일련의 마스킹 층들을 패터닝함으로써 제조되는데 연속적인 층들 상에서의 형상(feature)들은 서로 공간적인 관계를 갖는다. 따라서, 제조 공정의 한 부분으로서 각 레벨은 이전 레벨에 얼라인 되어야 한다. 즉, 노광 공정 중 새로 형성할 패턴은 이전 단계에서 웨이퍼 상에 형성된 패턴에 얼라인 되어야한다. 통상적으로 노광 공정에서 사용하는 얼라인 방법은 전 단계의 식각을 동반한 노광 공정에 의해 형성된 얼라인먼트 마크를 사용하여 실시하며, 단파장의 레이저를 통한 회절 형상이나 광대역(broad band)의 백색광을 이용한 세기(intensity)의 차이를 이용하여 얼라인먼트 마크를 인식하도록 되어 있다.
패턴 상 하간의 정확한 위치 맞춤을 사용되는 얼라인먼트 마크는 소정의 형태로 각 물질층 형성시, 레티클을 이용하여 형성되는 패턴으로, 하위 물질층과 상위 물질층을 정렬시키고, 각 층간에 발생한 오정렬값을 측정하기 위하여 사용된다.
얼라인먼트 마크를 형성하기 위한 레티클은 유리로 만들어지는데, 이 유리는 양 표면 상에 결함(defect)이 없고 감광막 노출파장에서 높은 광전도율을 가져야 한다. 한편, 레티클 표면을 손상으로부터 보호하기 위해서, 그리고 파편(debris)이 이미지를 왜곡하는 것을 방지하기 위해서, 펠리클(pellicle)이 레티클과 함께 사용될 수 있다.
한편, 여러 번의 노광 공정이 요구되는 경우에, 각각의 노광 공정마다 패턴의 형상 및 특성을 고려하여 서로 다른 제조사의 노광 설비가 이용될 수 있다. 이 때, 제조사가 상이한 노광 설비에 사용되는 레티클는 서로 상이한 디자인의 얼라인먼트 마크를 가질 수 있고, 각각의 상이한 형태의 얼라인먼트 마크를 다이(die)를 한정하는 스크라이브 라인(scribe line) 또는 웨이퍼의 외곽 부분에 형성시킬 수 있다.
그러나 상기 얼라인먼트 마크의 사이즈가 비교적 크고, 각기 상이한 형태의 얼라인먼트 마크가 다이를 한정하는 스크라이브 라인이나 웨이퍼 외곽 부분에 형성되면서, 얼라인먼트 마크가 다이 영역, 즉 메인 칩 영역을 일부 점유하게 되어, 메인 칩 영역의 면적이 감소하는 문제점이 있다.
도 1은 종래의 레티클을 보여주는 평면도로서, 도면상에 표시된 네 귀퉁이 부분에 웨이퍼 얼라인 시 사용되는 피엠 및 블랭크 마크(20,25)가 형성되어 있다. 피엠 마크(20)는 웨이퍼 상에 웨이퍼 얼라인 시에 사용할 마크를 형성하기 위한 것이고, 블랭크 마크(25)는 웨이퍼에 피엠 마크(20)를 형성할 위치를 표시하기 위한 마크이다. 일반적으로 레티클 상의 피엠 및 블랭크 마크(20,25)는 웨이퍼 얼라인을 위한 마크이므로 웨이퍼의 외곽 부분에 새겨지게 된다.
도 1을 참조하면, 종래의 레티클에서는 가용 필드 영역인 빅 필드 영역(10,그 전의 가용 필드 영역보다 넓어서 '빅 필드'라고 한다. 이하 '빅 필드'라 한다.) 레티클의 중심(5)을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 인 영역(전체로 20000 ㎛ x 23000 ㎛)의 네 귀퉁이 부분에 피엠 마크(20)및 블랭크 마크(25)가 존재했었고, 그로 인해 x축으로 20000 ㎛, y축으로 23000 ㎛ 의 스텝 피치(steppitch)의 적용이 안 되는 문제가 있었다. 즉 빅 필드 및 그 주변 의 스크라이브 라인을 포함한 영역을 스텝 피치로 하여 샷의 스텝 반복(step-and-repeat)을 하는 경우, 결국 빅 필드보다 작은 영역의 스텝 반복이 되고, 웨이퍼 상 메인 칩 영역의 이용률이 떨어져 상대적으로 노광 설비의 생산성이 저하되는 결과를 초래했다.
예컨대, 반도체 포토 노광 설비인 ASML용 레티클 상에 형성된 웨이퍼 얼라인 시에 사용되는 피엠 마크 및 블랭크 마크는 가용 필드 영역인 빅 필드 영역 즉 메인 칩 영역에 걸쳐서 형성됨으로써, 메인 칩 영역을 감소시키는 문제점을 가지고 있었다. 더욱이, 이러한 메인 칩 영역의 감소 문제는 메인 칩 영역 내의 패턴 불량을 야기하는 한 원인이 되기도 한다. 또한, 향후 제품의 재공 증가 및 생산성 향상 측면에서 빅 필드 적용이 반드시 필요한 G-poly 0.18 급(gate poly의 사이즈를 나타내는 단위)의 제품을 위해서는 마크의 위치를 변경할 필요성이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 웨이퍼 상 메인 칩 영역의 이용율을 향상 시키고, 빅 필드 적용이 필요한 제품에 적절히 사용할 수 있는 레티클 및 그 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에서는 반도체 포토 노광 설비의 레티클에 있어서, 상기 레티클의 중심을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가지는 빅 필드 영역 외부에 웨이퍼 얼라인에 사용되는 피엠 마크 및 웨이퍼에 상기 피엠 마크의 형성 위치를 표시하기 위한 블랭크 마크가 형성되어 있는 레티클을 제공한다.
본 발명의 바람직한 실시예에 따르면, 피엠 및 블랭크 마크는 빅 필드 영역 밖의 레티클 중심을 기준으로 x축으로 -11000 ~ -10000 ㎛ 및 10000 ~ 11000 ㎛ 와 y축으로 -13500 ~ -11500 ㎛ 및 11500 ~ 13500 ㎛ 이내의 영역에 형성할 수 있다.
본 발명은 또한 전술한 기술적 과제를 달성하기 위하여, 반도체 포토 노광 설비의 레티클 제조 방법에 있어서, 상기 레티클 상에서 상기 레티클의 중심을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가지는 빅 필드 영역 외부로 노광 설비의 얼라인을 체크하는 검출기가 인식가능한 위치를 찾는 단계 및 상기 찾아낸 위치에 웨이퍼 얼라인에 사용되는 피엠 마크 및 웨이퍼 상에 피엠 마크 형성 위치를 표시하기 위한 블랭크 마크를 형성하는 단계를 포함하는 레티클의 제조 방법을 제공한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 레티클의 모습을 보여주는 평면도이다.
도 2를 참조하면, 제1 영역(100)은 레티클 중심(50)을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가진 가용 필드인 빅 필드 영역을 나타낸다. 제2 영역(200)은 제1 영역(100) 밖으로 레티클 중심(50)을 기준으로 x축으로 -11000 ~ -10000 ㎛ 및 10000 ~ 11000 ㎛ 와 y축으로 -13500 ~ -11500 ㎛ 및 11500 ~ 13500 ㎛ 이내의 영역을 나타내고 있다. 이 영역 안에 피 엠 마크(220) 및 블랭크 마크(225)가 위치해야만 노광 설비가 인식이 가능하다. 제1 영역(100) 및 제2 영역(200)을 외부 영역(400)과 경계 짓는 경계선(300) 내부는 레티클의 보호막인 펠리클 영역으로, 펠리클 영역 확인 결과 반도체 내의 모든 패턴과 피엠 및 블랭크 마크(220,225)가 그 내부에 존재하여야 하는 영역이다.
한편, 피엠 및 블랭크 마크(220,225)가 각각 두 개씩 형성되어 있는데, 웨이퍼 얼라인을 위해 피엠 마크가 적어도 2개 이상 형성되어야 하며, 피엠 마크 형성을 위한 예비적 마크인 블랭크 마크도 2개 이상 형성되어야 함은 당연하다. 일반적으로 피엠 및 블랭크 마크(220,225)는 레티클 중심(50)을 중심으로 대칭적으로 형성된다. 물론 웨이퍼의 얼라인에 적절한 다른 위치에 형성될 수도 있다.
종래의 레티클은 도 2에서의 제1 영역(100) 상에 피엠 및 블랭크 마크가 걸쳐 있어서 제1 영역(100) 즉 빅 필드 영역 전체를 메인 칩 영역으로 사용할 수 없는 문제가 있었으나, 본 발명의 경우 피엠 및 블랭크 마크가 빅 필드 외부에 위치하면서도 노광 설비가 인식할 수 있는 영역 즉, 제2 영역(200) 상에 위치함으로써, 빅 필드 영역 전체를 메인 칩 영역으로 사용할 수 있다. 또한, 결과적으로 제2 영역의 적당한 곳 즉 스크라이브 라인 영역에 피엠 및 블랭크 마크를 형성하여, 빅 필드 영역 및 스크라이브 라인의 스텝 피치를 적용하여 스텝 반복함으로써, 노광 설비의 생산성 향상에 기여할 수 있다.
도 3은 본 발명의 바람직한 실시예에 따라 레티클을 제조하는 과정을 보여주는 흐름도이다. 이하 본 발명의 바람직한 실시예에 따른 레티클을 인용하여 설명한다.
먼저, 레티클상 빅 필드 영역(100) 외부로 노광 설비의 검출기가 인식 가능한 위치를 찾는다(S100). 통상 제2 영역(200)이 될 것이고, 한편 메인 칩 영역을 한정하는 즉 차후에 다이를 커팅할 때 사용되는 스크라이브 라인이나 그 외부로 걸치는 영역으로, 빅 필드 영역을 스텝 피치로 하여 스텝 반복 공정의 수행이 원활하게 할 수 있는 위치가 바람직하다. 다음, 찾은 위치에 피엠 및 블랭크 마크를 형성한다(S200). 피엠 마크의 경우 웨이퍼의 얼라인을 위해 적당한 위치에 적어도 두 개 이상 형성되어야 한다. 일반적으로 레티클 중심(50)을 기준으로 대칭적으로 형성된다. 블랭크 마크는 피엠 마크 형성을 위한 예비 마크이므로 역시 적어도 두 개 이상이 형성되어 있어야 한다. 피엠 및 블랭크 마크의 형성은 통상의 레티클 상의 패턴형성 방법에 의해 형성될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 상세히 설명한 본 발명에 의하면, 웨이퍼 얼라인에 필요한 피엠 및 블랭크 마크의 위치를 레티클의 빅 필드 영역 외부의 노광 설비가 인식할 수 있는 위치에 형성함으로써, 웨이퍼 상 메인 칩 영역 이용율을 향상시키고, 노광 설비의 생산성 향상에 기여할 수 있다.
또한, 빅 필드 적용이 반드시 필요한 제품에 적절히 활용시킴으로써, 향후 반도체 노광 설비의 재공 증가 및 생산성 향상에도 기여할 수 있다.

Claims (10)

  1. 반도체 포토(photo) 노광 설비의 레티클(reticle)에 있어서,
    상기 레티클의 중심을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가지는 필드(field) 영역 외부에 웨이퍼 얼라인(align)에 사용되는 피엠(primary) 마크 및 웨이퍼에 상기 피엠 마크의 형성 위치를 표시하기 위한 블랭크(blank) 마크가 형성되어 있는 레티클.
  2. 제1 항에 있어서,
    상기 레티클의 보호막 영역인 펠리클(pellicle) 영역 이내에 반도체의 모든 패턴과 상기 피엠 및 블랭크 마크가 형성되어 있는 것을 특징으로 하는 레티클.
  3. 제2 항에 있어서,
    상기 펠리클 영역은 상기 레티클의 중심을 기준으로 x축으로 -11000 ~ 11000 ㎛ 이고 y축으로 -13500 ~ 13500 ㎛ 정도인 것을 특징으로 하는 레티클.
  4. 제1 항에 있어서,
    상기 피엠 및 블랭크 마크는 각각 두 개 이상 형성되는 것을 특징으로 하는 레티클.
  5. 제4 항에 있어서,
    상기 피엠 및 블랭크 마크들은 각각 짝수의 개수를 가지며,
    상기 레티클의 중심을 기준으로 동일 마크들이 대칭적 위치에 형성되는 것을 특징으로 하는 레티클.
  6. 제1 항에 있어서,
    상기 피엠 및 블랭크 마크는 상기 노광설비의 얼라인을 체크하는 검출기에서 인식가능한 위치에 형성되는 것을 특징으로 하는 레티클.
  7. 반도체 포토 노광 설비의 레티클 제조 방법에 있어서,
    상기 레티클 상에서 상기 레티클의 중심을 기준으로 x축으로 -10000 ~ 10000 ㎛ 이고 y축으로 -11500 ~ 11500 ㎛ 의 크기를 가지는 필드(field) 영역 외부로 노광 설비의 얼라인을 체크하는 검출기가 인식가능한 위치를 찾는 단계; 및
    상기 찾아낸 위치에 웨이퍼 얼라인에 사용되는 피엠 마크 및 웨이퍼 상에 피엠 마크 형성 위치를 표시하기 위한 블랭크 마크를 형성하는 단계를 포함하는 레티클의 제조 방법.
  8. 제7 항에 있어서,
    상기 위치를 찾는 단계에서 상기 필드 영역 밖은 상기 레티클의 중심을 기준으로 x축으로 -11000 ~ 11000 ㎛ 이고 y축으로 -13500 ~ 13500 ㎛ 크기를 가진 상 기 레티클의 보호막 영역인 펠리클 영역 이내인 것을 특징으로 하는 레티클의 제조 방법.
  9. 제7 항에 있어서,
    상기 피엠 및 블랭크 마크를 각각 두 개 이상 형성하는 것을 특징으로 하는 레티클의 제조 방법.
  10. 제9 항에 있어서,
    상기 피엠 및 블랭크 마크를 상기 레티클의 중심을 기준으로 동일 마크를 대칭적 위치에 형성하는 것을 특징으로 하는 레티클 제조 방법.
KR1020050056934A 2005-06-29 2005-06-29 레티클 및 그 제조 방법 KR20070001441A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050056934A KR20070001441A (ko) 2005-06-29 2005-06-29 레티클 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056934A KR20070001441A (ko) 2005-06-29 2005-06-29 레티클 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070001441A true KR20070001441A (ko) 2007-01-04

Family

ID=37868837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056934A KR20070001441A (ko) 2005-06-29 2005-06-29 레티클 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070001441A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171500A (zh) * 2021-12-07 2022-03-11 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171500A (zh) * 2021-12-07 2022-03-11 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆
CN114171500B (zh) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Similar Documents

Publication Publication Date Title
KR0156422B1 (ko) 반도체장치 제조용 레티클
KR20190013409A (ko) 다중-마스크 다중-노광 리소그래피 및 마스크들
KR960014963B1 (ko) 반도체 장치의 제조 방법
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US7273761B2 (en) Box-in-box field-to-field alignment structure
US20110024879A1 (en) Method to reduce pre-alignment error using multi-notch pattern or in combination with flat side
CN114296321A (zh) 光刻拼接误差的检测方法、二维光栅的制造方法及掩模板
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
KR20070001441A (ko) 레티클 및 그 제조 방법
US11094644B2 (en) Integrated circuit with scribe lane patterns for defect reduction
US8198105B2 (en) Monitor for variation of critical dimensions (CDs) of reticles
US20170005015A1 (en) Monitor process for lithography and etching processes
KR20070098029A (ko) 반도체 집적 회로 장치
KR960014961B1 (ko) 반도체 장치의 제조 방법
KR100626742B1 (ko) 반도체소자의 제조방법
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
CN116794946A (zh) 光罩及光刻方法
KR20060104830A (ko) 반도체 소자의 중첩정밀도 측정 마크
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR960014964B1 (ko) 반도체 장치의 제조 방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR20060039653A (ko) 반도체소자의 제조방법
KR20060039638A (ko) 반도체소자의 제조방법
KR20100065657A (ko) 오버레이 버니어 및 그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination