CN114171500A - 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 - Google Patents

一种版图定位标记绘制方法、基于其制备的芯片及晶圆 Download PDF

Info

Publication number
CN114171500A
CN114171500A CN202111485666.7A CN202111485666A CN114171500A CN 114171500 A CN114171500 A CN 114171500A CN 202111485666 A CN202111485666 A CN 202111485666A CN 114171500 A CN114171500 A CN 114171500A
Authority
CN
China
Prior art keywords
positioning mark
wafer
chip
layout
exposure area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111485666.7A
Other languages
English (en)
Other versions
CN114171500B (zh
Inventor
苏春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN202111485666.7A priority Critical patent/CN114171500B/zh
Publication of CN114171500A publication Critical patent/CN114171500A/zh
Application granted granted Critical
Publication of CN114171500B publication Critical patent/CN114171500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明公开了一种版图定位标记绘制方法、基于其制备的芯片及晶圆，属于半导体集成电路制造技术领域，方法包括以下步骤：获取当前曝光区域内晶圆上芯片的边界框分布图，得到含边界框分布图的曝光区域图形L1；在图形L1的曝光边界上绘制定位标记，得到含绘制定位标记的图形L2；将图形L2叠加至当前曝光区域内晶圆上，完成版图定位标记的绘制。本发明利用曝光边界设计定位标记，能够避免初始定位标记设计与曝光边界不同步进而导致部分曝光区域设计失效的问题，提高了版图定位标记设计的成功率；同时，该版图定位标记设计能够在不同工艺条件下无障碍复制，可移植性好，大大缩短相关数据处理工作的时间，提升了专业设计人员工作效率及准确度。

Description

一种版图定位标记绘制方法、基于其制备的芯片及晶圆
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种版图定位标记绘制方法、基于其制备的芯片及晶圆。
背景技术
集成电路版图设计在化合物半导体(芯片)设计过程中起着至关重要的作用，是呈接射频电路设计，带动工艺制程的重要中间环节。随着化合物半导体在国内发展日臻成熟，高良率、高效率版图绘制要求也渐渐显现，快速获得稳定可靠、工艺亲和力强的工艺版图设计将进一步提升产线稳定性、节约产能、有效缩短芯片研制周期。
芯片设计过程中，还需获取实际代工厂下线生产的晶圆信息，包括能够测量特征工艺尺寸测试参数图形，版图定位标记图形就是其中一种。在曝光时，通过版图定位标记能够精确确定曝光区域边界，进行下一次曝光时，可进行重复检验。整晶圆完成曝光工艺后，定位标记还可用于切割边界的识别和判定，其重要度不言而喻。
定位标记版图实际绘制过程中，经常出现定位标记漏加、绘制逻辑重复定义、标记被覆盖等问题，最终导致在晶圆上的版图定位标记表达失败，对产线的生产、切割环节造成一定程度的干扰，传导并放大错误，降低芯片产品良率及效率。在此基础上，提供一种快速有效、正确率高的版图定位标记绘制方法，减少芯片对位标记的表达失败可能性，这是本领域亟需解决的技术问题。
发明内容
本发明的目的在于克服现有技术中版图定位标记绘制效率低、失败率高的问题，提供了一种版图定位标记绘制方法、基于其制备的芯片及晶圆。
本发明的目的是通过以下技术方案来实现的：一种版图定位标记绘制方法，所述方法包括以下步骤：
获取当前曝光区域内晶圆上芯片的边界框分布图，得到含边界框分布图的曝光区域图形L1；
在图形L1的曝光边界上绘制定位标记，得到含绘制定位标记的图形L2；
将图形L2叠加至当前曝光区域内晶圆上，完成版图定位标记的绘制。
在一示例中，所述边界框为芯片的划片槽边框。
在一示例中，所述边界框为芯片的划片槽边框外边框。
在一示例中，所述获取当前曝光区域内晶圆上芯片的边界框分布图具体为：
获取当前曝光区域内晶圆上所有芯片的边界框分布图。
在一示例中，所述在图形L1的曝光边界上绘制定位标记具体为：
在图形L1的曝光边界的四个角上绘制定位标记。
在一示例中，所述定位标记为十字形、圆形、三角形、矩形、菱形中任意一种。
在一示例中，所述将图形L2叠加至当前曝光区域内晶圆上具体包括：
提取图形L2上的边界框分布图，并根据定位标记将图形L2叠加至当前曝光区域内晶圆上。
在一示例中，所述获取当前曝光区域内晶圆上各芯片的边界框分布图步骤前还包括：
固定当前曝光区域内晶圆上芯片的设计位置。
需要进一步说明的是，上述各示例对应的技术特征可以相互组合或替换构成新的技术方案。
本发明还包括一种版图定位标记绘制方法制备的芯片，所述芯片采用上述任一示例或多个示例组成形成的版图定位标记绘制方法进行制备。
本发明还包括一种版图定位标记绘制方法制备的晶圆，所述晶圆采用上述任一示例或多个示例组成形成的版图定位标记绘制方法绘制版图定位标记。
与现有技术相比，本发明有益效果是：
1.在一示例中，利用曝光边界设计定位标记，能够避免初始定位标记设计与曝光边界不同步进而导致部分曝光区域设计失效的问题，提高了版图定位标记设计的成功率；同时，该版图定位标记设计能够在不同工艺条件下无障碍复制，可移植性好，大大缩短相关数据处理工作的时间，提升了专业设计人员工作效率及准确度。
2.在一示例中，边界框分布图包括所有芯片的边界框图，能够不遗漏地绘制所有芯片的定位边界图形(边界框)，并将所有定位边界图形一次性导入至当前曝光区域内晶圆上，即一次性实现版图定位标记的绘制，大大缩短版图定位标记的绘制时间，进而有效缩短整体芯片设计数据处理项目时间，提升了设计人员的设计效率。
3.在一示例中，先固定芯片的设计位置后进行版图定位标记绘制，可有效规避由于芯片设计数据重复修改或因工艺条件变化导致的定位标记重复绘制工作，提升了工作效率。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明一示例中的方法流程图；
图2为本发明一示例中的图形L1示意图；
图3为本发明一示例中的图形L2示意图；
图4为本发明一示例中的将图形L2叠加至当前曝光区域内晶圆上的示意图；
图5为本发明一示例中的曝光区域与芯片的位置关系图；
图6为本发明优选示例方法流程图。
图中：曝光区域-1、晶圆-2、芯片-3、划片槽-4、定位标记-5。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例中，一种版图定位标记绘制方法，如图1所示，具体包括以下步骤：
S1：获取当前曝光区域1内晶圆2上芯片3的边界框分布图，得到含边界框分布图的曝光区域1图形L1；曝光区域1即曝光工艺中，能够被曝光的区域。晶圆2是制作化合物半导体电路所用的硅晶片，本示例中晶圆2分为多个化合物半导体电路(芯片3)；在理想状态下，晶圆2上所有芯片3均能处于曝光区域1中，一次性实现所有芯片3的曝光工艺。边界框分布图用于反映晶圆2上各芯片3的位置，具体先确定各芯片3的边界框，并求所有边界框的并集，即可得到边界框分布图，如图2所示；图2中，为便于理解，采用尺寸小于曝光区域1的晶圆2。
S2：在图形L1的曝光边界上绘制定位标记5，得到含绘制定位标记5的图形L2；本示例中，曝光边界优选为矩形，在曝光边界上绘制定位标记5，即在曝光区域1的视野下在四边上绘制定位标记5。进一步地，如图3所示，图形L2即版图定位标记，具体包括定位标记5、各芯片边界框分布图以及曝光边界框图。
S3：将图形L2叠加至当前曝光区域1内晶圆2上，完成版图定位标记的绘制，即将版图定位标记精准重叠于当前曝光区域1内的晶圆2上。具体地，根据定位标记5精准确定曝光区域1位置，结合各芯片边界框分布图将图形L2精准叠加至叠在曝光区域1的晶圆2上，进而实现晶圆2上版图定位标记的绘制，如图4所示。
本示例中，利用芯片3设计中对于曝光边界的设计定位标记5，替代现有设计过程中新定义曝光边界再设计对位标记这一技术手段，能够避免初始定位标记5设计与曝光边界不同步，进而衍生出部分曝光区域1设计失效(边界框覆盖定位标记5)的问题，提高了版图定位标记设计的成功率。同时，该版图定位标记设计能够在不同工艺条件下无障碍复制，可移植性好，大大缩短相关数据处理工作的时间，提升了专业设计人员工作效率及准确度。
在一示例中，边界框为芯片3的划片槽4边框。具体地，需要将晶圆2划分为多个芯片3制作区域，各芯片3制作区域制作一芯片3，该过程中划分过程中线条即划片槽4。需要说明的是，各芯片3大小形状可以不同，即根据不同工艺划片槽4最外边界定义图形不同，具体根据实际生产需求进行调整，本示例中各芯片3大小均相同。
在一示例中，边界框为芯片3的划片槽4边框外边框。具体地，划片槽4具有一定宽度，本示例优选划片槽4的最外边界作为芯片3的边界框。
在一示例中，获取当前曝光区域1内晶圆2上芯片3的边界框分布图具体为：
获取当前曝光区域1内晶圆2上所有芯片3的边界框分布图，即边界框分布图包括所有芯片3的边界框图，能够不遗漏地绘制所有芯片3的定位边界图形(边界框)，并将所有定位边界图形一次性导入至当前曝光区域1内晶圆2上，即一次性实现版图定位标记的绘制，相较于现有技术中重新按照芯片3尺寸得到各芯片3切割轨迹，大大缩短版图定位标记的绘制时间，进而有效缩短整体芯片3设计数据处理项目时间，提升了设计人员的设计效率。
在一示例中，在图形L1的曝光边界上绘制定位标记5具体为：
在图形L1的曝光边界的四个角上绘制定位标记5。具体地，在矩形曝光边界的四个角上绘制定位标记5，能够快速确定曝光边界的位置。
在一示例中，定位标记5为十字形，易绘制，并能够清楚表达曝光边界位置。
在一示例中，将图形L2叠加至当前曝光区域1内晶圆2上具体包括：
提取图形L2上的边界框分布图，并根据定位标记5将图形L2叠加至当前曝光区域1内晶圆2上。具体地，优选通过现有化合物半导体设计芯片3的电路设计软件如ADS、L-edit或Cadence提取边界框分布图。更为具体地，提取图形L2上的边界框分布图后，通过电路设计软件将图形L2导入图形L1工艺极限设计测试单元文件包中，并再次确认图形数据完整性。其中，工艺极限设计测试单元文件包为工艺参数追踪量测的综合设计图形集合。进一步地，将图形L2叠加至当前曝光区域1内晶圆2得到的图档结果保存并单独输出。
在一示例中，获取当前曝光区域1内晶圆2上各芯片3的边界框分布图步骤前还包括：
S0：固定当前曝光区域1内晶圆2上芯片3的设计位置。为保证晶圆2上芯片3能够一次性被最大程度的曝光，同时保证各芯片3能够完整被曝光，避免出现芯片3部分处于曝光区域1，部分处于曝光区域1外的情况，需要提前固定曝光区域1与晶圆2之间的位置关系。本示例中，采用后置法，先固定芯片3的设计位置后进行版图定位标记绘制，固定后曝光区域1与芯片3的位置关系如图5所示，以此有效规避由于芯片3设计数据重复修改或因工艺条件变化导致的定位标记5重复绘制工作，提升了工作效率。
将上述示例进行组合，得到本申请优选示例，如图6所示，包括以下步骤：
S0’：固定当前曝光区域1内晶圆2上芯片3的设计位置；
S1’：获取当前曝光区域1内晶圆2上芯片3的边界框分布图，得到含边界框分布图的曝光区域1图形L1；
S2’：在图形L1的曝光边界上绘制定位标记5，得到含绘制定位标记5的图形L2。
S3’：将图形L2叠加至当前曝光区域1内晶圆2上，完成版图定位标记的绘制。
本发明供了一种快速有效、正确率高的版图定位标记绘制办法，减少芯片3对位标记的表达失败可能性，该方法借助重复构建、独立使用的方法，精准、快速获得目标图形，一致性好，方法简单高效。进一步地，本申请方法能够拓展应用到所有工艺类别的定位标记5绘制，得到不同工艺条件下的版图定位标记结果文件。
本发明还包括一种版图定位标记绘制方法制备的芯片3，该芯片3采用上述任一示例或者多个示例组成形成的定位标记5绘制方法进行制备。
本发明还包括一种版图定位标记绘制方法制备的晶圆2，所述晶圆2采用上述任一示例或者多个示例组成形成的定位标记5绘制方法绘制版图定位标记。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种版图定位标记绘制方法，其特征在于：所述方法包括以下步骤：
获取当前曝光区域(1)内晶圆(2)上芯片(3)的边界框分布图，得到含边界框分布图的曝光区域(1)图形L1；
在图形L1的曝光边界上绘制定位标记(5)，得到含绘制定位标记(5)的图形L2；
将图形L2叠加至当前曝光区域(1)内晶圆(2)上，完成版图定位标记的绘制。
2.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述边界框为芯片(3)的划片槽(4)边框。
3.根据权利要求2所述的一种版图定位标记绘制方法，其特征在于：所述边界框为芯片(3)的划片槽(4)边框外边框。
4.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述获取当前曝光区域(1)内晶圆(2)上芯片(3)的边界框分布图具体为：
获取当前曝光区域(1)内晶圆(2)上所有芯片(3)的边界框分布图。
5.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述在图形L1的曝光边界上绘制定位标记(5)具体为：
在图形L1的曝光边界的四个角上绘制定位标记(5)。
6.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述定位标记(5)为十字形、圆形、三角形、矩形、菱形中任意一种。
7.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述将图形L2叠加至当前曝光区域(1)内晶圆(2)上具体包括：
提取图形L2上的边界框分布图，并根据定位标记(5)将图形L2叠加至当前曝光区域(1)内晶圆(2)上。
8.根据权利要求1所述的一种版图定位标记绘制方法，其特征在于：所述获取当前曝光区域(1)内晶圆(2)上各芯片(3)的边界框分布图步骤前还包括：
固定当前曝光区域(1)内晶圆(2)上芯片(3)的设计位置。
9.一种版图定位标记绘制方法制备的芯片，其特征在于：所述芯片(3)采用权利要求1-8任意一项所述方法进行制备。
10.一种版图定位标记绘制方法制备的晶圆，其特征在于：所述晶圆(2)采用权利要求1-8任意一项所述方法绘制版图定位标记。
CN202111485666.7A 2021-12-07 2021-12-07 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 Active CN114171500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111485666.7A CN114171500B (zh) 2021-12-07 2021-12-07 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111485666.7A CN114171500B (zh) 2021-12-07 2021-12-07 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Publications (2)

Publication Number Publication Date
CN114171500A true CN114171500A (zh) 2022-03-11
CN114171500B CN114171500B (zh) 2024-04-09

Family

ID=80484175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111485666.7A Active CN114171500B (zh) 2021-12-07 2021-12-07 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Country Status (1)

Country Link
CN (1) CN114171500B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114548019A (zh) * 2022-04-25 2022-05-27 成都复锦功率半导体技术发展有限公司 适用于引入定制芯片的切割版图设计方法及其制备的芯片
CN114997097A (zh) * 2022-08-03 2022-09-02 成都复锦功率半导体技术发展有限公司 基于比例布图的多型号芯片版图设计方法、芯片及终端
CN115392181A (zh) * 2022-10-28 2022-11-25 成都复锦功率半导体技术发展有限公司 基于外界边框设计的拼版设计方法、芯片及终端

Citations (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055303A1 (de) * 1980-12-29 1982-07-07 Ibm Deutschland Gmbh Maske zur Abbildung eines Musters auf einer Photoresistschicht, Verfahren zur Herstellung dieser Maske und Verwendung derselben in einem photolithographischen Prozess
JPH09275058A (ja) * 1996-04-04 1997-10-21 Nikon Corp 投影露光方法
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
JPH11219878A (ja) * 1998-01-30 1999-08-10 Sony Corp 電子ビーム露光方法、電子ビーム露光装置、及びパターン形成方法
JP2001109128A (ja) * 1999-10-12 2001-04-20 Hitachi Ltd リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置
JP2001230195A (ja) * 2000-02-21 2001-08-24 Nec Corp 位置合わせ精度計測マーク
US20020182545A1 (en) * 2001-05-30 2002-12-05 Fujitsu Limited Semiconductor device manufacture method with exposure process using small exposure amount, and reticle set for semiconductor device manufacture
KR20030025495A (ko) * 2001-09-21 2003-03-29 삼성전자주식회사 정렬 마크가 형성된 웨이퍼
WO2003071471A1 (en) * 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP2004062157A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd 光配線回路の製造方法、及びその光配線回路を備えた光配線基板
US20050088636A1 (en) * 2003-10-23 2005-04-28 Canon Kabushihi Kaisha Scanning exposure technique
KR20070001441A (ko) * 2005-06-29 2007-01-04 삼성전자주식회사 레티클 및 그 제조 방법
US20110286701A1 (en) * 2010-05-24 2011-11-24 Nitto Denko Corporation Optical connection structure and production method of optical waveguide to be used for the optical connection structure
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法
US20130082408A1 (en) * 2011-10-04 2013-04-04 Fujitsu Semiconductor Limited Method for producing semiconductor device and semiconductor device
CN203117634U (zh) * 2012-01-18 2013-08-07 上海华力微电子有限公司 一种兼容型掩膜版基准设计版图
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
US20150276638A1 (en) * 2014-03-31 2015-10-01 Todd Mathew Spath Method for forming aligned patterns on a substrate
US20150339423A1 (en) * 2014-05-23 2015-11-26 Kabushiki Kaisha Toshiba Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program
US20170053056A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Mask Data Synthesis and Mask Making
CN107946183A (zh) * 2017-11-23 2018-04-20 成都海威华芯科技有限公司 一种基于光刻胶的mmic芯片背面划片道制作工艺
US9978687B1 (en) * 2017-01-11 2018-05-22 United Microelectronics Corp. Semiconductor substrate
CN110531591A (zh) * 2019-08-30 2019-12-03 上海华力微电子有限公司 套刻精度修正方法
US20200066648A1 (en) * 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
CN111045290A (zh) * 2019-11-25 2020-04-21 上海华虹宏力半导体制造有限公司 共享对准层光罩的方法
CN111524836A (zh) * 2019-02-13 2020-08-11 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记
CN112731758A (zh) * 2021-01-08 2021-04-30 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置
CN113534601A (zh) * 2020-04-13 2021-10-22 长鑫存储技术有限公司 一种掩膜版的布局方法及装置、掩膜版

Patent Citations (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055303A1 (de) * 1980-12-29 1982-07-07 Ibm Deutschland Gmbh Maske zur Abbildung eines Musters auf einer Photoresistschicht, Verfahren zur Herstellung dieser Maske und Verwendung derselben in einem photolithographischen Prozess
JPH09275058A (ja) * 1996-04-04 1997-10-21 Nikon Corp 投影露光方法
CN1221209A (zh) * 1997-12-04 1999-06-30 日本电气株式会社 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
JPH11219878A (ja) * 1998-01-30 1999-08-10 Sony Corp 電子ビーム露光方法、電子ビーム露光装置、及びパターン形成方法
JP2001109128A (ja) * 1999-10-12 2001-04-20 Hitachi Ltd リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置
JP2001230195A (ja) * 2000-02-21 2001-08-24 Nec Corp 位置合わせ精度計測マーク
US20020182545A1 (en) * 2001-05-30 2002-12-05 Fujitsu Limited Semiconductor device manufacture method with exposure process using small exposure amount, and reticle set for semiconductor device manufacture
KR20030025495A (ko) * 2001-09-21 2003-03-29 삼성전자주식회사 정렬 마크가 형성된 웨이퍼
WO2003071471A1 (en) * 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP2004062157A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd 光配線回路の製造方法、及びその光配線回路を備えた光配線基板
US20050088636A1 (en) * 2003-10-23 2005-04-28 Canon Kabushihi Kaisha Scanning exposure technique
KR20070001441A (ko) * 2005-06-29 2007-01-04 삼성전자주식회사 레티클 및 그 제조 방법
US20110286701A1 (en) * 2010-05-24 2011-11-24 Nitto Denko Corporation Optical connection structure and production method of optical waveguide to be used for the optical connection structure
CN102800654A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 用于集成电路对准的结构设计和方法
US20130082408A1 (en) * 2011-10-04 2013-04-04 Fujitsu Semiconductor Limited Method for producing semiconductor device and semiconductor device
CN203117634U (zh) * 2012-01-18 2013-08-07 上海华力微电子有限公司 一种兼容型掩膜版基准设计版图
US20150276638A1 (en) * 2014-03-31 2015-10-01 Todd Mathew Spath Method for forming aligned patterns on a substrate
US20150339423A1 (en) * 2014-05-23 2015-11-26 Kabushiki Kaisha Toshiba Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
US20170053056A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Mask Data Synthesis and Mask Making
US9978687B1 (en) * 2017-01-11 2018-05-22 United Microelectronics Corp. Semiconductor substrate
CN107946183A (zh) * 2017-11-23 2018-04-20 成都海威华芯科技有限公司 一种基于光刻胶的mmic芯片背面划片道制作工艺
US20200066648A1 (en) * 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
CN111524836A (zh) * 2019-02-13 2020-08-11 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记
CN110531591A (zh) * 2019-08-30 2019-12-03 上海华力微电子有限公司 套刻精度修正方法
CN111045290A (zh) * 2019-11-25 2020-04-21 上海华虹宏力半导体制造有限公司 共享对准层光罩的方法
CN113534601A (zh) * 2020-04-13 2021-10-22 长鑫存储技术有限公司 一种掩膜版的布局方法及装置、掩膜版
CN112731758A (zh) * 2021-01-08 2021-04-30 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114548019A (zh) * 2022-04-25 2022-05-27 成都复锦功率半导体技术发展有限公司 适用于引入定制芯片的切割版图设计方法及其制备的芯片
CN114997097A (zh) * 2022-08-03 2022-09-02 成都复锦功率半导体技术发展有限公司 基于比例布图的多型号芯片版图设计方法、芯片及终端
CN114997097B (zh) * 2022-08-03 2022-10-25 成都复锦功率半导体技术发展有限公司 基于比例布图的多型号芯片版图设计方法、芯片及终端
CN115392181A (zh) * 2022-10-28 2022-11-25 成都复锦功率半导体技术发展有限公司 基于外界边框设计的拼版设计方法、芯片及终端

Also Published As

Publication number Publication date
CN114171500B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
CN114171500A (zh) 一种版图定位标记绘制方法、基于其制备的芯片及晶圆
CN102663169B (zh) 集成电路版图设计规则检查的方法及其系统
CN108519550A (zh) 集成电路晶圆测试优化方法
CN101644898B (zh) 不同倍率光刻机之间的套刻精度的测量方法
US7984390B2 (en) Data processing method in semiconductor device, program of the same, and manufacturing method of semiconductor device
JPH07147386A (ja) 半導体装置とその製造方法およびそれに用いる器具
US20070170603A1 (en) Hybrid mounted device and method of manufacturing the same
CN114548019A (zh) 适用于引入定制芯片的切割版图设计方法及其制备的芯片
CN102445858B (zh) 一种光刻机之间的工艺匹配方法
CN115097691B (zh) 一种掩模板及形成方法
US10061209B2 (en) Method for verifying a pattern of features printed by a lithography process
CN110222381A (zh) 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端
CN105740540B (zh) 掩膜版设计中版图的特征图形的查找方法
CN103050490B (zh) 划片槽框架自动设计方法
CN108807230A (zh) 分选机吸头工作位精确校准方法
CN111128829B (zh) 对准方法及校准方法
CN217444384U (zh) 一种具备修调功能的晶圆级芯片
CN110587835A (zh) 一种光栅硅片的切割方法
CN105242504B (zh) 提高套准精度的方法
CN113591426B (zh) 一种集成电路版图设计中创建线网标识的方法
CN215813729U (zh) 一种用于校正遮光板位置精度的监控光罩
CN112180691B (zh) 拼接芯片的线上监控方法
CN114330224A (zh) 一种元器件引脚成形参数的验证的方法和装置
CN111239174A (zh) 晶圆检测方法
US20050280129A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant