CN102663169B - 集成电路版图设计规则检查的方法及其系统 - Google Patents

集成电路版图设计规则检查的方法及其系统 Download PDF

Info

Publication number
CN102663169B
CN102663169B CN201210075791.5A CN201210075791A CN102663169B CN 102663169 B CN102663169 B CN 102663169B CN 201210075791 A CN201210075791 A CN 201210075791A CN 102663169 B CN102663169 B CN 102663169B
Authority
CN
China
Prior art keywords
polygon
polygonal
boundary
limit
boundary edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210075791.5A
Other languages
English (en)
Other versions
CN102663169A (zh
Inventor
李卓远
陈刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN201210075791.5A priority Critical patent/CN102663169B/zh
Publication of CN102663169A publication Critical patent/CN102663169A/zh
Application granted granted Critical
Publication of CN102663169B publication Critical patent/CN102663169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路版图设计规则检查的方法,将版图图形抽象成为由一系列的水平边界定义的多边形数据表示,定义并实现多边形特征抽取方法、多边形之间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法,在此基础之上,进行设计规则的检查和标记。本发明能够进行互连线矩形和版图多边形之间的数据结构相互转化,定义并实现了多边形操作以及多边形边界边的遍历枚举操作方法,在此基础之上进行设计规则的检查。对于版图中存在违反设计规则的图形区域,本发明提出的方法也会对其作出启发性的标记,供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的微调。

Description

集成电路版图设计规则检查的方法及其系统
技术领域
本发明属于集成电路设计领域,尤其是属于互连线线宽在65nm及以下的集成电路制造工艺下的集成电路设计优化的技术范畴。
背景技术
集成电路是由设计者借助于电子设计自动化(EDA)工具设计出集成电路版图,交付集成电路制造商,通过电路掩膜制备(Mask)、以及对晶片(Wafer)进行氧化、掺杂、光刻等一系列的制作工艺将电路掩膜转移到晶片上,从而实现其电路功能。集成电路制造中的光刻工艺是指,在使用掩模进行曝光时,将掩模图形复制在半导体硅片表面的光刻胶上,形成光刻图像。在主流微电子制造过程中,光刻是最复杂、最昂贵和最关键的工艺。集成电路制造过程中,往往需要采用几十道光刻工序。目前,集成电路制造工艺的主流技术是采用紫外线包括远紫外线为光源的光刻技术。
在芯片制造中,目前主流的紫外线光刻线宽度是65nm/45nm,并正在朝着28nm/22nm的节点发展。在这些工艺节点下,为了满足芯片制造正确性和成品率的要求,制造厂商对于电路版图有着严格的设计规则要求。这些设计规则既包括不同线网之间的线宽及线间距的要求,也包括同一线网不同走线形成的版图多边形形状上的要求。复杂多样的设计规则对于传统的布线工具提出了功能和性能两方面的挑战。一方面,布线工具需要保证在很短的时间内构造出尽量满足设计规则的版图走线;另一方面,布线工具也需要具备根据设计规则检查修正版图图形的能力。
发明内容
针对上述现有技术的不足,本发明的目的在于提供一种基于多边形操作的集成电路版图设计规则检查的方法,通过该方法,能够将版图图形抽象成一种多边形数据表示,并在此基础上通过预定义的多边形操作进行设计规则的检查。本发明提出的多边形数据表示以及操作具有很低的计算复杂性,能够很好的嵌入到自动布线流程中进行设计规则的检查。对于版图中违反设计规则的图形,本发明提出的方法也会对其作出启发性的标记,供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的微调。
本发明的另一个目的在于提供了一种基于多边形操作的集成电路版图设计规则检查的方法的系统。
为解决上述技术问题,本发明采用如下技术方案:
一种集成电路版图设计规则检查的方法,将版图图形抽象成为由一系列的水平边界定义的多边形数据表示,定义并实现多边形特征抽取方法、多边形之间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法,在此基础之上,进行设计规则的检查和标记。
一种集成电路版图设计规则检查的的系统,其包括以下模块:文件读取模块(1)、多边形构造模块(2)、多边形特征提取模块(3)、多边形操作模块(4)、多边形转换模块(5)、多边形边界边访问模块(6)和设计规则检查模块(7);
所述文件读取模块(1)基于OpenAccess数据平台,使用内置的lef2oa和def2oa命令将输入的LEF/DEF文件转换为OpenAccess内部数据结构,转换为OpenAccess内部数据结构之后,再进一步将金属互连线和通孔存储在基于矩形的数据结构中,以便进行接下来的操作;
在所述多边形构造模块(2)中,多边形由一系列的顺时针方向的水平边界边表示,首先将构成多边形的原始矩形的水平边加入多边形水平边界集合,并且按照从下往上的顺序排序,之后对于集合中的边按照从下往上的顺序扫描,合并处于相同扫描线上的边,删除处于多边形内部的边,并且按照所在边界的位置重新确定边的起点和终点,最终得到一组无冗余的边界边集合;
在所述多边形特征提取模块(3)中提供了一系列的方法,用于提取版图多边形的各种几何信息,包括计算多边形面积、覆盖多边形的最小边界框、多边形覆盖的最大矩形和判断多边形是否覆盖某几何图形,用于设计规则检查;
在所述多边形操作模块(4)中提供基本的多边形与多边形之间的加、减及与的操作方法,所述加操作将两个多边形的两组边界边合并为一组,之后通过所述多边形构造模块得到这一组初始边所对应的新的多边形表示;所述减操作保持被减多边形的顺时针边界边,而将减去的多边形的边界边变为逆时针之后,跟前一组边界边合并为一组,并调用多边形构造模块得到新的多边形表示;所述与操作将原始多边形的边界边都变为反向的逆时针方向,进行加操作,然后再将得到的多边形边界边变为顺时针方向,从而得到与操作的多边形表示;
在所述多边形转换模块(5)中提供多边形到矩形集合的分割操作,可以按照水平或垂直方向将多边形分割成两两之间相互连接但不重叠的矩形集合,供设计规则检查使用;还提供矩形集合的枚举操作,能够将多边形包含的最大矩形组成的集合提取出来,供设计规则检查使用;
在所述多边形边界边访问模块(6)重提供访问多边形边界边的操作,首先通过顺时针的水平边界边生成出顺时针的垂直边界边,然后将水平边和垂直边按照头尾相连的顺序连接成若干连通环;可以按照顺序遍历每一个连通区域上的连通环,以及该连通环上的边界边,或是无序枚举所有的边界边;
所述设计规则检查模块(7)根据版图的工艺信息,提取出版图图形需要满足的设计规则抽象表示,包括不同线网之间线间距的要求,以及同一线网几何图形形状的要求,对于线间距规则,调用多边形边界枚举模块和多边形转换模块得到版图上线头以及非最小线宽线的边界信息,检查这些特殊边界对于相邻图形是否满足线间距的要求;对于几何图形形状规则,通过计算多边形特征以及遍历边界边,判断该几何形状是否满足要求的设计规则。
上述技术方案具有如下有益效果:
本发明的集成电路版图设计规则检查的方法及其系统提出了一种对于版图图形的数据结构表示方法,能够进行互连线矩形和版图多边形之间的数据结构相互转化,定义并实现了多边形操作以及多边形边界边的遍历枚举操作方法,在此基础之上进行设计规则的检查。对于版图中存在违反设计规则的图形区域,本发明提出的方法也会对其作出启发性的标记,供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的微调。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图对本专利进行详细说明。
附图说明
图1为多边形和矩形走线转换示意图。
图2为多边形基本操作示意图。
图3为多边形连通区域和边界边遍历示意图,其中图3(a)为多边形连通区域示意图;图3(b)为边界边遍历示意图。
图4为本发明输入输出示意图。
图5为本发明模块框架示意图。
图6为多边形构造示意图。
图7为多边形操作示意图,其中图7(a)为加操作示意图;图7(b)为减操作示意图。
图8为多边形转换示意图,其中图8(a)为水平或垂直方向将多边形分割操作示意图;图8(b)为枚举操作示意图。
图9为多边形边界边枚举示意图。
图10为设计规则检查示意图。
图11为本发明程序流程图。
具体实施方式
下面结合附图对本发明的优选实施例进行详细介绍。
本实施例设计了一种基于多边形操作的集成电路版图设计规则检查的方法。对于输入的版图图形,该方法将其抽象成为由一系列的水平边界定义的多边形数据表示,提供接口在自动布线产生的矩形走线和版图多边形之间进行相互转化,如图1所示。同时,该方法定义并实现了多边形之间的加(UNION),减(SUBSTRACT),与(AND)操作方法(见图2),以及多边形连通区域和边界边的枚举遍历操作方法,如图3所示。在此基础之上,布线工具可以方便的进行版图多边形的构造和删减操作,以及根据设计规则内容进行多边形覆盖矩形和边界边的遍历,判断其是否满足相应的设计规则。
首先,结合图4对本发明得到输入输出进行说明。输入包括包含版图信息的DEF文件和包含工艺信息的LEF文件(LEF文件里描述了版图图形需要满足的设计规则集合),输出是违反设计规则的图形位置和图形表示的启发性修复方法。LEF/DEF是工业界标准的版图信息和工艺信息描述格式。输出的违反设计规则的图形标记存放在OpenAccess(OA)数据平台中,既可用于显示供用户查找遍历版图中违反设计规则的区域,也可供布线程序进行选择性的拆分重布消除冲突。
然后,结合图5对本发明进行详细阐述。
(1)文件读取模块1
基于OA数据平台,使用内置的lef2oa和def2oa命令将输入的LEF/DEF文件转换为OA内部的数据结构。转换为OA的数据结构之后,再进一步将金属互连线和通孔存储在该发明构造好的基于矩形的数据结构中(因为无论是金属线还是通孔在版图上的图形都是矩形),以便进行接下来的操作。
(2)多边形构造模块2
在该发明中,多边形由一系列的顺时针方向的水平边界边表示。该发明首先将构成多边形的原始矩形的水平边加入多边形水平边界集合,并且按照从下往上的顺序排序,如图6所示。之后对于集合中的边按照从下往上的顺序扫描,合并处于相同扫描线上的边,删除处于多边形内部的边,并且按照所在边界的位置重新确定边的起点和终点,最终得到一组无冗余的边界边集合。
(3)多边形特征提取模块3
该发明提供了一系列的方法,用于提取版图多边形的各种几何信息,例如计算多边形面积,覆盖多边形的最小边界框,多边形覆盖的最大矩形,判断多边形是否覆盖某几何图形等操作,用于设计规则检查。
(4)多边形操作模块4
提供基本的多边形与多边形之间的加(UNION),减(SUBSTRACT),与(AND)操作方法。对于加操作,该发明将两个多边形的两组边界边合并为一组,之后通过多边形构造模块得到这一组初始边所对应的新的多边形表示,如图7(a)所示。对于减操作,该发明保持被减多边形的顺时针边界边,而将减去的多边形的边界边变为逆时针之后,跟前一组边界边合并为一组,并调用多边形构造模块得到新的多边形表示,如图7(b)所示。对于与操作,该发明将原始多边形的边界边都变为反向的逆时针方向,进行加操作,然后再将得到的多边形边界边变为顺时针方向,从而得到与操作的多边形表示。
(5)多边形转换模块5
提供多边形到矩形集合的分割操作,可以按照水平或垂直方向将多边形分割成两两之间相互连接但不重叠的矩形集合,供设计规则检查使用,如图8(a)所示。提供矩形集合的枚举操作,能够将多边形包含的最大矩形组成的集合提取出来,供设计规则检查使用,如图8(b)所示。
(6)多边形边界边访问模块6
提供访问多边形边界边的操作,首先通过顺时针的水平边界边生成出顺时针的垂直边界边,然后将水平边和垂直边按照头尾相连的顺序连接成若干连通环。可以按照顺序遍历每一个连通区域上的连通环,以及该连通环上的边界边,或是无序枚举所有的边界边,如图9所示。
(7)设计规则检查模块7
设计规则检查模块根据版图的工艺信息,提取出版图图形需要满足的设计规则抽象表示,包括不同线网之间线间距的要求,以及同一线网几何图形形状的要求。对于线间距规则,调用多边形边界枚举模块和多边形转换模块得到版图上线头(End-Of-Line)以及非最小线宽线(Fat-Wire)的边界信息,检查这些特殊边界对于相邻图形是否满足线间距的要求;对于几何图形形状规则,通过计算多边形特征以及遍历边界边,判断该几何形状是否满足要求的设计规则。该模块包含若干设计规则检查子模块,如图10所示。
进一步的,本实施例现结合图10和图11对其进行详细阐述:
采用45nm工艺的一个测试用例布线后LEF/DEF版图输出作为实例,用本发明的方法对其进行45nm设计规则的检查。工艺信息中,包含最小线间距,不同线宽线间距,线头到线边线间距,最小金属面积,最小金属围绕面积,最小通孔数,最小通孔金属覆盖面积等设计规则。:
步骤1)版图文件和工艺信息文件的读入
待处理的版图文件为test.def,工艺信息和标准单元库文件为tech45.lef,基于OpenAccess数据平台,使用命令lef2oa和def2oa将DEF/LEF文件信息转化为OA的数据结构,生成了/test/test/layout的版图视图和/tech45的单元库。通过调用OA提供的数据接口函数可以从这些目录中读取所需要的版图数据和设计规则信息。之后将这些数据和信息转换存储本发明自定义的数据结构中。
步骤2)构造多边形
根据几何图形的数量,在每一层上,将整个布线区域递归划分成若干不同的检查区域,每个区域中的几何图形的数量均小于同一阈值。对处于同一个检查区域中属于同一线网的几何图形集合,调用多边形构造模块将它们转化为多边形数据结构。
步骤3)设计规则的检查
根据不同的设计规则要求,调用相应的多边形操作模块进行设计规则的检查,具体说来,包括如下几部分:
(3a)不同线宽线间距规则(SpacingTable)的检查:step1,调用多边形转换模块,得到多边形包含的最大矩形集合,根据它们的最小宽度,确定每一个矩形所对应的线间距要求;step2,调用多边形边界边访问模块,根据每一条边所连接的最大矩形,确定该边需要的线间距,在线间距范围内查找可能违反设计规则的相邻互连线并记录违反设计规则的区域;step3,将所有可能违反设计规则的区域合并到一起,构造一个违反设计规则的区域多边形,调用多边形边界枚举模块,检查每一个连通区域的最大长度,如果该长度大于设计规则中要求的平行线长度,则该连通区域是一个真实的违反设计规则的区域,记录下该区域。
(3b)线头到线边线间距(EndOfLineSpacing)的检查:step1,调用多边形边界边访问模块,按顺序得到连通环上连接在一起的三条边界边集合,分别检查边界边长度是否满足线头规则定义,若满足,则将中间边界边记录在线头数组中;step2,对线头数组中的每一个线头,检查线间距范围内违反设计规则的相邻线头或线边,记录下不满足设计规则的区域。
(3c)最小金属面积(MinArea)的检查:调用多边形特征提取模块,计算连接在一起的金属线组成的多边形面积,记录下不满足最小面积规则的区域。
(3d)最小金属围绕面积(MinEnclosedArea)的检查:step1,调用多边形边界边访问模块,逐一访问所有的连通环,若该连通环是顺时针方向,说明该连通环内部区域是金属线,若该连通环是逆时针方向,说明该连通环内部是金属线围绕的空区域,记录下该区域;step2,调用多边形特征提取模块,检查空区域的面积,若该面积小于最小金属围绕面积,记录下违反此设计规则的区域。
(3e)最小通孔数(MinimumCut)的检查:step1,调用多边形转换模块,得到多边形包含的最大矩形集合,根据每一个最大矩形的宽度跟面积,确定它们所需要的最小通孔数;step2,调用多边形操作模块,按照设计规则规定的外围长度,找到满足宽度的最大矩形外围长度距离范围之内的多边形;step3,检查上述多边形所覆盖范围内的通孔数量,若通孔数量小于设计规则规定的阈值,则该多边形违反最小通孔规则,记录下该区域。
(3f)最小通孔金属覆盖面积(CutEnclosure)的检查:step1,对于每一个通孔,记录下所有与之接触的金属线;step2,对这些金属线的集合,调用多边形构造模块,得到与通孔接触的版图多边形;step3,检查该多边形覆盖的最大矩形的宽度,根据该宽度确定所需要的金属覆盖面积规则;step4,检查通孔覆盖面积是否满足最小瞳孔覆盖面积规则,记录下不满足该设计规则的区域。
(3g)最短边(MinStep)的检查:调用多边形边界边访问模块,逐一访问相邻的边界边,若边界边长度不满足设计规则要求,记录下该区域。
步骤4)对违反设计规则的版图修正
对于违反设计规则的区域,在OA数据库中创建标识。该标识可用于用户的图形界面显示,从而提供遍历查找和手动修复的功能;或是根据设计规则,在这些违反设计规则的区域中创建布线障碍,然后调用自动布线工具进行局部的版图修正。
以上对本发明实施例进行了详细介绍,对于本领域的一般技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,凡依本发明设计思想所做的任何改变都在本发明的保护范围之内。

Claims (2)

1.集成电路版图设计规则检查的方法,其特征在于:将版图图形抽象成为由一系列的水平边界定义的多边形数据表示,定义并实现多边形特征抽取方法、多边形之间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法;其中:
所述多边形特征抽取方法包括:将构成多边形的原始矩形的水平边加入多边形水平边界集合,并且按照从下往上的顺序排序;对于集合中的边按照从下往上的顺序扫描,合并处于相同扫描线上的边,删除处于多边形内部的边,并且按照所在边界的位置重新确定边的起点和终点,最终得到一组无冗余的边界边集合;以及,提取版图多边形的几何信息;
所述多边形之间的逻辑运算方法包括:提供基本的多边形与多边形之间的加、减、与操作方法;
加操作方法为,将两个多边形的两组边界边合并为一组,之后通过多边形构造模块得到这一组初始边所对应的新的多边形表示;
减操作方法为,保持被减多边形的顺时针边界边,而将减去的多边形的边界边变为逆时针之后,跟前一组边界边合并为一组,并调用多边形构造模块得到新的多边形表示;
与操作方法为,将原始多边形的边界边都变为反向的逆时针方向,进行加操作,然后再将得到的多边形边界边变为顺时针方向,从而得到与操作的多边形表示;
所述多边形连通区域和边界边的枚举遍历操作方法包括:提供多边形到矩形集合的分割操作;以及,提供访问多边形边界边的操作;
所述提供多边形到矩形集合的分割操作包括按照水平或垂直方向将多边形分割成两两之间相互连接但不重叠的矩形集合;
所述提供访问多边形边界边的操作包括:通过顺时针的水平边界边生成出顺时针的垂直边界边;将水平边和垂直边按照头尾相连的顺序连接成若干连通环;按照顺序遍历每一个连通区域上的连通环,以及该连通环上的边界边,或是无序枚举所有的边界边;
在此基础之上,进行设计规则的检查和标记;具体包括以下步骤:
步骤1)版图文件和工艺信息文件的读入;
步骤2)构造多边形;
步骤3)设计规则的检查;
步骤3.1)不同线宽线间距规则的检查;
步骤3.2)线头到线边线间距的检查;
步骤3.3)最小金属面积的检查;
步骤3.4)最小金属围绕面积的检查;
步骤3.5)最小通孔数的检查;
步骤3.6)最小通孔金属覆盖面积的检查;
步骤3.7)最短边的检查;
步骤4)对违反设计规则的版图修正。
2.用于实现权利要求1所述的集成电路版图设计规则检查的方法的系统,其特征在于,包括以下模块:文件读取模块(1)、多边形构造模块(2)、多边形特征提取模块(3)、多边形操作模块(4)、多边形转换模块(5)、多边形边界边访问模块(6)和设计规则检查模块(7);
所述文件读取模块(1)基于OpenAccess数据平台,使用内置的lef2oa和def2oa命令将输入的LEF/DEF文件转换为OpenAccess内部数据结构,转换为OpenAccess内部数据结构之后,再进一步将金属互连线和通孔存储在基于矩形的数据结构中,以便进行接下来的操作;
在所述多边形构造模块(2)中,多边形由一系列的顺时针方向的水平边界边表示,首先将构成多边形的原始矩形的水平边加入多边形水平边界集合,并且按照从下往上的顺序排序,之后对于集合中的边按照从下往上的顺序扫描,合并处于相同扫描线上的边,删除处于多边形内部的边,并且按照所在边界的位置重新确定边的起点和终点,最终得到一组无冗余的边界边集合;
在所述多边形特征提取模块(3)中提供了一系列的方法,用于提取版图多边形的各种几何信息,包括计算多边形面积、覆盖多边形的最小边界框、多边形覆盖的最大矩形和判断多边形是否覆盖某几何图形,用于设计规则检查;
在所述多边形操作模块(4)中提供基本的多边形与多边形之间的加、减及与的操作方法,所述加操作将两个多边形的两组边界边合并为一组,之后通过所述多边形构造模块得到这一组初始边所对应的新的多边形表示;所述减操作保持被减多边形的顺时针边界边,而将减去的多边形的边界边变为逆时针之后,跟前一组边界边合并为一组,并调用多边形构造模块得到新的多边形表示;所述与操作将原始多边形的边界边都变为反向的逆时针方向,进行加操作,然后再将得到的多边形边界边变为顺时针方向,从而得到与操作的多边形表示;
在所述多边形转换模块(5)中提供多边形到矩形集合的分割操作,按照水平或垂直方向将多边形分割成两两之间相互连接但不重叠的矩形集合,供设计规则检查使用;还提供矩形集合的枚举操作,能够将多边形包含的最大矩形组成的集合提取出来,供设计规则检查使用;
在所述多边形边界边访问模块(6)中提供访问多边形边界边的操作,首先通过顺时针的水平边界边生成出顺时针的垂直边界边,然后将水平边和垂直边按照头尾相连的顺序连接成若干连通环;按照顺序遍历每一个连通区域上的连通环,以及该连通环上的边界边,或是无序枚举所有的边界边;
所述设计规则检查模块(7)根据版图的工艺信息,提取出版图图形需要满足的设计规则抽象表示,包括不同线网之间线间距的要求,以及同一线网几何图形形状的要求,对于线间距规则,调用多边形边界枚举模块和多边形转换模块得到版图上线头以及非最小线宽线的边界信息,检查这些特殊边界对于相邻图形是否满足线间距的要求;对于几何图形形状规则,通过计算多边形特征以及遍历边界边,判断该几何图形形状是否满足要求的设计规则。
CN201210075791.5A 2012-03-21 2012-03-21 集成电路版图设计规则检查的方法及其系统 Active CN102663169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210075791.5A CN102663169B (zh) 2012-03-21 2012-03-21 集成电路版图设计规则检查的方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210075791.5A CN102663169B (zh) 2012-03-21 2012-03-21 集成电路版图设计规则检查的方法及其系统

Publications (2)

Publication Number Publication Date
CN102663169A CN102663169A (zh) 2012-09-12
CN102663169B true CN102663169B (zh) 2014-12-17

Family

ID=46772660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210075791.5A Active CN102663169B (zh) 2012-03-21 2012-03-21 集成电路版图设计规则检查的方法及其系统

Country Status (1)

Country Link
CN (1) CN102663169B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164566A (zh) * 2012-12-04 2013-06-19 天津蓝海微科技有限公司 版图验证规则的测试向量辅助层生成方法
CN103268375B (zh) * 2013-05-08 2016-07-06 中国科学院微电子研究所 标准单元库版图设计规则检查验证方法
CN104572682B (zh) * 2013-10-17 2017-12-05 上海华虹宏力半导体制造有限公司 对集成电路版图数据进行区域索引的方法
CN105808803B (zh) * 2014-12-30 2019-03-26 展讯通信(上海)有限公司 一种集成电路版图自动检测方法
CN106934122B (zh) * 2016-12-30 2020-01-14 北京华大九天软件有限公司 一种加速生成版图中导体图形连接关系的方法
CN106874543B (zh) * 2017-01-04 2020-06-09 上海华虹宏力半导体制造有限公司 版图的lef图形处理方法
CN107563091B (zh) * 2017-09-19 2021-03-16 天津蓝海微科技有限公司 一种pcell验证中连接性检查的方法
CN109959855A (zh) * 2017-12-14 2019-07-02 炬芯(珠海)科技有限公司 一种集成电路连线可靠性检测方法及装置
CN108595795B (zh) * 2018-04-11 2022-05-20 上海华虹宏力半导体制造有限公司 版图数据检查分配方法
CN108830003A (zh) * 2018-06-26 2018-11-16 上海华力微电子有限公司 集成电路版图的检查方法
CN109271668B (zh) * 2018-08-15 2023-06-13 上海华力集成电路制造有限公司 版图设计规则检查中区分多边形长宽度方向的方法
CN110888087B (zh) * 2018-08-20 2021-12-03 珠海零边界集成电路有限公司 一种版图互连线缺陷检查系统及其检查方法
CN109670253B (zh) * 2018-12-26 2020-09-11 北京华大九天软件有限公司 两种物体在指定矩形区域内随机均匀分布的方法
CN111444668B (zh) * 2018-12-29 2023-05-16 杭州广立微电子股份有限公司 一种对待测阵列中的晶体管逐个进行版图布线的方法
CN110956015B (zh) * 2019-12-04 2023-08-01 北京华大九天科技股份有限公司 一种检查双重图形制造约束的方法
CN111475995B (zh) * 2020-04-03 2023-04-14 上海侠为电子有限公司 一种应用于改进工艺规则的版图文件获取方法及装置
CN111611766B (zh) * 2020-05-15 2024-01-26 全芯智造技术有限公司 用于确定电路版图约束条件的方法、设备和存储介质
CN112668258B (zh) * 2020-12-22 2022-05-24 北京华大九天科技股份有限公司 一种广义对齐的布线方法
CN113283209B (zh) * 2021-05-24 2023-01-31 海光信息技术股份有限公司 互连线设计方法及装置、芯片、电子设备和计算机可读存储介质
CN113591430B (zh) * 2021-08-04 2022-05-24 北京华大九天科技股份有限公司 检测版图布线线网违例的方法
CN114117998B (zh) * 2022-01-28 2022-04-29 北京智芯仿真科技有限公司 一种集成电路版图焊盘及隔离垫片自适应确定方法及装置
CN116029254B (zh) * 2023-01-06 2024-04-12 中山大学 一种基于路径优化的集成电路版图自动布线方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346800A (zh) * 2011-11-08 2012-02-08 中国科学院微电子研究所 加速设计规则检查的方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346800A (zh) * 2011-11-08 2012-02-08 中国科学院微电子研究所 加速设计规则检查的方法及装置

Also Published As

Publication number Publication date
CN102663169A (zh) 2012-09-12

Similar Documents

Publication Publication Date Title
CN102663169B (zh) 集成电路版图设计规则检查的方法及其系统
US8327301B2 (en) Routing method for double patterning design
US9165106B2 (en) Layout design for electron-beam high volume manufacturing
US8312404B2 (en) Multi-segments modeling bond wire interconnects with 2D simulations in high speed, high density wire bond packages
US11093681B2 (en) Method and system for generating layout design of integrated circuit
CN103744267B (zh) 基于规则图形过滤的版图设计光刻工艺友善性检查方法
CN102663170B (zh) 集成电路版图设计最小通孔数目设计规则的检查方法
CN109427768A (zh) 集成电路及其制造方法
CN109585371A (zh) 集成电路布局方法、结构和系统
CN109885888A (zh) 芯片版图设计规则检查方法
CN201508553U (zh) 用于在管芯尺寸优化期间缩放i/o单元布置的设备
US20230378157A1 (en) Power switch for backside power distribution
TW202107329A (zh) 插入虛擬邊界單元至積體電路的方法
CN109585439A (zh) 标准单元中金属切口的优化方法
CN115329713A (zh) 一种布局模块、生成布线文件以及布线的方法、装置
KR101495986B1 (ko) 더블 패터닝 기술을 위한 rc 코너해
CN103793547A (zh) 具有多图案化要求的集成电路的层级设计
US10489547B2 (en) Multiple patterning method, system for implementing the method and layout formed
JPWO2006137119A1 (ja) フロアプラン装置,フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
TW202205614A (zh) 積體電路
US6877148B1 (en) Method and apparatus for routing an integrated circuit
US10163787B2 (en) Semiconductor structure
US11900041B2 (en) Via coloring methods and systems
KR20160039526A (ko) 반도체 장치의 설계 방법 및 설계 시스템
KR20150120265A (ko) 집적 회로 설계 방법, 그 방법을 실행하기 위한 시스템 및 집적 회로 검증 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI FUDAN MICROELECTRONICS GROUP COMPANY LIMI

Free format text: FORMER OWNER: NIMBUS AUTOMATION TECHNOLOGY (SHANGHAI) CO., LTD.

Effective date: 20140414

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 200433 YANGPU, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140414

Address after: No. 127 Fudan National University Science Park of Shanghai city in 200433 Yangpu District Cathay Pacific Road No. 4 floor

Applicant after: Shanghai Fudan Microelectronic Group Co., Ltd.

Address before: 201203, room 112, 607 Liang Xiu Road, Shanghai, Pudong New Area

Applicant before: Nimbus Automation Technology (Shanghai) Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant