CN103164566A - 版图验证规则的测试向量辅助层生成方法 - Google Patents

版图验证规则的测试向量辅助层生成方法 Download PDF

Info

Publication number
CN103164566A
CN103164566A CN2012105124497A CN201210512449A CN103164566A CN 103164566 A CN103164566 A CN 103164566A CN 2012105124497 A CN2012105124497 A CN 2012105124497A CN 201210512449 A CN201210512449 A CN 201210512449A CN 103164566 A CN103164566 A CN 103164566A
Authority
CN
China
Prior art keywords
rule
auxiliary layer
pattern
class
checks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105124497A
Other languages
English (en)
Inventor
侯劲松
王勇
张萍
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIRCOSCAPE TECHNOLOGY Co Ltd
Original Assignee
MIRCOSCAPE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIRCOSCAPE TECHNOLOGY Co Ltd filed Critical MIRCOSCAPE TECHNOLOGY Co Ltd
Priority to CN2012105124497A priority Critical patent/CN103164566A/zh
Publication of CN103164566A publication Critical patent/CN103164566A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

版图验证规则文件是用来验证版图设计是否符合工艺加工约束条件的重要文件，为了验证该规则文件的正确性，需要构造很多测试向量，然后分析计算结果是否与版图验证规则文件一致。在版图验证规则文件中，有一类规则比较特殊，它的基本含义是：当被检查图形与辅助层符合某种拓扑关系时，需要检查该图形是否违反设计规则；否则不去检查该规则。为了构造这类规则的测试向量，传统的方法有一个弱点：无法检查如果用户在设计规则文件中是否忘了写辅助层的约束。为了解决上述问题，本发明提出了一种负向对比检查的方法，该方法不仅检查图形的设计规则数值是否符合条件，还检查辅助层的图形拓扑关系是否正确书写，从而保证了规则检查的完备性和正确性。

Description

版图验证规则的测试向量辅助层生成方法
技术领域
版图验证规则的测试向量辅助层生成方法是集成电路辅助设计软件工具中版图验证(DRC)中的一种检查方法。本发明属于集成电路辅助设计软件工具中版图验证领域。
背景技术
集成电路(IC)设计的后期包括版图设计和版图验证，而这两项功能是EDA工具中的重要环节；版图验证是根据版图设计规则、电学规则和原始输入的逻辑关系对版图设计进行正确性的验证并且可以通过对电路和参数的提取，产生电路模拟的输入文件进行后模拟，以进一步检查电学性能。
版图验证规则文件是用来验证版图设计是否符合工艺加工约束条件的重要文件，这个文件的正确与否直接关系着芯片加工成败。为了验证该规则文件的正确性，需要构造很多测试向量，然后分析测试向量的计算结果是否与版图验证规则文件一致。这里测试向量指的一般是一组版图图形，用来反映是否违反设计规则的测试用例。
在版图验证规则文件中，有一类规则比较特殊，它的基本含义是：当被检查图形与辅助层符合某种拓扑关系时，需要检查该图形是否违反设计规则；否则不去检查该规则。为了构造这类规则的测试向量，传统的方法是：在合法单元的测试向量中，增加辅助层图形，使得其拓扑结构符合规则的描述，这样生成的图形就可以满足测试需求了。
但是，上述方法有一个弱点：无法检查如果用户在设计规则文件中是否忘了写辅助层的约束，而直接用被检查图形来检查设计规则。
为了解决上述问题，本发明提出了一种负向对比检查的方法，该方法不仅检查图形的设计规则数值是否符合条件，还检查辅助层的图形拓扑关系是否正确书写，从而保证了规则检查的完备性和正确性。
发明内容
假设一个设计规则的描述如下：某个图形层ME1的图形，当其不被另外一个辅助层MarkG覆盖的时候，其ME1图形的间距不能小于0.07微米。
这个规则的Calibre Rule的语法描述如下：
Figure BSA00000816148500011
如果按照普通的测试向量生成方法，其合法单元(Good Pattern)的图形是：把ME1图形的距离都大于等于0.07即可，而非法单元(Bad Pattern)的图形是：把ME1图形的距离都小于0.07即可。
但是，上述构造测试向量的方法有一个问题：它没有反映辅助层MarkG的作用，不管MarkG是否存在，它都去检查ME1的图形间距是否违反了0.07的规则。而本条规则要求只有当ME1不被辅助层覆盖的时候，才去检查ME1图形的距离。
本发明提出了如下策略来解决上述问题，其构造的合法单元图形如图1所示，在图1中，蓝色图形是ME1的图形，黄色图形是MarkG的图形。
在图1中合法单元(Good Pattern)分为3部分，最左边的部分是ME1位于MarkG的外部，其最小坚决按刚好大于等于0.07，符合规则，中间部分是ME1与MarkG有部分交叉单没有被完全覆盖的图形，由于这种部分交叉关系符合Not Inside的要求，而这些图形的最小间距刚好大于等于0.07，也符合规则。最右边的图形是ME1刚好被MarkG完全覆盖，它不符合Not Inside的要求，尽管其最小间距刚好小于0.07的最小值约束，但其结果仍旧符合DRC的规则，在good pattern中出现仍旧是合理的。
我们把图1最右边部分的图形定义为负向比对图形(Negative Good Pattern)，其含义是：虽然其不符合DRC的尺寸规则，但是由于其拓扑关系没有满足辅助层的约束，该图形仍旧是good pattern。
由于该方法采用了负向比对的方法，可以准确检查出用户的规则文件书写是否遗漏了针对辅助层的操作。假设用户在书写Calibre Rule时不小心忘了书写辅助层的约束，书写如下：
M1_1{
EXT ME1＜0.07
}
采用本专利提出的Good Pattern去进行检测，可以发现，该测试向量的左部和中部都符合了规则，没有报错。但是，由于右部的图形ME1的间距都小于0.07，就会针对这个规则报错，指出该规则不符合预期的标准，需要修改。这说明，本方法可以有效地发现辅助层描述不对的设计规则。
同理，假设用户在书写Calibre Rule时不小心忘把辅助层的拓扑关系写错了，Not Inside的关键字写成了Inside的关键字，书写如下：
Figure BSA00000816148500022
Figure BSA00000816148500031
采用本专利提出的Good Pattern去进行检测，可以发现，该测试向量的左部和中部都符合了规则，没有报错。但是，由于右部的图形ME1的间距都小于0.07，并且符合了Inside的拓扑关系，它会针对这个规则报错，指出该规则不符合预期的标准，需要修改。这同样说明，本方法可以有效地发现辅助层拓扑关系描述不对的设计规则。
本方法还支持设置多个辅助层的生成方法。假设一个设计规则的描述如下：某个图形层ME3的图形，当其不被另外一个辅助层MarkG覆盖，同时也不被另外一个辅助层MarkF覆盖的时候，其ME3图形的间距不能小于0.07微米。
假设Calibre Rule描述如下：
Figure BSA00000816148500032
本发明针对上述规则生成的测试向量图形如图2所示，在图2中，棕色图形是ME3，黄色图形是MarkG，蓝色图形是MarkF。
在图2中Good Pattern分为5部分，最左边的部分是ME3位于MarkG的外部，其最小间距刚好大于等于0.07，符合规则，第2部分是ME3与MarkG有交叉关系但没有被完全覆盖的图形，由于部分交叉关系符合Not Inside的要求，而这些图形的最小间距刚好大于等于0.07，也符合规则。第3部分是ME3与MarkF有交叉关系但没有被完全覆盖的图形，由于部分交叉关系符合Not Inside的要求，而这些图形的最小间距刚好大于等于0.07，也符合规则。第4部分的图形是ME3刚好位于MarkG内部，它不符合Not Inside的要求，其最小间距刚好小于0.07的最小值约束，这样其结果仍旧符合DRC的规则，在good pattern中出现仍旧是合理的。第5部分的图形是ME3刚好位于MarkF内部，它不符合Not Inside的要求，其最小间距刚好小于0.07的最小值约束，这样其结果仍旧符合DRC的规则，在good pattern中出现仍旧是合理的。
由于该方法同样采用了负向比对的方法，可以准确检查出用户的规则文件书写是否遗漏了针对辅助层的操作。
以上是针对辅助层用Not Inside拓扑关系的生成方法，针对辅助层用Inside的拓扑关系，其生成方法类似。
假设一个设计规则的描述如下：某个图形层ME3的图形，当其被另外一个辅助层MarkG覆盖，同时也被另外一个辅助层MarkF覆盖的时候，其ME3图形的间距不能小于0.07微米。
Calibre Rule描述如下：
Figure BSA00000816148500041
本发明针对上述规则生成的测试向量图形如图3所示，在图3中，棕色图形是ME3，黄色图形是MarkG，蓝色图形是MarkF。
在图3中Good Pattern分为5部分，最左边的部分是ME1同时位于MarkG，MarkF的内部，其最小间距刚好大于等于0.07，符合规则，第2部分是ME1位于MarkF的内部，但是不位于MarkG的内部，由于它不符合同时Inside的要求，且这些图形的最小间距刚好小于0.07，也符合DRC规则。第3部分是ME1与MarkG有部分交叉但不被完全覆盖关系的图形，同时ME1它位于MarkF的内部，由于部分交叉关系不符合Inside的要求，且这些图形的最小间距刚好小于0.07，也符合DRC规则。第4部分是ME1位于MarkG的内部，但是不位于MarkF的内部，由于它不符合同时Inside的要求，且这些图形的最小间距刚好小于0.07，也符合DRC规则。第5部分是ME1与MarkF有部分交叉关系但不被完全覆盖的图形，同时它位于MarkG的内部，由于部分交叉关系不符合Inside的要求，且这些图形的最小间距刚好小于0.07，也符合DRC规则。
可以分析，由于采用了图3的测试向量，可以准确检查出在规则文件中是否准确书写了辅助层的拓扑关系。
以上介绍了Inisde，Not Inside关键字针对辅助层的测试向量生成方法，同理，针对Outside，Not Outside的关键字，构造方法与此类似，不再赘述。
附图说明
图1针对一个辅助层的Not Inside拓扑关系的测试向量图
图2针对两个辅助层的Not Inside拓扑关系的测试向量图
图3针对两个辅助层的Inside拓扑关系的测试向量图
具体实施方式：
第一步：如果版图验证规则检查完全被辅助层覆盖(Inside)的某个图形的设计规则，在合法单元(Good Cell)中除了构造有辅助层覆盖的该图形Pattern外，还故意构造2类负向对比检查的Pattern，一类是在被检查图形上没有覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形；另外一类是在被检查图形上覆盖了一小部分但没有完全覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern也认为是合法单元的图形。
第二步：如果版图验证规则检查不完全被辅助层覆盖(Not Inside)的某个图形的设计规则，在合法单元(Good Cell)中除了构造没有辅助层覆盖的该图形Pattern外，还故意构造1类负向对比检查的Pattern，其结构是在被检查图形上故意覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形。
第三步：如果版图验证规则检某个图形位于辅助层外部时(Outside)的设计规则，在合法单元(Good Cell)中除了构造没有辅助层覆盖的该图形Pattern外，还故意构造2类负向对比检查的Pattern，一类是在被检查图形上覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形；另外一类是在被检查图形上覆盖了一小部分但没有完全覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern也认为是合法单元的图形。
第四步：如果版图验证规则检某个图形不位于辅助层外部时(Not Outside)的设计规则，在合法单元(Good Cell)中除了构造有辅助层覆盖的该图形Pattern外，还故意构造1类负向对比检查的Pattern，其结构是在被检查图形上故意不覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形。

Claims (1)

1.版图验证规则的测试向量辅助层生成方法，它的基本含义是在版图验证规则的测试向量生成过程中，针对被检查图形的规则检查，往往需要在被检查图形的区域内增加辅助层图形，从而实现图形检查的完整性。本专利针对辅助层图形的生成，提出了一种负向对比检查的方法，从而保证了检查的完备性。
具体步骤如下：
(1)如果版图验证规则检查完全被辅助层覆盖(Inside)的某个图形的设计规则，在合法单元(Good Cell)中除了构造有辅助层覆盖的该图形Pattern外，还故意构造2类负向对比检查的Pattern，一类是在被检查图形上没有覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形；另外一类是在被检查图形上覆盖了一小部分但没有完全覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern也认为是合法单元的图形。
(2)如果版图验证规则检查不完全被辅助层覆盖(Not Inside)的某个图形的设计规则，在合法单元(Good Cell)中除了构造没有辅助层覆盖的该图形Pattern外，还故意构造1类负向对比检查的Pattern，其结构是在被检查图形上故意覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形。
(3)如果版图验证规则检某个图形位于辅助层外部时(Outside)的设计规则，在合法单元(Good Cell)中除了构造没有辅助层覆盖的该图形Pattern外，还故意构造2类负向对比检查的Pattern，一类是在被检查图形上覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形；另外一类是在被检查图形上覆盖了一小部分但没有完全覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern也认为是合法单元的图形。
(4)如果版图验证规则检某个图形不位于辅助层外部时(Not Outside)的设计规则，在合法单元(Good Cell)中除了构造有辅助层覆盖的该图形Pattern外，还故意构造1类负向对比检查的Pattern，其结构是在被检查图形上故意不覆盖辅助层，而且其规则故意违反了检查规则的数值，这类Pattern认为是合法单元的图形。
CN2012105124497A 2012-12-04 2012-12-04 版图验证规则的测试向量辅助层生成方法 Pending CN103164566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105124497A CN103164566A (zh) 2012-12-04 2012-12-04 版图验证规则的测试向量辅助层生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105124497A CN103164566A (zh) 2012-12-04 2012-12-04 版图验证规则的测试向量辅助层生成方法

Publications (1)

Publication Number Publication Date
CN103164566A true CN103164566A (zh) 2013-06-19

Family

ID=48587649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105124497A Pending CN103164566A (zh) 2012-12-04 2012-12-04 版图验证规则的测试向量辅助层生成方法

Country Status (1)

Country Link
CN (1) CN103164566A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104750893A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种虚拟图案填充程式的质量合格保证方法以及版图结构
CN105718653A (zh) * 2016-01-20 2016-06-29 西北工业大学 一种用于mbd工艺模型的标注信息完备性自动检查方法
CN108133101A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种电感版图之辅助层及器件参数抽取的方法
CN109543308A (zh) * 2018-11-23 2019-03-29 上海华力微电子有限公司 一种验证设计规则检查脚本的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007474A2 (en) * 2004-06-23 2006-01-19 Sioptical, Inc. Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits
CN101201382A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 生成器件测试图形的方法
CN102368275A (zh) * 2011-09-14 2012-03-07 天津蓝海微科技有限公司 版图验证规则文件与测试向量的自动比对方法
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统
CN102760177A (zh) * 2011-09-14 2012-10-31 天津蓝海微科技有限公司 一种从版图图形自动提取图形拓扑关系的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007474A2 (en) * 2004-06-23 2006-01-19 Sioptical, Inc. Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits
CN101201382A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 生成器件测试图形的方法
CN102368275A (zh) * 2011-09-14 2012-03-07 天津蓝海微科技有限公司 版图验证规则文件与测试向量的自动比对方法
CN102760177A (zh) * 2011-09-14 2012-10-31 天津蓝海微科技有限公司 一种从版图图形自动提取图形拓扑关系的方法
CN102663169A (zh) * 2012-03-21 2012-09-12 领佰思自动化科技(上海)有限公司 集成电路版图设计规则检查的方法及其系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104750893A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种虚拟图案填充程式的质量合格保证方法以及版图结构
CN104750893B (zh) * 2013-12-30 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种虚拟图案填充程式的质量合格保证方法以及版图结构
CN105718653A (zh) * 2016-01-20 2016-06-29 西北工业大学 一种用于mbd工艺模型的标注信息完备性自动检查方法
CN105718653B (zh) * 2016-01-20 2019-02-12 西北工业大学 一种用于mbd工艺模型的标注信息完备性自动检查方法
CN108133101A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种电感版图之辅助层及器件参数抽取的方法
CN109543308A (zh) * 2018-11-23 2019-03-29 上海华力微电子有限公司 一种验证设计规则检查脚本的方法

Similar Documents

Publication Publication Date Title
CN103268375B (zh) 标准单元库版图设计规则检查验证方法
CN103577625B (zh) 设计半导体器件、制造器件的系统以及使用系统的方法
CN114065677B (zh) 用于集成电路硬件设计的故障注入测试的方法和系统
CN103164566A (zh) 版图验证规则的测试向量辅助层生成方法
US8775979B2 (en) Failure analysis using design rules
US7577928B2 (en) Verification of an extracted timing model file
KR20180112725A (ko) 장애 지점을 검출하기 위한 장치 및 방법
US8281269B2 (en) Method of semiconductor integrated circuit device and program
US9378325B2 (en) Method and apparatus for performing integrated circuit layout verification
CN108959693A (zh) 设计集成电路的方法，以及制造集成电路的方法
Pevtsov et al. Design for testability of integrated circuits and project protection difficulties
CN108647533B (zh) 用于检测硬件木马的安全断言自动生成方法
CN102368275A (zh) 版图验证规则文件与测试向量的自动比对方法
CN109543308B (zh) 一种验证设计规则检查脚本的方法
US9104829B2 (en) Method of validating timing issues in gate-level simulation
JP4998561B2 (ja) マクロ用レイアウト検証装置及び検証方法
US20220269846A1 (en) Structural analysis for determining fault types in safety related logic
CN115408967A (zh) 通过结构分析标识安全相关端口与其安全机制的关联
CN104750893A (zh) 一种虚拟图案填充程式的质量合格保证方法以及版图结构
US8751988B1 (en) Computer-implemented methods and systems for automatic generation of layout versus schematic (LVS) rule files and regression test data suites
CN115443464A (zh) 基于根据安全要求生成的安全规范在系统设计中实现和验证安全措施
KR101051687B1 (ko) 리버스 마스크 툴링 스펙을 이용한 마스크 데이터 검증 시스템
US20160140271A1 (en) Integrated circuit modeling method
US20220366120A1 (en) Automation for functional safety diagnostic coverage
Biswal et al. A binary decision diagram approach to on-line testing of asynchronous circuits with dynamic and static C-elements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130619

WD01 Invention patent application deemed withdrawn after publication