CN102368275A - 版图验证规则文件与测试向量的自动比对方法 - Google Patents
版图验证规则文件与测试向量的自动比对方法 Download PDFInfo
- Publication number
- CN102368275A CN102368275A CN2011102696729A CN201110269672A CN102368275A CN 102368275 A CN102368275 A CN 102368275A CN 2011102696729 A CN2011102696729 A CN 2011102696729A CN 201110269672 A CN201110269672 A CN 201110269672A CN 102368275 A CN102368275 A CN 102368275A
- Authority
- CN
- China
- Prior art keywords
- test vector
- rule file
- principle
- meet
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
版图验证规则文件是用来验证版图设计是否符合工艺加工约束条件的重要文件,为了验证该规则文件的正确性,需要构造很多测试向量,然后分析测试向量的计算结果是否与版图验证规则文件一致。传统的分析方法是:针对每个测试向量,人工比对每个计算结果是否符合预期。人工比对测试用例的方法有两个显著缺点,首先,人工比对测试向量的方法工作量很大,效率很低;其次,人工比对构造向量难以保证测试的全面性。本发明提出了一种测试向量的自动比对方法,该方法由计算机程序自动检查版图验证规则文件与测试向量是否完全一致,通过自动检查存在性、完整性、互斥性三个原则可以在很短的时间内完成测试向量的比对,保证规则文件的正确性。
Description
技术领域
版图验证规则文件与测试向量的自动比对方法是集成电路辅助设计软件工具中版图验证(DRC)中的一种检查方法。本发明属于集成电路辅助设计软件工具中版图验证领域。
背景技术
集成电路(IC)设计的后期包括版图设计和版图验证,而这两项功能是EDA工具中的重要环节;版图验证是根据版图设计规则、电学规则和原始输入的逻辑关系对版图设计进行正确性的验证并且可以通过对电路和参数的提取,产生电路模拟的输入文件进行后模拟,以进一步检查电学性能。
版图验证规则文件是用来验证版图设计是否符合工艺加工约束条件的重要文件,这个文件的正确与否直接关系着芯片加工成败。为了验证该规则文件的正确性,需要构造很多测试向量,然后分析测试向量的计算结果是否与版图验证规则文件一致。这里测试向量指的一般是一组版图图形,用来反映是否违反设计规则的测试用例。
为了分析测试向量与版图验证规则文件是否一致,传统的方法是:针对每个测试向量,运行版图验证工具得到计算结果,然后人工比对每个计算结果是否符合预期。
人工比对测试用例的方法有两个显著缺点,首先,随着工艺技术的不断发展,设计规则的数目急剧膨胀,人工比对测试向量的方法工作量很大,效率很低。据统计,当集成电路工艺进入纳米尺寸后,一套工艺的设计规则数目往往超过1000个,假设每个设计规则需要构造6个以上的测试向量,总计一套规则的测试向量超过6000个,要人工去一一比对结果是否正确需要花大量的时间。其次,人工比对构造向量难以保证测试的全面性。由于人在比对过程中难免会有小的疏忽与错误,会导致最终的测试向量或者设计规则文件隐含某些错误,最终导致芯片加工失败。
为了克服人工比对测试向量的缺陷,本发明提出了一种测试向量的自动比对方法,该方法由计算机程序自动检查版图验证规则文件与测试向量是否完全一致,可以在很短的时间内完成大量测试向量的比对,大大提高了开发效率,保证了规则文件的正确性。
发明内容
本发明提出了版图验证规则文件与测试向量的自动比对方法,主要内容如下:
1.存在性原则检查:针对构造测试向量的合法单元(good cell),自动运行版图验证工具得到计算结果,并通过软件程序检查该good cell对应规则的报错结果个数是否为0,如果为0表明测试向量与验证规则文件符合存在性原则,如果为非0,表明测试向量与验证规则文件不符合存在性原则。针对构造测试向量的非法单元(bad cell),自动运行版图验证工具得到计算结果,并检查该bad cell对应规则的报错结果个数是否为不为0,如果不为0表明测试向量与验证规则文件符合存在性原则,如果为0,表明测试向量与验证规则文件不符合存在性原则。
例如,一个典型的金属宽度规则描述的是:
ME1_a:Min.Width of ME1 is 0.6.
ME1_b:Min.Spacing of ME1 is 0.5.
它们的具体含义是:金属ME1的最小宽度是0.6,金属ME1的最小间距是0.5。针对以上2个规则,测试向量会分别生成如下的单元:
good_ME1_a:该测试向量包含多个图形,每个图形宽度都大于等于0.6。
bad_ME1_a:该测试向量包含多个图形,每个图形宽度都小于0.6。
good_ME1_b:该测试向量包含多个图形,每个图形间距都大于等于0.6。
bad_ME1_b:该测试向量包含多个图形,每个图形间距都小于0.6。
当测试向量构造完毕后,本方法首先自动针对good_ME1_a,bad_ME1_a,good_ME1_b,bad_ME1_b等4个单元运行版图验证检查工具,得到4组结果,分别是:result_good_ME1_a.db,result_bad_ME1_a.db,result_good_ME1_b.db,result_bad_ME1_b.db。其次,该方法针对上述4组计算结果,分别通过软件程序自动检查每个good cell对应的rule计算结果是否为0,检查每个bad cell对应的rule计算结果是否为非0,以此结果来判断存在性是否符合要求。
例如,针对上述用例,假设result_good_ME1_a.db的结果如下:
ME1_a ErrorNum 0
ME1_b ErrorNum 5
上述结果的含义是:针对测试向量的合法单元ME1_a,其对应的rule ME1_a报错结果为0,而与其无关的rule ME1_b其对应的报错结果为5。在本方法中,存在性检查仅检查与good cell单元名对应的rule的结果是否为0,本例结果为0,因此符合存在性检查的原则。
针对上述用例,假设result_good_ME1_a.db的结果如下:
ME1_a ErrorNum 2
ME1_b ErrorNum 0
上述结果的含义是:针对测试向量的合法单元ME1_a,其对应的rule ME1_a报错结果为2,而与其无关的rule ME1_b其对应的报错结果为0。在本方法中,存在性检查仅检查与good cell单元名对应的rule的结果是否为0,本例结果为非0,因此不符合存在性检查的原则,用户需要修改测试向量或者版图验证规则文件,才能满足要求。上述结果的存在性报错文件如下:
#caseName ruleName errors
auto_testpattern/good_ME1_a ME1_a 2
通过以上例子可以看出,通过采用软件程序自动检查每个测试向量的运行结果为0或者非0,可以快速判断测试向量与版图验证规则文件是否满足存在性的检查原则。当工艺中有几百上千个规则时,采用上述方法可以快速发现错误,提高设计验证效率
2.完整性原则检查:针对构造测试向量的非法单元(bad cell),其内部一般有多个测试向量的图形。本方法通过软件程序自动检查其内部每个测试向量是否至少有一个报错结果,如果符合上述条件,表明测试向量与验证规则文件符合完整性原则,如果不符合,表明测试向量与验证规则文件不符合完整性原则。
仍以上一步的bad_ME1_a为例说明,ME1_a要求金属的宽度不能小于0.6,在bad_ME1_a中的测试向量都是违反上述规则的图形,有图形的宽度为0.59,有图形的宽度为0.58,有图形的形状为长方形,有图形的形状为圆形,总之,该单元中所有的图形都违反了宽度不能小于0.6的规则。
根据存在性原则,如果在bad_M1_a中有一个图形的检查结果为非0,就符合了存在性原则。显然,针对本例,我们希望检查所有的图形都要有报错结果,应用存在性原则仅能检查所有的图形中是否有一个错误,而不能检查每个图形是否都有错误,因此存在性原则还不能实现上述目标。
本方法的完整性检查可以有效达到上述目标,其方法是:首先在bad_M1_a的单元中,找到每个图形的边框并记录在中间文件中,然后针对版图验证的运行结果,自动检查在bad_ME1_a的每个图形边框内是否都至少包含一个报错结果,如果有则符合完整性原则,如果没有则不符合完整性原则。
一个典型的完整性报错文件如下:
box size is------4
002099060000
5099007198030000
101980012546043480
1554600206450120000
上述报错的含义是:在4个测试向量图形的边框内,发现没有对应的结果报错,需要检查原因。4个图形边框的左下、右上坐标分别在每行列出。
3.互斥性原则检查:针对任意两个不同版图器件的测试向量非法单元A(bad cell A)与非法单元B(bad cell B),通过软件程序自动检查bad cell A的报错结果是否有bad cellB的对应报错结果,如果存在上述情况,表明测试向量与验证规则文件不符合互斥性原则,如果没有上述情况,表明测试向量与验证规则文件符合互斥性原则。
例如,在工艺文件中有2个不同类型的器件,一个为电阻器件RES,另外一个为电容器件CAP,针对电阻器件RES,有一个检查规则RES_rule1要求其POLY图形的宽度不能小于2,而针对电容器件CAP,有另外一个检查规则CAP_rule2要求其POLY图形的宽度不能小于4。显然,电阻与电容是两个独立的器件,虽然二者都有POLY图形,但其检查的大小是独立与互斥的,不应该将两个规则的错误同时出现在电阻与电容的测试向量中。
具体到本例,假设bad_RES_rule1单元的测试向量报错结果如下:
bad_RES_rule1 ErrorNum 2
bad_CAP_rule2 ErrorNum 2
则我们可以判定,第一行的报错是符合预期的,而第二行的错误违背了互斥性的原则,在电阻器件的测试向量中把电容器件的错误报错是不符合预期的。本方法通过软件程序运行可以自动将上述互斥性错误发现,其报错文件为:
#caseName ruleName errors
auto_testpattern/bad_RES_rule1 CAP_rule2 2
可以看到,通过软件工具的自动检查,可以快速将违反互斥性原则的测试向量准确找到。
附图说明
图1测试向量与版图验证规则违反完整性原则示意图
具体实施方式:
第一步:通过软件程序遍历所有的测试向量运行结果,检查违反存在性原则的情况。
第二步:通过软件程序遍历所有的测试向量运行结果,检查违反完整性原则的情况。
第三步:通过软件程序遍历所有的测试向量运行结果,检查违反互斥性原则的情况。
采用上述步骤,针对一个典型的200个规则的验证文件,自动运行存在性检查时间仅需3分钟,自动运行完整性检查时间仅需1分钟,自动运行互斥性检查时间仅需1分钟,远远小于人工比对所需的几天以上的时间。
Claims (1)
1.版图验证规则文件与测试向量的自动比对方法,它的基本含义是在版图验证规则的测试向量构造完毕后,需要检查该测试向量与版图验证的规则文件是否完全一致,现有的方法是完全依靠人工去分析和判断,工作量大且无法覆盖全面;为了提高分析比较效率,本发明提出了一种对测试向量与版图验证规则文件进行自动比对的方法。
具体步骤如下:
(1)存在性原则检查:针对构造测试向量的合法单元(good cell),自动运行版图验证工具得到计算结果,并通过软件程序检查该good cell对应规则的报错结果个数是否为0,如果为0表明测试向量与验证规则文件符合存在性原则,如果为非0,表明测试向量与验证规则文件不符合存在性原则。针对构造测试向量的非法单元(badcell),自动运行版图验证工具得到计算结果,并检查该bad cell对应规则的报错结果个数是否为不为0,如果不为0表明测试向量与验证规则文件符合存在性原则,如果为0,表明测试向量与验证规则文件不符合存在性原则。
(2)完整性原则检查:针对构造测试向量的非法单元(bad cell),其内部一般有多个测试向量的图形。本方法通过软件程序自动检查其内部每个测试向量是否至少有一个报错结果,如果符合上述条件,表明测试向量与验证规则文件符合完整性原则,如果不符合,表明测试向量与验证规则文件不符合完整性原则。
(3)互斥性原则检查:针对任意两个不同版图器件的测试向量非法单元A(bad cell A)与非法单元B(bad cell B),通过软件程序自动检查bad cell A的报错结果是否有bad cell B的对应报错结果,如果存在上述情况,表明测试向量与验证规则文件不符合互斥性原则,如果没有上述情况,表明测试向量与验证规则文件符合互斥性原则。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102696729A CN102368275A (zh) | 2011-09-14 | 2011-09-14 | 版图验证规则文件与测试向量的自动比对方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102696729A CN102368275A (zh) | 2011-09-14 | 2011-09-14 | 版图验证规则文件与测试向量的自动比对方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102368275A true CN102368275A (zh) | 2012-03-07 |
Family
ID=45760839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102696729A Pending CN102368275A (zh) | 2011-09-14 | 2011-09-14 | 版图验证规则文件与测试向量的自动比对方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102368275A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164568A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 版图验证规则中金属层的测试向量针对不同工艺的可复用生成方法 |
CN103164566A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 版图验证规则的测试向量辅助层生成方法 |
CN109086481A (zh) * | 2018-06-28 | 2018-12-25 | 厦门市三安集成电路有限公司 | 一种提高集成电路设计版图drc审查效率的方法 |
WO2021249129A1 (zh) * | 2020-06-09 | 2021-12-16 | 长鑫存储技术有限公司 | 集成电路版图设计规则文件检查工具及检查方法 |
US11983480B2 (en) | 2020-06-09 | 2024-05-14 | Changxin Memory Technologies, Inc. | Check tool and check method for design rule check rule deck of integrated circuit layout |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1521830A (zh) * | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
CN101162477A (zh) * | 2006-10-13 | 2008-04-16 | 上海华虹Nec电子有限公司 | 验证drc配置文件的方法 |
CN101789033A (zh) * | 2009-01-26 | 2010-07-28 | 新思科技有限公司 | 用于在物理验证期间管理违例和错误分类的方法和设备 |
-
2011
- 2011-09-14 CN CN2011102696729A patent/CN102368275A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1521830A (zh) * | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
CN101162477A (zh) * | 2006-10-13 | 2008-04-16 | 上海华虹Nec电子有限公司 | 验证drc配置文件的方法 |
CN101789033A (zh) * | 2009-01-26 | 2010-07-28 | 新思科技有限公司 | 用于在物理验证期间管理违例和错误分类的方法和设备 |
US20100192113A1 (en) * | 2009-01-26 | 2010-07-29 | Synopsys, Inc. | Method and apparatus for managing violations and error classifications during physical verification |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103164568A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 版图验证规则中金属层的测试向量针对不同工艺的可复用生成方法 |
CN103164566A (zh) * | 2012-12-04 | 2013-06-19 | 天津蓝海微科技有限公司 | 版图验证规则的测试向量辅助层生成方法 |
CN103164568B (zh) * | 2012-12-04 | 2018-03-20 | 天津蓝海微科技有限公司 | 版图验证规则中金属层的测试向量针对不同工艺的可复用生成方法 |
CN109086481A (zh) * | 2018-06-28 | 2018-12-25 | 厦门市三安集成电路有限公司 | 一种提高集成电路设计版图drc审查效率的方法 |
CN109086481B (zh) * | 2018-06-28 | 2024-04-23 | 厦门市三安集成电路有限公司 | 一种提高集成电路设计版图drc审查效率的方法 |
WO2021249129A1 (zh) * | 2020-06-09 | 2021-12-16 | 长鑫存储技术有限公司 | 集成电路版图设计规则文件检查工具及检查方法 |
US11983480B2 (en) | 2020-06-09 | 2024-05-14 | Changxin Memory Technologies, Inc. | Check tool and check method for design rule check rule deck of integrated circuit layout |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114065677B (zh) | 用于集成电路硬件设计的故障注入测试的方法和系统 | |
CN102368275A (zh) | 版图验证规则文件与测试向量的自动比对方法 | |
CN109684707A (zh) | 一种标准单元库版图设计规则验证方法 | |
CN102054056B (zh) | 一种现场可编程门阵列的抗辐射性能快速模拟方法 | |
US10591526B1 (en) | Systems and methods to generate a test bench for electrostatic discharge analysis of an integrated circuit design | |
US8560988B2 (en) | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design | |
US11176305B2 (en) | Method and system for sigma-based timing optimization | |
CN111008514A (zh) | 一种抗辐射加固模块级电路仿真测试方法 | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
US10592623B2 (en) | Assertion statement check and debug | |
CN111191408A (zh) | 一种pcb元件布局校验方法、装置、服务器及存储介质 | |
Fey et al. | A basis for formal robustness checking | |
CN102129483A (zh) | 版图验证规则文件测试向量的自动生成方法 | |
KR101544649B1 (ko) | SoC에서의 오류율 분석 방법 | |
CN107562557A (zh) | 基于可满足模理论的故障树的验证、求解系统及其方法 | |
CN103164566A (zh) | 版图验证规则的测试向量辅助层生成方法 | |
US8782582B1 (en) | Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis | |
US20220382943A1 (en) | Identifying association of safety related ports to their safety mechanisms through structural analysis | |
US20150135153A1 (en) | Method of validating timing issues in gate-level simulation | |
US20220269846A1 (en) | Structural analysis for determining fault types in safety related logic | |
US11842134B2 (en) | Automated determinaton of failure mode distribution | |
CN106802848B (zh) | 一种寄存器传输级n模冗余验证方法 | |
Shimakawa et al. | Bounded strong satisfiability checking of reactive system specifications | |
Yao et al. | Research on metamorphic testing for oracle problem of integer bugs | |
Isha | Software testing techniques and strategieg |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120307 |