CN111008514A - 一种抗辐射加固模块级电路仿真测试方法 - Google Patents

一种抗辐射加固模块级电路仿真测试方法 Download PDF

Info

Publication number
CN111008514A
CN111008514A CN201911033483.4A CN201911033483A CN111008514A CN 111008514 A CN111008514 A CN 111008514A CN 201911033483 A CN201911033483 A CN 201911033483A CN 111008514 A CN111008514 A CN 111008514A
Authority
CN
China
Prior art keywords
module
level circuit
radiation
simulation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911033483.4A
Other languages
English (en)
Other versions
CN111008514B (zh
Inventor
于春青
郑宏超
李哲
王亮
岳素格
李建成
初飞
彭惠薪
武永俊
毕潇
赵旭
穆里隆
徐雷霈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201911033483.4A priority Critical patent/CN111008514B/zh
Publication of CN111008514A publication Critical patent/CN111008514A/zh
Application granted granted Critical
Publication of CN111008514B publication Critical patent/CN111008514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种抗辐射加固模块级电路的仿真测试方法,将现有的商用软件仿真工具和自定义开发技术相结合,最大程度利用已有的辐射试验数据信息,统计区分具有相同库单元结构但功能不同电路的单粒子结果,定义关键因素和影响因子,运用数学统计的方法进行单粒子估计,以模型变量的形式反馈到商用软件仿真工具中,从而增加现有仿真工具的准确度。本发明方法在原有设计流程基础上,增加了抗辐射加固模块级电路单粒子敏感性分析、版图辐射加固设计规则检查、模块级电路单粒子软错误仿真验证环节,为抗辐射加固模块级电路的仿真验证提供参考。

Description

一种抗辐射加固模块级电路仿真测试方法
技术领域
本发明涉及一种抗辐射加固模块级电路仿真测试方法,属于集成电路仿真技术领域。
背景技术
随着军用微电子技术的不断提高,抗辐射加固集成电路愈来愈多地应用于高性能的武器装备,而电路抗辐射加固设计和评估验证新理论和新方法的研究,对提高我国武器装备在辐射环境下的可靠性具在十分重要的意义。
多年来欧美国家利用集成电路抗辐射设计加固技术和辐射仿真技术,在辐射损伤机理、加固技术和效应模拟方法等方向,均取得极大的进展,很多成果已经被应用到设计加固平台和产品研制中。我国并没有系统地展开集成电路抗辐射加固数字化设计平台的技术研究,在效应机理研究上始终落后国外至少两代工艺的水平,这种情况将严重影响我国航天型号和武器装备微电子的整体水平。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提出了一种抗辐射加固模块级电路仿真测试方法,完善了现有的抗辐射加固设计流程和仿真测试方法。本发明将现有的商用软件仿真工具和自定义开发技术相结合,在原有的标准流程基础上,增加模块级电路设计加固和评估验证环节,具体包括模块级单粒子敏感性分析、版图辐射加固设计规则检查、模块级电路的单粒子软错误后仿真三个步骤。本发明提升了抗辐射加固模块级电路设计方法、仿真技术和验证能力。
本发明的技术方案是:
一种抗辐射加固模块级电路的仿真测试方法,包括步骤如下:
1)对模块级电路进行抗辐射加固设计;
2)对模块级电路进行单粒子敏感性分析,获得每个模块级电路对应的多个单粒子效应敏感节点信息;
3)根据步骤2)获得的单粒子效应敏感节点信息,对模块级电路中单粒子效应敏感节点所在位置进行版图加固,并对模块级电路中的各个节点进行DRC 检查;
4)对模块级电路开展后仿真、单粒子软错误的模拟仿真,得出模块级电路的单粒子性能参数。
本发明与现有技术相比的有益效果是:
本发明将现有的商用软件仿真工具和自定义开发技术相结合,在原有设计流程基础上,采用增加抗辐射加固模块级电路单粒子敏感性分析、版图抗辐射加固设计规则检查、模块级电路单粒子软错误仿真验证环节等手段,使抗辐射加固模块级电路设计方法、仿真技术和验证技术能力更加成熟和完善,同时为抗辐射加固模块级电路的仿真验证提供参考。
附图说明
图1是本发明方法流程图;
图2是常规集成电路设计流程与抗辐射加固设计流程对比图。
具体实施方式
如图1所示,本发明一种抗辐射加固模块级电路仿真测试方法,包括步骤:
1)按照标准的模块级电路设计流程,首先将抗辐射加固模块级电路按功能划分为多个模块,根据每个模块的功能,获得每个模块对应的多个标准电路元件;
2)对标准电路元件进行调用拼接,通过设计特殊电路结构,对每个模块进行模块级抗辐射加固设计,完成整个模块级电路的抗辐射加固设计;
步骤2)所述抗辐射加固设计的方法,具体为:通过时域采样技术、改变晶体管尺寸或Muller C单元等设计实现模块级电路抗辐射加固设计;
3)开展电路的前仿真,针对抗辐射加固设计需要,完成前仿真,分别对每个模块进行单粒子敏感性分析,获得每个模块级电路对应的多个单粒子效应敏感节点信息;
步骤3)所述单粒子敏感性分析的方法,具体为:根据单粒子敏感性条件,从模块级电路各个节点中,提取满足单粒子敏感性条件的节点作为单粒子效应敏感节点,获得每个模块级电路对应的多个单粒子效应敏感节点信息。
所述单粒子敏感性条件具体为:根据仿真结果,在同样测试激励条件下,出现翻转错误的节点即为单粒子效应敏感节点。
4)根据步骤3)获得的单粒子效应敏感节点信息,对模块级电路中单粒子效应敏感节点所在位置进行版图加固,并对模块级电路中的各个节点进行DRC 检查,同时,对单粒子效应敏感节点的版图加固效果进行设计规则检查,观察是否所有单粒子效应敏感节点都满足加固设计要求;
步骤(4)所述版图加固的方法,具体为:
根据单粒子效应敏感节点信息,采取调整晶体管的尺寸,或者将敏感节点隔离对敏感节点进行版图加固;
5)对模块级电路开展后仿真,在模块级电路的功能后仿真完成之后,需要利用仿真软件对模块级电路进行、单粒子软错误的模拟仿真,得出每个模块级电路的单粒子性能参数。
步骤5)所述后仿真的方法,具体为:从步骤4)获得的加固后的版图中,提取寄生参数并将寄生参数代入对应模块级电路中进行仿真。
步骤5)所述单粒子软错误的模拟仿真的方法,具体为:利用Sentaurus TCAD进行单粒子效应仿真。所述单粒子软错误即虽然电路逻辑发生错误,但是电路中的元器件没有被损坏,电路只是出现了暂时性故障,暂时性故障主要包括:单粒子翻转、单粒子瞬态等不会引起电路硬损伤的单粒子效应。
6)利用已有的辐射试验数据信息,统计区分不同电路的单粒子结果,定义关键因素和影响因子,运用数学统计的方法进行单粒子估计,以模型变量的形式反馈到商用软件仿真工具中,修改完善此仿真测试方法,并与重离子试验结果进行对比,准确度达60%以上认为此仿真测试方法可信。
步骤3)所述单粒子敏感性分析的方法,包括以下步骤:
31)建立电路元件模型
在HSPICE仿真软件中建立描述模块级电路的网表文件,实现模块级电路中各个电路元件的互联,设置每个电路元件的相关电参数;
32)对步骤31)所述电路元件模型,进行电路基本信号测试;
所述电路基本信号测试包括:电路功能测试以及电学参数测试;所述电学参数包括:电路元件的电流、电路元件的电压以及电路元件的带载能力;
33)将单粒子辐照损伤模型嵌入到网表文件中,根据模块级电路,设置电路元件模型的单粒子效应输入激励源,对电路元件模型进行瞬态分析,获得模块级电路的单粒子效应敏感节点。
步骤33)所述瞬态分析的方法,具体为:
用瞬态脉冲电流源来模拟高能粒子入射到敏感节点时产生的瞬态电流,在电路元件模型中的各个节点注入瞬态脉冲电流,根据单粒子敏感性条件,获得模块级电路的单粒子效应敏感节点。
步骤4)所述对模块级电路中的各个节点进行DRC检查的方法,包括以下步骤:
41)对模块级电路中其他节点进行常规标准的DRC规则检查;
42)对模块级电路中单粒子效应敏感节点制定辐射效应设计检查规则,利用DRC验证工具,检查单粒子效应敏感节点的版图加固效果以及版图加固是否覆盖全部单粒子效应敏感节点进行DRC规则检测。
43)通过不断修改辐射效应设计检查规则中晶体管单元尺寸的约束值以及调整敏感节点间距,得到每个模块级电路不违反DRC规则前提下的最合适的值,从而使模块级电路达到性能和抗辐射性能的最优状态。
所述步骤(5)中模块级电路单粒子软错误仿真具体的实现方法包括以下步骤:
51)考虑辐射效应机理引起软错误的主要错误类型SEU/SET,依据模块级电路单粒子敏感区域的几何结构、杂质分布、内部载流子的状态和运动,建立严格的数学和物理模型,运算得到模块级电路的性能参数;
52)在包含版图寄生参数的电路网表基础上,兼顾电路驱动状态及电路负载等不同因素,编写符合物理模型的激励;
53)确定入射粒子能量,设置单粒子瞬态脉冲电路波形,选定与采用工艺和实际版图对应的工艺响应文件,得到模块级电路在粒子辐照下,电路产生的单粒子仿真波形、电路输出、单粒子软错误LET阈值等仿真结果;
54)在仿真过程中,可以改变粒子的入射角度,入射能量,线性能量转移值等参数,来进行不同条件下的单粒子效应模拟;
55)通过在模块级电路各个节点上进行粒子辐照模拟,得到单粒子翻转错误数和辐照粒子总数,进而获得整个模块级电路或敏感区域的本征单粒子翻转错误截面。
56)利用已有的辐射试验数据信息,统计区分不同电路的单粒子试验结果,定义关键因素和影响因子,运用数学统计的方法进行单粒子估计,以模型变量的形式反馈到商用软件仿真工具中,从而增加现有仿真工具的准确度。
57)模块级电路仿真测试结果与单粒子试验结果进行对比,准确度达到 60%以上,认为此仿真测试方法可信。
实施例
步骤101:按照标准的模块级电路设计流程,首先对要设计的模块进行功能定义,分析要完成此功能模块需要的标准电路元件;
步骤102:进行标准电路元件的调用拼接,设计特殊的电路结构或者采用 MullerC单元、时域采样技术、改变晶体管尺寸来增加临界电荷等加固技术完成整个模块级电路的设计;
步骤103:对电路进行SPICE前仿真,将单粒子辐照损伤模型嵌入到网表文件中,然后用指定的瞬态脉冲电流源来模拟高能粒子入射到敏感节点时产生的瞬态电流,根据电路模块在不同节点注入电流后的反应,可以获得模块级电路的单粒子效应敏感节点以及敏感节点对;
步骤104:根据步骤103获得的敏感节点相关信息,有针对性地采取不断调整晶体管的尺寸,或者将敏感节点隔离等措施对敏感节点进行版图加固,完成整个模块级电路抗辐射加固版图设计;
步骤105:进行常规的DRC规则检查,如果通过进行步骤106,若否则返回步骤104;
步骤106:制定辐射效应设计检查规则,借助DRC验证工具,检查版图加固模块级电路的单粒子敏感节点、敏感节点对加固效果以及加固是否覆盖全部敏感点;
步骤107:对抗辐射加固模块级电路进行LVS以及功能后仿真,如果通过则进行模块级单粒子效应模拟仿真,获得模块级电路本征单粒子软错误截面、单粒子翻转LET阈值等,若否则返回步骤102;
步骤108:向系统级抗辐射加固数字化设计平台提供:抗辐射加固设计电路模块、抗辐射设计加固模块版图、模块级电路本征单粒子软错误截面、单粒子软错误LET阈值等输入文件。
参见图2,本发明实施例提供了常规集成电路设计流程与抗辐射加固设计流程对比图,其特征在于,包括下列步骤:
常规集成电路设计流程分为单元级电路设计、模块级电路设计和系统级电路设计,本发明主要涉及模块级电路仿真测试方法。
单元级电路:主要包括单个晶体管、各种门电路、反相器等;
模块级电路:包含有定制设计的加固触发器、非加固触发器、组合逻辑单元、时钟单元、IO类型单元等;
系统级电路:具有特定复杂功能的系统,可根据功能要求,将不同的单元级电路和模块级电路组合到一起。
抗辐射加固的单元/模块级电路设计,在原有设计流程的基础上增加了辐射效应前仿真、抗辐射规则检查和辐射效应后仿真流程,对应到本发明一种抗辐射加固模块级电路的仿真测试方法中即增加了模块级单粒子敏感性分析、版图加固设计规则检查、模块级单粒子软错误仿真三部分。系统级抗辐射加固设计流程相对于单元/模块级电路设计还额外增加了辐射效应行为级仿真部分。
本实施例提供了一种抗辐射加固模块级电路的仿真测试及对比验证,包括以下步骤:
步骤1:选择一款典型的存储单元模块级电路,根据本发明中给出的方法开展单粒子辐射效应的仿真研究,建立严格的数学和物理模型,进行模块级单粒子敏感性分析以及版图加固设计规则检查得到电路敏感节点和敏感节点对等相关信息;
步骤2:通过编写符合物理模型的激励,得到模块级电路在粒子辐照下,电路产生的单粒子仿真波形、电路输出、单粒子软错误LET阈值等仿真结果;
步骤3:通过在模块级电路不同节点上进行粒子辐照模拟,得到单粒子翻转错误数和辐照粒子总数,进而获得整个模块级电路或敏感区域的本征单粒子翻转错误截面;
步骤4:进行典型的存储单元模块级电路的单粒子辐射实验,将仿真结果与辐射试验结果进行对比验证和不确定度分析;
步骤5:编写典型集成电路辐射效应仿真与试验对比分析报告,仿真与试验验证对比的准确度达到60%以上,认为此仿真测试方法具有较高可信度;
步骤6:仿真获得典型电路的敏感节点与敏感路径、本征单粒子软错误截面和单粒子软错误LET阈值,为系统级抗辐射加固设计提供支持。
因此开展集成电路的抗辐射加固设计和评估验证,形成完善的集成电路设计方法和成熟的验证流程意义重大,而模块级电路是集成电路十分重要的一个组成部分,开展模块级电路的抗辐射加固仿真技术研究,能够为系统级数字化平台建设提供输入支撑。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (10)

1.一种抗辐射加固模块级电路的仿真测试方法,其特征在于,包括步骤如下:
1)对模块级电路进行抗辐射加固设计;
2)对模块级电路进行单粒子敏感性分析,获得每个模块级电路对应的多个单粒子效应敏感节点信息;
3)根据步骤2)获得的单粒子效应敏感节点信息,对模块级电路中单粒子效应敏感节点所在位置进行版图加固,并对模块级电路中的各个节点进行DRC检查;
4)对模块级电路开展后仿真、单粒子软错误的模拟仿真,得出模块级电路的单粒子性能参数。
2.根据权利要求1所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤2)所述单粒子敏感性分析的方法,包括以下步骤:
21)建立电路元件模型
在HSPICE仿真软件中建立描述模块级电路的网表文件,实现模块级电路中各个电路元件的互联,设置每个电路元件的相关电参数;
22)对步骤21)所述电路元件模型,进行电路基本信号测试;
所述电路基本信号测试包括:电路功能测试以及电学参数测试;所述电学参数包括:电路元件的电流、电路元件的电压以及电路元件的带载能力;
23)将单粒子辐照损伤模型嵌入到网表文件中,根据模块级电路,设置电路元件模型的单粒子效应输入激励源,对电路元件模型进行瞬态分析,获得模块级电路的单粒子效应敏感节点。
3.根据权利要求2所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤23)所述对电路元件模型瞬态分析的方法,具体为:
电路元件模型中的各个节点注入瞬态脉冲电流,根据单粒子敏感性条件,获得模块级电路的单粒子效应敏感节点。
4.根据权利要求1所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤3)所述对模块级电路中的各个节点进行DRC检查的方法,包括以下步骤:
31)对模块级电路中除单粒子效应敏感节点外的其他节点进行常规标准的DRC规则检查;
32)利用DRC验证工具对模块级电路中的所有单粒子效应敏感节点进行DRC规则检测,检查单粒子效应敏感节点的版图加固效果以及版图加固是否覆盖全部单粒子效应敏感节点。
5.根据权利要求1~4任意之一所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤1)所述抗辐射加固设计的方法,具体为:通过时域采样技术、改变晶体管尺寸或Muller C单元等设计实现模块级电路抗辐射加固设计。
6.根据权利要求1~4任意之一所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤2)所述单粒子敏感性分析的方法,具体为:根据单粒子敏感性条件,从模块级电路各个节点中,提取满足单粒子敏感性条件的节点作为单粒子效应敏感节点,获得每个模块级电路对应的多个单粒子效应敏感节点信息。
7.根据权利要求6所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,所述单粒子敏感性条件具体为:根据仿真结果,在同样测试激励条件下,出现翻转错误的节点即为单粒子效应敏感节点。
8.根据权利要求1~4任意之一所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤3)所述版图加固的方法,具体为:
根据单粒子效应敏感节点信息,采取调整晶体管的尺寸,或者将敏感节点隔离对敏感节点进行版图加固。
9.根据权利要求8所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤4)所述后仿真的方法,具体为:从步骤4)获得的加固后的版图中,提取寄生参数并将寄生参数代入对应模块级电路中进行仿真。
10.根据权利要求9所述的一种抗辐射加固模块级电路的仿真测试方法,其特征在于,步骤4)所述单粒子软错误的模拟仿真的方法,具体为:利用Sentaurus TCAD进行单粒子效应仿真。
CN201911033483.4A 2019-10-28 2019-10-28 一种抗辐射加固模块级电路仿真测试方法 Active CN111008514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911033483.4A CN111008514B (zh) 2019-10-28 2019-10-28 一种抗辐射加固模块级电路仿真测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911033483.4A CN111008514B (zh) 2019-10-28 2019-10-28 一种抗辐射加固模块级电路仿真测试方法

Publications (2)

Publication Number Publication Date
CN111008514A true CN111008514A (zh) 2020-04-14
CN111008514B CN111008514B (zh) 2023-04-18

Family

ID=70111052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911033483.4A Active CN111008514B (zh) 2019-10-28 2019-10-28 一种抗辐射加固模块级电路仿真测试方法

Country Status (1)

Country Link
CN (1) CN111008514B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112036110A (zh) * 2020-08-31 2020-12-04 北京时代民芯科技有限公司 一种模块级电路瞬时剂量率效应仿真测试方法
CN112668259A (zh) * 2020-12-24 2021-04-16 北京华大九天科技股份有限公司 一种后仿真网表的系统验证方法
CN113436966A (zh) * 2021-06-24 2021-09-24 弘大芯源(深圳)半导体有限公司 一种具有增强的抗辐射性能的模拟集成电路加工方法
CN113505561A (zh) * 2021-06-30 2021-10-15 北京时代民芯科技有限公司 一种软错误感知的fpga布局布线方法
CN114169194A (zh) * 2021-11-25 2022-03-11 中国科学院新疆理化技术研究所 一种多栅鳍式场效应晶体管电离总剂量效应的仿真分析方法
WO2022213515A1 (zh) * 2021-04-07 2022-10-13 长鑫存储技术有限公司 电路仿真方法及设备
US12045554B2 (en) 2021-04-07 2024-07-23 Changxin Memory Technologies, Inc. Circuit simulation method and device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048745A1 (en) * 2006-05-18 2008-02-28 International Business Machines Corporation Design Structure for Radiation Hardened Programmable Phase Frequency Divider Circuit
US20090295448A1 (en) * 2008-05-29 2009-12-03 Xi Guo Radiation Hardened CMOS Master Latch With Redundant Clock Input Circuits and Design Structure Therefor
US20150324510A1 (en) * 2014-05-06 2015-11-12 International Business Machines Corporation Generic design rule checking (drc) test case extraction
CN106503392A (zh) * 2016-11-14 2017-03-15 哈尔滨工业大学 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法
US20170363679A1 (en) * 2016-06-21 2017-12-21 Lucid Circuit, Inc. System and methods for analyzing and estimating susceptibility of circuits to radiation-induced single-event-effects
CN108181524A (zh) * 2017-12-19 2018-06-19 西北核技术研究所 辐照底层器件获取电子系统单粒子效应敏感性的评价方法
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试系统
CN109918723A (zh) * 2019-01-30 2019-06-21 西安电子科技大学 一种基于粒子入射随机性的单粒子故障注入方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048745A1 (en) * 2006-05-18 2008-02-28 International Business Machines Corporation Design Structure for Radiation Hardened Programmable Phase Frequency Divider Circuit
US20090295448A1 (en) * 2008-05-29 2009-12-03 Xi Guo Radiation Hardened CMOS Master Latch With Redundant Clock Input Circuits and Design Structure Therefor
US20150324510A1 (en) * 2014-05-06 2015-11-12 International Business Machines Corporation Generic design rule checking (drc) test case extraction
US20170363679A1 (en) * 2016-06-21 2017-12-21 Lucid Circuit, Inc. System and methods for analyzing and estimating susceptibility of circuits to radiation-induced single-event-effects
CN106503392A (zh) * 2016-11-14 2017-03-15 哈尔滨工业大学 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法
CN108181524A (zh) * 2017-12-19 2018-06-19 西北核技术研究所 辐照底层器件获取电子系统单粒子效应敏感性的评价方法
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试系统
CN109918723A (zh) * 2019-01-30 2019-06-21 西安电子科技大学 一种基于粒子入射随机性的单粒子故障注入方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112036110A (zh) * 2020-08-31 2020-12-04 北京时代民芯科技有限公司 一种模块级电路瞬时剂量率效应仿真测试方法
CN112036110B (zh) * 2020-08-31 2024-04-12 北京时代民芯科技有限公司 一种模块级电路瞬时剂量率效应仿真测试方法
CN112668259A (zh) * 2020-12-24 2021-04-16 北京华大九天科技股份有限公司 一种后仿真网表的系统验证方法
WO2022213515A1 (zh) * 2021-04-07 2022-10-13 长鑫存储技术有限公司 电路仿真方法及设备
US12045554B2 (en) 2021-04-07 2024-07-23 Changxin Memory Technologies, Inc. Circuit simulation method and device
CN113436966A (zh) * 2021-06-24 2021-09-24 弘大芯源(深圳)半导体有限公司 一种具有增强的抗辐射性能的模拟集成电路加工方法
CN113505561A (zh) * 2021-06-30 2021-10-15 北京时代民芯科技有限公司 一种软错误感知的fpga布局布线方法
CN114169194A (zh) * 2021-11-25 2022-03-11 中国科学院新疆理化技术研究所 一种多栅鳍式场效应晶体管电离总剂量效应的仿真分析方法

Also Published As

Publication number Publication date
CN111008514B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN111008514B (zh) 一种抗辐射加固模块级电路仿真测试方法
CN108830008B (zh) 一种标准单元库全模型的测试方法及测试系统
US8875082B1 (en) System and method for detecting and prescribing physical corrections for timing violations in pruned timing data for electronic circuit design defined by physical implementation data
Krishnaswamy et al. Signature-based SER analysis and design of logic circuits
EP3945448A1 (en) Methods and systems for fault injection testing of an integrated circuit hardware design
EP2067111A1 (en) Apparatus and method for the determination of seu and set disruptions in a circuit caused by neutrons and ionizing particle strikes
Holcomb et al. Design as you see FIT: System-level soft error analysis of sequential circuits
US11176305B2 (en) Method and system for sigma-based timing optimization
US11416662B1 (en) Estimating diagnostic coverage in IC design based on static COI analysis of gate-level netlist and RTL fault simulation
Alexandrescu et al. A practical approach to single event transients analysis for highly complex designs
Xiao et al. A fast and effective sensitivity calculation method for circuit input vectors
CN105279345A (zh) 一种航天器用数字软ip核评测方法
Mousavi et al. A generic methodology to compute design sensitivity to SEU in SRAM-based FPGA
US8813006B1 (en) Accelerated characterization of circuits for within-die process variations
Paliaroutis et al. A placement-aware soft error rate estimation of combinational circuits for multiple transient faults in CMOS technology
Dang et al. A comprehensive reliability assessment of fault-resilient network-on-chip using analytical model
Leveugle et al. Laser-induced fault effects in security-dedicated circuits
Mansour et al. A method and an automated tool to perform SET fault-injection on HDL-based designs
Kiddie et al. Single-event multiple-transient characterization and mitigation via alternative standard cell placement methods
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
Hamad et al. Efficient and accurate analysis of single event transients propagation using smt-based techniques
US11842134B2 (en) Automated determinaton of failure mode distribution
Bai et al. High-level crosstalk defect simulation methodology for system-on-chip interconnects
Khatri et al. Validation of the Proposed Fault Injection, Test and Hardness Analysis for Combinational Data-Flow Verilog HDL Designs Under the RASP-FIT Tool
Danilov et al. Standard verification flow compatible layout-aware fault injection technique for single event effects tolerant ASIC design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant