CN106802848B - 一种寄存器传输级n模冗余验证方法 - Google Patents

一种寄存器传输级n模冗余验证方法 Download PDF

Info

Publication number
CN106802848B
CN106802848B CN201611187712.4A CN201611187712A CN106802848B CN 106802848 B CN106802848 B CN 106802848B CN 201611187712 A CN201611187712 A CN 201611187712A CN 106802848 B CN106802848 B CN 106802848B
Authority
CN
China
Prior art keywords
register
equal
value
verified
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611187712.4A
Other languages
English (en)
Other versions
CN106802848A (zh
Inventor
冯志华
沈炜
闫帅
陈丽容
王志昊
王纪
李东方
朱秋岩
王宏
孟超
胡亚云
叶东升
张建伟
慕德俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Computer Technology and Applications
Original Assignee
Beijing Institute of Computer Technology and Applications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Computer Technology and Applications filed Critical Beijing Institute of Computer Technology and Applications
Priority to CN201611187712.4A priority Critical patent/CN106802848B/zh
Publication of CN106802848A publication Critical patent/CN106802848A/zh
Application granted granted Critical
Publication of CN106802848B publication Critical patent/CN106802848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种寄存器传输级N模冗余设计的半自动化验证方法,包括:对n模冗余的待验证平台的寄存器的输出进行检查;接收待验证平台的寄存器1‑n的输出值,判断寄存器1‑n的输出值是否相等,如相等则此步验证通过;定义二进制数值data;每个系统时钟给data的最低位加1,将data的n位的每一位分别赋给寄存器1‑n,待验证平台根据每个系统时钟的上升沿的寄存器1‑n的值,在每个系统时钟的下降沿,输出投票输出结果;在每个系统时钟,计算所有寄存器值为1和0的寄存器的数量,如寄存器值为1的寄存器较多,则a=1,如寄存器值为0的寄存器较多,则令a=0;检查待验证平台的投票输出结果是否等于a,数量最多的取值,如等于,则本步验证通过。

Description

一种寄存器传输级N模冗余验证方法
技术领域
本发明涉及集成电路验证领域,特别是涉及一种对寄存器传输级N模冗余的验证方法。
背景技术
在一些电磁、辐射环境比较恶劣的情况下,集成电路常常会受到干扰,例如宇宙中单个高能粒子射入半导体器件敏感区,使器件逻辑状态发生反转:原来储存“0”变成“1”,或者“1”变成“0”,从而导致系统功能紊乱。为了让集成电路可以在恶劣的环境下正常工作,如航天、卫星等领域,带有容错机制的抗辐噪设计得到了广泛的应用。目前广泛采取的容错方法是N模冗余,将N个模块同时执行相同的操作,以多数相同的输出作为投票系统的输出,可以提高系统输出的可信性。
目前对N模冗余的验证方法有实物验证和传统仿真验证两种方法:
实物验证
实物验证是将待测设计放入模拟的电磁、辐射比较恶劣的环境进行验证。实物验证存在以下缺点:验证成本过高;故障注入不可控。
传统仿真验证
传统仿真验证是通过对N模冗余设计进行功能仿真,采取故障注入的方式验证容错机制的正确性。传统仿真验证存在以下缺点:需要验证人员手动翻转待测N模冗余的寄存器实现故障注入,当寄存器数量庞大时,工作量非常大,而且不一定能覆盖所有情况,自动化水平不高;结果分析需要验证人员通过观察波形得出,可观测性差。
发明内容
本发明的目的在于提供一种基于插件架构的主机监控系统,用于解决上述现有技术的问题。
本发明一种寄存器传输级N模冗余设计的半自动化验证方法,其中,包括:将测试激励输入待验证平台;对n模冗余的待验证平台的寄存器的输出进行检查;接收待验证平台的寄存器1-n的输出值,判断寄存器1-n的输出值是否相等,如相等则此步验证通过;定义二进制数值data,位宽为n;每个系统时钟给data的最低位加1,将data的n位的每一位分别赋给寄存器1-n,待验证平台根据每个系统时钟的上升沿的寄存器1-n的值,在每个系统时钟的下降沿,输出投票输出结果;在每个系统时钟,计算所有寄存器值为1和0的寄存器的数量,如寄存器值为1的寄存器较多,则a=1,如寄存器值为0的寄存器较多,则令a=0;检查待验证平台的投票输出结果是否等于a,数量最多的取值,如等于,则本步验证通过;如上述验证均通过,则认为待验证平台测试通过。
根据本发明的寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其中,对于三模冗余的输出,n的数值为3。
根据本发明的寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其中,每个系统时钟的上升沿给data的最低位加1。
根据本发明的寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其中,在每个系统时钟的下降沿,计算所有寄存器值为1和0的寄存器的数量。
根据本发明的寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其中,对data进行2的n次方种取值测试。
根据本发明的寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其中,获取n模冗余的模块位置、寄存器名称以及测试激励名称。
本发明寄存器传输级N模冗余验证方法具有以下的优势:(1)验证完备性更强。此方法可以验证冗余寄存器的一致性、投票结果的正确性两个方面,验证更完备;(2)操作简单、自动化水平高且不影响其他功能的验证。可以根据待测N模冗余的模块位置、输入输出寄存器名称、testbench模块名称,自动生成寄存器等价检查模块和投票功能检查模块。将生成的验证平台附加到原始的testbench上就可以在不影响其他功能验证的同时自动验证N模冗余的正确性,此方法在使用时不修改原始的testbench,不影响其他功能的验证,操作简单快捷,且自动化水平高;(3)可观测性强。此方法在寄存器等价检查模块和投票功能检查模块中加入了断言(assertion),断言是对设计属性的描述,能够自动化地检查N模冗余的功能正确性,可观测性强。
附图说明
图1所示为本发明一种寄存器传输级N模冗余验证方法的流程图;
图2所示为仿真的数据流程结构图;
图3所示为写入的.xls格式的文件结构示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1所示为本发明一种寄存器传输级N模冗余验证方法的流程图,如图1所示,本发明一种寄存器传输级N模冗余设计的半自动化验证方法的具体步骤如下:
(1)测试模块的生成。将寄存器传输级待测设计的N模冗余的模块位置、输入输出寄存器名称、测试激励(testbench)模块名称输入到平台生成脚本中,脚本通过替换N模冗余的模块位置、输入输出寄存器名称,生成出可以验证待测设计N模冗余模块的寄存器等价检查模块和投票功能检查模块。
(2)将待验证平台连同原始的测试激励testbench一同加入仿真器。开始仿真时,验证平台会依次执行两个步骤:寄存器等价检查、投票功能检查。
(3)执行寄存器等价检查。验证方法生成的寄存器等价检查模块,可以通过模块内的寄存器等价检查断言(assertion)实时检查待测N模冗余的寄存器是否相等,如果不相等则会通过仿真器输出不相等的时刻和不相等的寄存器值,并得出验证不通过的结论。
例如,在验证三模冗余设计时,寄存器等价检查模块中的寄存器等价检查断言如下所示:
该断言的含义是,在CLK时钟下降沿的时候检查寄存器r1、r2、r3是否互相相等,如果不相等,断言失败并会在仿真器中报告此时的仿真时间、此时r1、r2、r3的取值并报告出验证失败的提示。例如仿真中120ns时出现r1=0、r2=1、r3=1的情况时,r1和r2、r3不相等,此模块就会报出寄存器不相等的警告信息,表示验证不通过。
(4)执行投票功能检查。验证方法生成的投票功能检查模块,会不断改变冗余的寄存器的值,使它们取到实际中可能会存在的所有情况,并使用投票检查断言检验投票功能是否符合少数服从多数的准则,如果不满足则会向测试人员报告投票功能存在缺陷的时刻、此刻投票结果的,并得出验证不通过的结论。
例如,在验证三模冗余设计时,生成的投票功能检查模块会执行以下操作:定义二进制变量data,位宽为3,data能够进行二的三次方,既8种取值。
在检查投票功能检查时,上述程序会不断地在每个系统CLK时钟的上升沿给data的最低位加“1”,将Data的最低位等于寄存器r1的值,data的中间位等于r2,data的最高位等于r3;这样就使r1,r2,r3取到了实际中可能会出现的8种情况,当冗余寄存器的数量更多时,相比传统手动翻转寄存器的方法,这种方式自动化的优势就更加突出。
上述断言的含义是在CLK时钟下降沿的时刻,检查投票输出结果是否等于r1、r2、r3这3个寄存器中数量最多的取值(假如r1、r2、r3中有2个以上值为1,r_out则为1,假如有2个以上为0,r_out则为0),如果不满足,断言失败并会在仿真器中报告此时的仿真时间、不满足的投票结果并报告出验证失败提示。例如仿真中120ns时出现r1=0、r2=1、r3=1的情况,此时r_out=0,显然r_out的值与r1、r2、r3中出现最多的值“1”不相等,此模块就会报出警告信息,表示验证不通过。
(5)如果(3)和(4)都通过,则所测N模冗余设计为有效设计。
图2所示为仿真的数据流程结构图,如图1以及图2所示,DUT是原始待测N模冗余设计,testbench是原始的仿真的测试激励,reg_check.sv是发明中生成的寄存器等价检查模块,vote_check.sv是发明中生成的投票功能检查模块。
将待测设计的N模冗余的模块位置、输入输出寄存器名称、testbench模块名称输入到脚本中,脚本对待测设计的N模冗余的模块位置、输入输出寄存器名称、testbench模块名称进行替换处理,生成reg_check.sv(寄存器等价检查模块)和vote_check.sv(投票功能检查模块)。
将DUT、testbench、reg_check.sv、vote_check.sv一同加入P1800仿真器中运行。如果运行寄存器等价检查出现不一致的情况,reg_check.sv会向仿真器报告“warning:Theregisters are not equal”的信息并附上此时仿真时刻。如果运行投票功能检查出现投票功能不正确的情况,vote_check.sv会向仿真器报告“warning:The voter logic is notcorrect”的信息并附上此时仿真时刻。最后,会根据寄存器检查情况和投票功能检查情况得出验证结果。
图3所示为写入的.xls格式的文件示意图,如图1至图3所示,一种寄存器传输级N模冗余设计的半自动化验证方法的一实施例,其具体步骤如下:
(1)测试模块的生成。使用者通过读取待测RTL(寄存器传输级)代码,提取出N模冗余的模块名称与位置、输入输出寄存器名称、测试激励模块名称,写入.xls格式的文件。
将上述的.xls格式的文件输入到生成脚本中,脚本通过替换N模冗余的模块名称与位置、输入输出寄存器名称,生成出可以验证待测设计N模冗余模块的寄存器等价检查模块和投票功能检查模块。
(2)将生成的寄存器等价检查模块和投票功能检查模块程序,与原始的测试激励模块、待测RTL代码一同加入仿真器进行仿真。
如图2所示,虚线框中的是由上一步生成的寄存器等价检查模块程序和投票检查模块程序,与待测RTL代码和原始测试激励模块程序加入IEEE P1800标准的仿真器中进行仿真。
(3)执行寄存器等价检查。发明生成的寄存器等价检查模块,可以通过模块内的寄存器等价检查断言(assertion)实时检查待测N模冗余的寄存器是否相等,如果不相等则会通过仿真器输出不相等的时刻和不相等的寄存器值,并得出验证不通过的结论。
例如,在验证三模冗余设计时,寄存器等价检查模块中的寄存器等价检查断言,该断言的含义是,在CLK时钟下降沿的时候检查寄存器r1、r2、r3是否互相相等,如果不相等,断言失败并会在仿真器中报告此时的仿真时间、此时r1、r2、r3的取值并报告出“warning:The registers are not equal!”的验证失败的提示。例如仿真中120ns时出现r1=0、r2=1、r3=1的情况时,r1和r2、r3不相等,此模块就会报出“120ns,warning:The registers r1=0r2=1r3=1are not equal!”的警告信息,表示验证不通过。相比传统方法,这个方法可以自动检查出寄存器不相等的情况并自动报告错误时刻和寄存器取值。
(4)执行投票功能检查。验证方法生成的投票功能检查模块,会不断改变冗余的寄存器的值,使它们取到实际中可能会存在的所有情况,并使用投票检查断言检验投票功能是否符合少数服从多数的准则,如果不满足则会向测试人员报告投票功能存在缺陷的时刻、此刻投票结果,并得出验证不通过的结论。
例如,在验证三模冗余设计时,生成的投票功能检查模块会执行以下操作:
data是在投票功能检查模块中定义的一个位宽为3的变量,在检查投票功能检查时,上述程序会不断地在每个CLK时钟的上升沿给data的最低位加“1”,然后通过force操作符将data的3位分别赋给r1,r2,r3寄存器,这样就使r1,r2,r3取到了实际中可能会出现的23=8种情况,当冗余寄存器的数量更多时,相比传统手动翻转寄存器的方法,这种方式自动化的优势就更加突出。
在不断改变寄存器的值的同时,模块中的投票功能检查断言也会同时进行投票功能的检查:在CLK时钟下降沿的时刻,检查投票输出结果r_out是否等于r1、r2、r3这3个寄存器中数量最多的取值(假如r1、r2、r3中有2个以上值为1,r_out则为1,假如有2个以上为0,r_out则为0),如果不满足,断言失败并会在仿真器中报告此时的仿真时间、不满足的投票结果并报告出“warning:The voter output is not correct!”的验证失败提示。例如仿真中120ns时出现r1=0、r2=1、r3=1的情况,此时r_out=0,显然r_out的值与r1、r2、r3中出现最多的值“1”不相等,此模块就会报出“120ns,warning:The voter output r_out=0isnot correct!”的警告信息,表示验证不通过。相比传统方法,这个方法可以自动检查出投票功能错误的时刻并报告错误时刻和错误的投票值。
(5)如果(3)和(4)都通过,则所测N模冗余设计为有效设计。
对于一种寄存器传输级N模冗余验证方法的一实施例,包括以下步骤:
步骤1:提取寄存器传输级设计的N模冗余信息,包括待测设计的N模冗余的模块位置、输入输出寄存器名称、testbench模块名称。
步骤2:向脚本输入步骤1中的信息,脚本对待测设计的N模冗余的模块位置、输入输出寄存器名称、testbench模块名称进行替换处理,生成寄存器等价检查模块和投票功能检查模块。
步骤3:将步骤2生成的寄存器等价检查模块和投票功能检查模块加入仿真工程并运行,依次执行步骤4和步骤5。
步骤4:运行寄存器等价检查,步骤2中生成的寄存器等价检查断言可以实时地监控待测设计N模冗余的寄存器是否相等,如果不相等则会向测试人员报告出现寄存器不一致的时刻、寄存器取值,结束验证并得出验证不通过的结论,如果相等则执行步骤5。
步骤5:运行投票功能检查,步骤2中生成的投票功能检查模块会不断改变冗余的寄存器的值,使它们取到实际中可能会存在的所有情况,并使用投票检查断言检验投票功能是否正确,如果不正确则会向测试人员报告投票功能存在缺陷的时刻、此刻投票结果的,结束验证并得出验证不通过的结论,如果正确则执行步骤6。
步骤6:得出待测的N模冗余设计通过验证的结论。
本发明寄存器传输级N模冗余验证方法具有以下优点:
(1)效率高、使用方便。使用者手动输入N模冗余的模块名称与位置、输入输出寄存器名称、测试激励模块名称,就能通过脚本自动生成寄存器等价检查模块和投票功能检查模块程序,而不需要手动去编写、对代码进行改动。
(2)操作简单、自动化水平高且不影响其他功能的验证。可以根据待测N模冗余的模块名称与位置、输入输出寄存器名称、测试激励模块名称,自动生成寄存器等价检查模块和投票功能检查模块。生成的验证模块可以无缝插入到原始的仿真工程中运行仿真,能够在不影响其他功能验证的同时自动验证N模冗余的正确性。此方法在使用时不需要修改原始的测试激励,不会影响其他功能的验证,而且可以自动检查出N模冗余存在的缺陷;
(3)可观测性强。此方法在寄存器等价检查模块和投票功能检查模块中加入了断言(assertion),断言是对设计属性的描述,能够自动化地检查N模冗余的功能正确性,可观测性强,可以自动定位缺陷位置、时刻,不需要人工去检查波形。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。

Claims (4)

1.一种寄存器传输级N模冗余设计的半自动化验证方法,其特征在于,包括:
将测试激励输入待验证平台;
对n模冗余的待验证平台的寄存器的输出进行检查;
接收待验证平台的寄存器1-n的输出值,判断寄存器1-n的输出值是否相等,如相等则此步验证通过;
定义二进制数值data,位宽为n;每个系统时钟给data的最低位加1,将data的n位的每一位分别赋给寄存器1-n,待验证平台根据每个系统时钟的上升沿的寄存器1-n的值,在每个系统时钟的下降沿,输出投票输出结果;
在每个系统时钟,计算所有寄存器值为1和0的寄存器的数量,如寄存器值为1的寄存器较多,则a=1,如寄存器值为0的寄存器较多,则令a=0;检查待验证平台的投票输出结果是否等于a,数量最多的取值,如等于,则本步验证通过;
对于寄存器等价检查,通过寄存器等价检查断言实时检查待测N模冗余的寄存器是否相等,如果不相等则会通过仿真器输出不相等的时刻和不相等的寄存器值,并得出验证不通过的结论;在验证三模冗余设计时,寄存器等价检查模块中的寄存器等价检查断言如下所示:
该断言的含义是,在CLK时钟下降沿的时候检查寄存器r1、r2以及r3是否互相相等,如果不相等,断言失败并会在仿真器中报告此时的仿真时间,此时寄存器r1、r2以及r3的取值并报告出验证失败的提示;
执行投票功能检查中,验证方法生成的投票功能检查模块,会不断改变冗余的寄存器的值,使它们取到实际中可能会存在的所有情况,并使用投票检查断言检验投票功能是否符合少数服从多数的准则,如果不满足则会向测试人员报告投票功能存在缺陷的时刻、此刻投票结果的,并得出验证不通过的结论;在验证三模冗余设计时,生成的投票功能检查模块会执行以下操作:定义二进制变量data,位宽为3,data能够进行8种取值;将Data的最低位等于寄存器r1的值,data的中间位等于r2,data的最高位等于r3;投票检查的断言的含义是在CLK时钟下降沿的时刻,检查投票输出结果是否等于r1、r2以及r3这3个寄存器中数量最多的取值,如果不满足,断言失败并会在仿真器中报告此时的仿真时间、不满足的投票结果并报告出验证失败提示;
如上述验证均通过,则认为待验证平台测试通过。
2.如权利要求1所述的寄存器传输级N模冗余设计的半自动化验证方法,其特征在于,在每个系统时钟的下降沿,计算所有寄存器值为1和0的寄存器的数量。
3.如权利要求1所述的寄存器传输级N模冗余设计的半自动化验证方法,其特征在于,对data进行2的n次方种取值测试。
4.如权利要求1所述的寄存器传输级N模冗余设计的半自动化验证方法,其特征在于,获取n模冗余的模块位置、寄存器名称以及测试激励名称。
CN201611187712.4A 2016-12-20 2016-12-20 一种寄存器传输级n模冗余验证方法 Active CN106802848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611187712.4A CN106802848B (zh) 2016-12-20 2016-12-20 一种寄存器传输级n模冗余验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611187712.4A CN106802848B (zh) 2016-12-20 2016-12-20 一种寄存器传输级n模冗余验证方法

Publications (2)

Publication Number Publication Date
CN106802848A CN106802848A (zh) 2017-06-06
CN106802848B true CN106802848B (zh) 2019-06-18

Family

ID=58984086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611187712.4A Active CN106802848B (zh) 2016-12-20 2016-12-20 一种寄存器传输级n模冗余验证方法

Country Status (1)

Country Link
CN (1) CN106802848B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021483A (zh) * 2017-10-20 2018-05-11 盛科网络(苏州)有限公司 一种芯片的寄存器访问功能的验证方法及其装置
CN117471504B (zh) * 2023-11-09 2024-06-07 毫厘智能科技(江苏)有限公司 Gnss基带芯片验证方法、电子设备和介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683570A (en) * 1985-09-03 1987-07-28 General Electric Company Self-checking digital fault detector for modular redundant real time clock
CN1983286A (zh) * 2005-12-14 2007-06-20 上海微小卫星工程中心 智能全自动单粒子事件故障注入器
US7958394B1 (en) * 2007-04-04 2011-06-07 Xilinx, Inc. Method of verifying a triple module redundant system
CN103530207A (zh) * 2013-09-24 2014-01-22 北京京航计算通讯研究所 一种三模冗余措施的验证方法
CN103777072A (zh) * 2012-10-24 2014-05-07 上海华虹集成电路有限责任公司 对多个时钟源的时钟频率进行监测的方法
CN103838653A (zh) * 2012-11-27 2014-06-04 上海华虹集成电路有限责任公司 基于vmm ral的寄存器自动化验证方法
CN104461790A (zh) * 2014-11-20 2015-03-25 中国科学院自动化研究所 一种基于查找表可观性度量的选择性三模冗余方法
CN105069256A (zh) * 2015-08-31 2015-11-18 中国航天科技集团公司第九研究院第七七一研究所 一种基于tmr的实现和故障注入仿真平台及仿真方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683570A (en) * 1985-09-03 1987-07-28 General Electric Company Self-checking digital fault detector for modular redundant real time clock
CN1983286A (zh) * 2005-12-14 2007-06-20 上海微小卫星工程中心 智能全自动单粒子事件故障注入器
US7958394B1 (en) * 2007-04-04 2011-06-07 Xilinx, Inc. Method of verifying a triple module redundant system
CN103777072A (zh) * 2012-10-24 2014-05-07 上海华虹集成电路有限责任公司 对多个时钟源的时钟频率进行监测的方法
CN103838653A (zh) * 2012-11-27 2014-06-04 上海华虹集成电路有限责任公司 基于vmm ral的寄存器自动化验证方法
CN103530207A (zh) * 2013-09-24 2014-01-22 北京京航计算通讯研究所 一种三模冗余措施的验证方法
CN104461790A (zh) * 2014-11-20 2015-03-25 中国科学院自动化研究所 一种基于查找表可观性度量的选择性三模冗余方法
CN105069256A (zh) * 2015-08-31 2015-11-18 中国航天科技集团公司第九研究院第七七一研究所 一种基于tmr的实现和故障注入仿真平台及仿真方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TMR故障注入与验证方法研究与实现;崔媛媛;《计算机测量与控制》;20140125;第22卷(第1期);正文13-15页、图1-5

Also Published As

Publication number Publication date
CN106802848A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
US8997034B2 (en) Emulation-based functional qualification
CN105425201B (zh) 用于智能电能表软件可靠性检测的计量芯片模拟测试方法
CN114065677A (zh) 用于集成电路硬件设计的故障注入测试的方法和系统
KR20210031111A (ko) 안전인증 자료 획득 장치 및 그 방법
CN105279345A (zh) 一种航天器用数字软ip核评测方法
CN106802848B (zh) 一种寄存器传输级n模冗余验证方法
Pevtsov et al. Design for testability of integrated circuits and project protection difficulties
CN113454471B (zh) 用于多个链缺陷的单次通过诊断
Keller et al. Built-in self-test support in the IBM engineering design system
CN101763453B (zh) 规范化ip核评测方法和系统
Kim et al. Evaluation of effectiveness of fault-tolerant techniques in a digital instrumentation and control system with a fault injection experiment
Walter Evaluation and design of an ultra-reliable distributed architecture for fault tolerance
Da Silva et al. Efficient methodology for ISO26262 functional safety verification
JP2022166154A (ja) フォーマルフォールト伝搬分析のためのシステム及び方法
CN116802640A (zh) 用于确定安全相关逻辑中的故障类型的结构分析
US10060976B1 (en) Method and apparatus for automatic diagnosis of mis-compares
Reorda et al. Fault list compaction through static timing analysis for efficient fault injection experiments
Cassano Analysis and test of the effects of single event upsets affecting the configuration memory of SRAM-based FPGAs
Lee et al. Enhanced Soft Error Rate Estimation Technique for Aerospace Electronics Safety Design via Emulation Fault Injection
Kubalík et al. Fault injection and simulation for fault tolerant reconfigurable duplex system
Ferrante et al. A methodology for formal requirements validation and automatic test generation and application to aerospace systems
Leveugle et al. Soft error effect and register criticality evaluations: Past, present and future
Stroud et al. Multiple fault simulation with random and clustered fault injection
Cui et al. A review on testability verification test and fault injection technology
Nosrati et al. Making System Level Test Possible by a Mixed-mode, Multi-level, Integrated Modeling Environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant