CN103777072A - 对多个时钟源的时钟频率进行监测的方法 - Google Patents
对多个时钟源的时钟频率进行监测的方法 Download PDFInfo
- Publication number
- CN103777072A CN103777072A CN201210410208.1A CN201210410208A CN103777072A CN 103777072 A CN103777072 A CN 103777072A CN 201210410208 A CN201210410208 A CN 201210410208A CN 103777072 A CN103777072 A CN 103777072A
- Authority
- CN
- China
- Prior art keywords
- clock
- enable
- time
- clk
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种对多个时钟源的时钟频率进行监测的方法，用enable记录时钟的检测使能，当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，记录第一仿真时间；当enable[i]的值从1跳变到0时，记录第二仿真时间；在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数，计数值为clk_cnt[i]；在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]；然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号。本发明能够实时监测多个时钟源的多种分频的时钟频率。
Description
技术领域
本发明涉及芯片的功能验证领域，特别是涉及一种对多个时钟源的时钟频率进行监测的方法。
背景技术
时钟在系统中有非常重要的地位。时钟信号用于给处理器提供执行标准，比如时钟信号每一次高电平或低电平的时候，CPU进行一次运算。当出现时钟信号丢失或频率不稳定情况，可能造成处理器错误或误操作。时钟信号还可以作为同步信号，对其他模块的行为进行驱动。时钟系统的工作稳定与否,它所产生的同步信号的好坏在很大程度上决定了其他模块的运行稳定程度。以计时器模块为例，该模块就是以时钟信号的上升沿或下降沿来作为触发条件进行计时，如果时钟频率不正确，占空比不对或者不稳定，就导致计时不正确，提前或者推迟产生中断。如果时钟信号没有产生，该模块甚至无法工作。随着芯片的应用环境越来越多样化，芯片的设计越来越复杂，时钟系统的设计也越来越复杂。保证多个时钟系统的时钟信号频率正确性和稳定性对于保证整个芯片的功能及性能尤其重要。
传统的时钟频率监测方法多数只能检测某个固定频率的时钟信号，对于多个时钟源的系统无法实现实时频率监测。
发明内容
本发明要解决的技术问题是提供一种对多个时钟源的时钟频率进行监测的方法，不仅能够实时监测多个时钟源的多种分频的时钟频率，并且能够对时钟频率切换过程中的不稳定性进行监测报警。
为解决上述技术问题，本发明的对多个时钟源的时钟频率进行监测的方法，包括如下步骤：
步骤1，将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，用硬件描述语言的系统函数$realtime记录第一仿真时间t_en1；当enable[i]的值从1跳变到0时，用硬件描述语言的系统函数$realtime记录第二仿真时间t_en2；在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数器进行计数，计数值为clk_cnt[i]；在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]，即
T_aver[i]=(t_en2-t_en1)/clk_cnt[i]；
然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号；
步骤2，在enable[i]的值为1期间，在clk[i]的每次上升沿记录下对应的时间，记为t1，在clk[i]的每次下降沿记录下对应的时间，记为t2；在每次clk[i]的上升沿跳变或下降沿跳变时，计算出相邻两次上升沿或下降沿的时间之差，即为该被测时钟周期T_inst[i]，并与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第二报错信号；
在每次clk[i]的下降沿跳变时，记录下此次下降沿跳变与上升沿跳变的时间差，即为时钟的高电平时间T_pulse；将每个周期的高电平时间除以时钟周期，即T_pulse/T_inst，计算出时钟的占空比；将时钟的占空比与其理论值进行比较，若偏差超过冗余度，即产生第三报错信号；
步骤3，设时钟变频后不稳定期的理论时间为T_uns；选取一个合适的采样时间，记为t_sample，从变频使能(enable=0)开始，在每个t_sample时间内，以被测时钟的上升沿或下降沿为触发条件进行计数，当连续两次相邻采样时间内的计数值的误差在一定范围内，即可认为时钟频率已经稳定，enable置为1；从变频使能到时钟频率稳定的这段时间即为等待时间T_delay；若T_delay超过变频后不稳定期的理论时间T_uns的冗余范围或者时钟频率一直不能稳定，即产生第四报错信号；
i为大于等于零的整数。
所述对多个时钟源的时钟频率进行监测的方法，采用的第二种技术方案是：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，用硬件描述语言的系统函数$realtime记录第一仿真时间t_en1；当enable[i]的值从1跳变到0时，用硬件描述语言的系统函数$realtime记录第二仿真时间t_en2；在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数器进行计数，计数值为clk_cnt[i]；在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]，即
T_aver[i]=(t_en2-t_en1)/clk_cnt[i]；
然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号；
i为大于等于零的整数。
所述对多个时钟源的时钟频率进行监测的方法，采用的第三种技术方案是：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
在enable[i]的值为1期间，在clk[i]的每次上升沿记录下对应的时间，记为t1，在clk[i]的每次下降沿记录下对应的时间，记为t2；在每次clk[i]的上升沿跳变或下降沿跳变时，计算出相邻两次上升沿或下降沿的时间之差，即为该被测时钟周期T_inst[i]，并与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第二报错信号；
在每次clk[i]的下降沿跳变时，记录下此次下降沿跳变与上升沿跳变的时间差，即为时钟的高电平时间T_pulse；将每个时钟周期的高电平时间除以时钟周期，即T_pulse/T_inst，计算出时钟的占空比；将时钟的占空比与其理论值进行比较，若偏差超过冗余度，即产生第三报错信号；
i为大于等于零的整数。
所述对多个时钟源的时钟频率进行监测的方法，采用的第四种技术方案是：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；i为大于等于零的整数；用enable记录时钟的检测使能；
设时钟变频后不稳定期的理论时间为T_uns；选取一个采样时间，记为t_sample；从变频使能即enable=0开始，在每个t_sample时间内，以被测时钟的上升沿或下降沿为触发条件进行计数，当连续两次相邻采样时间内的计数值的误差在设定的范围内，即可认为时钟频率已经稳定，将enable置为1；从变频使能到时钟频率稳定的这段时间即为等待时间T_delay；若T_delay超过T_uns的冗余度或者时钟频率一直不能稳定，即产生第四报错信号。
本发明基于时钟信号的周期性，利用硬件描述语言的系统函数$realtime对仿真时间进行记录；可以实现对多个时钟源中的不同时钟信号的频率进行实时监测，即能够实时监测多个时钟源中的多种分频的时钟信号的频率；可以对频率受不同因素影响的多个时钟信号同时进行实时监测，并实时打印出错误的信息，以保证时钟模块的功能及性能的正确性。
本发明可以对需要检测的时钟信号数量进行调整，以适应不同的多时钟源系统，使用灵活。
本发明不仅可以监测时钟信号的某一个周期是否正确，还利用被测时钟信号作为触发条件进行计数，可以对一段时间内时钟信号的周期平均值进行判断。
本发明可以根据被测时钟信号精度的不同要求，加入冗余值，对理论值进行放宽。
本发明可以验证时钟信号的频率是否正确，可以对时钟信号的高电平时间和低电平时间进行记录，实时监测被测时钟信号的占空比的改变，实时监测时钟信号频率切换过程中的不稳定性并报警。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述对多个时钟源的时钟频率进行监测的方法流程图；
图2是对两个时钟源的时钟周期进行监测的波形图；
图3是时钟频率切换后的不稳定性检测示意图。
具体实施方式
所述对多个时钟源的时钟频率进行监测的方法控制流程如图1所示。
将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]第i个时钟信号；i为大于等于零的整数；用enable记录时钟的检测使能。由于引入了一个纪录时钟的检测使能的寄存器enable，可以实现同时对多个时钟信号的频率进行监测，enable的位数可以根据实际的系统所需要检测的时钟信号的个数进行调整。
当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，用硬件描述语言的系统函数$realtime记录第一仿真时间t_en1；当enable[i]的值从1跳变到0时，用硬件描述语言的系统函数$realtime记录第二仿真时间t_en2。在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数器进行计数，计数值为clk_cnt[i]。在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]，即
T_aver[i]=(t_en2-t_en1)/clk_cnt[i]。
然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号err1。
在enable[i]的值为1期间，在clk[i]的每次上升沿记录下对应的时间，记为t1。在clk[i]的每次下降沿记录下对应的时间，记为t2。在每次clk[i]的上升沿跳变或下降沿跳变时，计算出相邻两次上升沿或下降沿的时间之差，即为该被测时钟周期T_inst[i]，并与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第二报错信号err2。
在每次clk[i]的下降沿跳变时，记录下此次下降沿跳变与上升沿跳变的时间差，即为时钟的高电平时间T_pulse。对低电平的时间的检测同理，即记录下下一个周期的时钟的上升沿跳变与本次周期的下降沿跳变时间差，即为时钟的低电平时间。将每个周期的高电平时间除以时钟周期，即T_pulse/T_inst，计算出时钟的占空比；将时钟的占空比与其理论值进行比较，若偏差超过冗余度，即产生第三报错信号err3。
将多个时钟的检测使能分别记录到enable的对应的bit（位）；当任何一个影响频率改变的因素跳变时，将enable的相应位先置为0，经过一段等待时间T_delay，待时钟频率稳定后，再将enable置为1，并将时钟周期和占空比的理论值记录到数组中，作为比对的标准。
由于组合逻辑的时沿等因素的影响，时钟变频后会有段时间为不稳定期，设时钟变频后不稳定期的理论时间为T_uns。选取一个合适的采样时间，记为t_sample，从变频使能(enable=0)开始，在每个t_sample时间内，以被测时钟的上升沿或下降沿为触发条件进行计数，当连续两次相邻采样时间内的计数值的误差在一定范围内，即可认为时钟频率已经稳定，enable置为1。从变频使能到时钟频率稳定的这段时间即为等待时间T_delay；若T_delay超过变频后不稳定期的理论时间T_uns的冗余范围或者时钟频率一直不能稳定，即产生第四报错信号err4。
当频率切换后，第n-1次采样的计数值与第n次采样的计数值超过误差范围，而第n+1次和第n次计数值在误差范围内，第n+2次和第n+1次计数值在误差范围内，则时钟变频后不稳定期的理论时间T_uns应为(n-1)*t_sample，其中，*表示乘号，n为正整数。
以上每种报错信号产生时，都打印输出报错信号，记录错误类型，错误的时钟信号，理论和实际测得的周期或占空比。
对于每一个被检测时钟，上述所述的冗余度均独立设置。
在一个多个时钟源系统中，影响频率改变的因素包括时钟源的切换，时钟信号的开关，分频系数的改变，功耗模式的改变等等。
采样时间t_sample的选取以理论时间T_uns作为参考，根据不同时钟信号的精度的不同要求，适当选取。
结合图2所示，在本实施例中以应用于非接触式的智能卡为例，列举了对两个时钟源的时钟周期进行监测的流程。影响时钟频率的因素有电源供应模式，分频系数。时钟源有两种，一种是内部振荡器（OSC）的时钟信号clk_osc，另一种是非接触接口接收到的信号解调出的时钟信号clk_cl。
下表是各种因素条件下，时钟信号频率的理论值。clk[0]的时钟源是clk_osc，频率受分频系数clk_sel的影响，clk_osc为30M；clk[1]的时钟源是clk_cl，频率同clk_cl，只有当功耗选择模式信号power_avail为1时，clk_cl有时钟信号。
| clk_sel | clk[0]时钟频率 |
| 0 | fosc |
| 1 | fosc/2 |
| 2 | fosc/4 |
当分频系数clk_sel改变时，enable[0]置为0，计数器clk_cnt清0。经过一段等待时间T_delay后，enable[0]置为1；用硬件描述语言的系统函数$realtime记录此时的仿真时间为t_en1，以clk[0]的上升沿触发计数器clk_cnt计数，记录此时的时钟信号的理论周期为1/(fosc/2)。当下次分频系数clk_sel改变时，将enable[0]置为0，此时，仿真时间为t_en2，计数器clk_cnt的计数值为n，计算得到时钟信号的平均周期值T_aver=(t_en2-t_en1)/n，并将其与理论周期值[1/(fosc/2)±2]比较，冗余值为2ns，如不在范围内，产生第一报错信号err1，用硬件描述语言的系统函数$display打印出报错信息。
在enable[0]为1期间，在clk[0]的每次上升沿记录下对应的时间t1，下降沿记录下对应的时间t2；在每次clk[0]的上升沿时，计算clk[0]的周期T_inst[0]=t2-t1，并与理论周期值[1/(fosc/2)±2]比较，若不在范围内，即产生第二报错信号err2。计算时钟信号的高电平时间T_pulse[0]=t3-t1，在每次clk[0]的上升沿时，计算出时钟的占空比T_pulse[0]/T_inst[0]，并将其与理论值(50%±2%)进行比较，偏差超过冗余度，即产生第三报错信号err3，并打印具体报错信息。
当功耗选择模式信号power_avail变化时，enable[1]随之变化。同样按以上方法进行clk[1]的时钟频率检测。clk[0]和clk[1]的检测独立进行，互相不影响。
结合图3所示，时钟信号的频率稳定性检测过程如下：
当分频系数clk_sel改变时，enable先置为1；从这一时刻开始以采样时间t_sample对时钟信号clk进行计数。在第一个采样时间t_sample内，计数值为1；在第二个采样时间t_sample内，计数值为2，与第一个采样时间t_sample的计数差为1；在第三个采样时间t_sample内，计数值为3，与第二个采样时间t_sample的计数差为1，时钟频率不稳定；在第四个采样时间t_sample内，计数值为2；在第五个采样时间t_sample内，计数值为2，与第四个采样时间t_sample的计数差为0；但是在第六个采样时间t_sample内，计数值为3，与第五个采样时间t_sample的计数差为1，时钟信号clk的频率在第四个采样时间t_sample后还是没有稳定下来。直到第五个采样时间t_sample后，第六次与第五次计数差为0，第八次与第七次计数差也为0，有连续两次计数差都在误差范围内(由于计数值太少，冗余为0)，则第五次采样之后，时钟信号的频率即稳定了下来。等待时间T_delay时间为5*t_sample（“*”表示乘号），enable置为1。如果等待时间T_delay超过变频后不稳定期的理论时间T_uns的冗余范围,则产生第四报错信号err4。如果计数误差一直不能稳定，则时钟信号的频率一直不稳定，也同样产生第四报错信号err4。打印出具体的测量时间，报错的时间点等信息。
由以上例子可知，本发明的方法可以对不同源的系统中，频率受不同因素影响的时钟信号同时进行监测，并实时打印出错误的信息。对时钟切换过程中的不稳定性也能定性分析。对于在复杂应用场景下的系统的时钟模块的功能性能起到很好的监测作用，并且打印的信息比较具体，便于定位问题所在。以上所述仅为本发明的具体实施方式，本发明保护范围并不局限于此。
Claims (11)
1.一种对多个时钟源的时钟频率进行监测的方法，其特征在于：
步骤1，将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，用硬件描述语言的系统函数$realtime记录第一仿真时间t_en1；当enable[i]的值从1跳变到0时，用硬件描述语言的系统函数$realtime记录第二仿真时间t_en2；在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数器进行计数，计数值为clk_cnt[i]；在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]，即
T_aver[i]=(t_en2-t_en1)/clk_cnt[i]；
然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号；
步骤2，在enable[i]的值为1期间，在clk[i]的每次上升沿记录下对应的时间，记为t1，在clk[i]的每次下降沿记录下对应的时间，记为t2；在每次clk[i]的上升沿跳变或下降沿跳变时，计算出相邻两次上升沿或下降沿的时间之差，即为该被测时钟周期T_inst[i]，并与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第二报错信号；
在每次clk[i]的下降沿跳变时，记录下此次下降沿跳变与上升沿跳变的时间差，即为时钟的高电平时间T_pulse；将每个时钟周期的高电平时间除以时钟周期，即T_pulse/T_inst，计算出时钟的占空比；将时钟的占空比与其理论值进行比较，若偏差超过冗余度，即产生第三报错信号；
步骤3，设时钟变频后不稳定期的理论时间为T_uns；选取一个采样时间，记为t_sample；从变频使能即enable=0开始，在每个t_sample时间内，以被测时钟的上升沿或下降沿为触发条件进行计数，当连续两次相邻采样时间内的计数值的误差在设定的范围内，即可认为时钟频率已经稳定，将enable置为1；从变频使能到时钟频率稳定的这段时间即为等待时间T_delay；若T_delay超过T_uns的冗余度或者时钟一直不能稳定，即产生第四报错信号；
i为大于等于零的整数。
2.如权利要求1所述的方法，其特征在于：当产生第一报错信号、第二报错信号、第三报错信号或第四报错信号时打印输出报错信号，并记录错误类型，错误的时钟信号，理论和实际测得的时钟周期或占空比。
3.如权利要求1所述的方法，其特征在于：所述enable的位数根据所需要检测的时钟信号的个数进行调整。
4.如权利要求1所述的方法，其特征在于：实施步骤3时，当频率切换后，第n-1次采样的计数值与第n次采样的计数值超过误差范围，而第n+1次和第n次计数值在误差范围内，第n+2次和第n+1次计数值在误差范围内，则时钟变频后不稳定期的理论时间T_uns应为
(n-1)*t_sample，
其中，*表示乘号，n为正整数。
5.如权利要求1所述的方法，其特征在于：实施步骤1和步骤2时，将多个时钟的检测使能分别记录到enable的对应位；当任何一个影响时钟频率改变的因素跳变时，将enable的相应位先置为0，经过一段等待时间T_delay，待时钟频率稳定后，再将enable的相应位置为1，并将时钟周期和占空比的理论值记录到数组中，作为比对的标准。
6.一种对多个时钟源的时钟频率进行监测的方法，其特征在于：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
当enable[i]的值为1时，对clk[i]进行检测；当enable[i]的值从0跳变到1时，用硬件描述语言的系统函数$realtime记录第一仿真时间t_en1；当enable[i]的值从1跳变到0时，用硬件描述语言的系统函数$realtime记录第二仿真时间t_en2；在enable[i]的值为1期间，以clk[i]的上升沿跳变或下降沿跳变触发计数器进行计数，计数值为clk_cnt[i]；在每次enable[i]的值从1跳变到0时，计算出enable[i]的值为1期间的时钟平均周期T_aver[i]，即
T_aver[i]=(t_en2-t_en1)/clk_cnt[i]；
然后将clk_cnt[i]清0，将时钟平均周期T_aver[i]与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第一报错信号；
i为大于等于零的整数。
7.一种对多个时钟源的时钟频率进行监测的方法，其特征在于：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；用enable记录时钟的检测使能；
在enable[i]的值为1期间，在clk[i]的每次上升沿记录下对应的时间，记为t1，在clk[i]的每次下降沿记录下对应的时间，记为t2；在每次clk[i]的上升沿跳变或下降沿跳变时，计算出相邻两次上升沿或下降沿的时间之差，即为该被测时钟周期T_inst[i]，并与clk[i]的理论周期值T[i]进行比较，若偏差超过冗余度，即产生第二报错信号；
在每次clk[i]的下降沿跳变时，记录下此次下降沿跳变与上升沿跳变的时间差，即为时钟的高电平时间T_pulse；将每个时钟周期的高电平时间除以时钟周期，即T_pulse/T_inst，计算出时钟的占空比；将时钟的占空比与其理论值进行比较，若偏差超过冗余度，即产生第三报错信号；
i为大于等于零的整数。
8.一种对多个时钟源的时钟频率进行监测的方法，其特征在于：将寄存器记为enable，其中enable[i]表示第i个寄存器；将时钟信号记为clk，其中clk[i]为第i个时钟信号；i为大于等于零的整数；用enable记录时钟的检测使能；
设时钟变频后不稳定期的理论时间为T_uns；选取一个采样时间，记为t_sample；从变频使能即enable=0开始，在每个t_sample时间内，以被测时钟的上升沿或下降沿为触发条件进行计数，当连续两次相邻采样时间内的计数值的误差在设定的范围内，即可认为时钟频率已经稳定，将enable置为1；从变频使能到时钟频率稳定的这段时间即为等待时间T_delay；若T_delay超过T_uns的冗余度或者时钟频率一直不能稳定，即产生第四报错信号。
9.如权利要求6至8中任一所述的方法，其特征在于：当产生报错信号时打印输出报错信号，并记录错误类型，错误的时钟信号，理论和实际测得的时钟周期或占空比。
10.如权利要求8所述的方法，其特征在于：当频率切换后，第n-1次采样的计数值与第n次采样的计数值超过误差范围，而第n+1次和第n次计数值在误差范围内，第n+2次和第n+1次计数值在误差范围内，则时钟变频后不稳定期的理论时间T_uns应为(n-1)*t_sample，其中，*表示乘号，n为正整数。
11.如权利要求6或7所述的方法，其特征在于：将多个时钟的检测使能分别记录到enable的对应位；当任何一个影响时钟频率改变的因素跳变时，将enable的相应位先置为0，经过一段等待时间T_delay，待时钟频率稳定后，再将enable的相应位置为1，并将时钟周期和占空比的理论值记录到数组中，作为比对的标准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210410208.1A CN103777072B (zh) | 2012-10-24 | 2012-10-24 | 对多个时钟源的时钟频率进行监测的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210410208.1A CN103777072B (zh) | 2012-10-24 | 2012-10-24 | 对多个时钟源的时钟频率进行监测的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103777072A true CN103777072A (zh) | 2014-05-07 |
| CN103777072B CN103777072B (zh) | 2017-07-04 |
Family
ID=50569550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210410208.1A Active CN103777072B (zh) | 2012-10-24 | 2012-10-24 | 对多个时钟源的时钟频率进行监测的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103777072B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105337592A (zh) * | 2015-08-28 | 2016-02-17 | 北京航天自动控制研究所 | 一种定周期脉冲周期稳定性监测方法 |
| CN106250280A (zh) * | 2016-07-25 | 2016-12-21 | 北京联盛德微电子有限责任公司 | 一种时钟信号测试方法和装置 |
| CN106444459A (zh) * | 2016-11-15 | 2017-02-22 | 贵州大学 | 一种实时检测矩形波信号占空比的控制装置及实现方法 |
| CN106802848A (zh) * | 2016-12-20 | 2017-06-06 | 北京计算机技术及应用研究所 | 一种寄存器传输级n模冗余验证方法 |
| CN108803557A (zh) * | 2017-05-02 | 2018-11-13 | 德克萨斯仪器股份有限公司 | 具有信号链锁步的用于高完整性的功能安全应用的装置 |
| CN108885433A (zh) * | 2016-03-24 | 2018-11-23 | Wago管理有限责任公司 | 安全控制装置和用于运行安全控制装置的方法 |
| CN109342917A (zh) * | 2018-08-31 | 2019-02-15 | 青岛海信电器股份有限公司 | 时钟信号的验证方法和装置 |
| CN110998339A (zh) * | 2017-08-02 | 2020-04-10 | 高通股份有限公司 | 片上频率监视 |
| CN111611768A (zh) * | 2020-05-21 | 2020-09-01 | 北京百度网讯科技有限公司 | 用于监控时钟信号的方法和装置 |
| CN112051890A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统 |
| CN113529347A (zh) * | 2020-04-16 | 2021-10-22 | 青岛胶南海尔洗衣机有限公司 | 交流电源频率检测方法、装置及衣物处理系统 |
| CN113533848A (zh) * | 2021-06-07 | 2021-10-22 | 杭州加速科技有限公司 | 一种数字信号的测量方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905887A (en) * | 1995-03-01 | 1999-05-18 | Opti Inc. | Clock frequency detection for computer system |
| CN1219301A (zh) * | 1996-02-29 | 1999-06-09 | Dsc通讯有限公司 | 测定基准信号频率变化的方法及装置 |
| CN1514255A (zh) * | 2002-12-25 | 2004-07-21 | 恩益禧电子股份有限公司 | 频率检测电路和数据处理装置 |
| CN1633060A (zh) * | 2003-12-24 | 2005-06-29 | 华为技术有限公司 | 一种时钟信号测试方法及装置 |
| CN101950268A (zh) * | 2010-05-04 | 2011-01-19 | 工业和信息化部电子第五研究所 | 一种控制器时钟频率的实时监测方案 |
-
2012
- 2012-10-24 CN CN201210410208.1A patent/CN103777072B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905887A (en) * | 1995-03-01 | 1999-05-18 | Opti Inc. | Clock frequency detection for computer system |
| CN1219301A (zh) * | 1996-02-29 | 1999-06-09 | Dsc通讯有限公司 | 测定基准信号频率变化的方法及装置 |
| CN1514255A (zh) * | 2002-12-25 | 2004-07-21 | 恩益禧电子股份有限公司 | 频率检测电路和数据处理装置 |
| CN1633060A (zh) * | 2003-12-24 | 2005-06-29 | 华为技术有限公司 | 一种时钟信号测试方法及装置 |
| CN101950268A (zh) * | 2010-05-04 | 2011-01-19 | 工业和信息化部电子第五研究所 | 一种控制器时钟频率的实时监测方案 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105337592A (zh) * | 2015-08-28 | 2016-02-17 | 北京航天自动控制研究所 | 一种定周期脉冲周期稳定性监测方法 |
| CN105337592B (zh) * | 2015-08-28 | 2018-05-01 | 北京航天自动控制研究所 | 一种定周期脉冲周期稳定性监测方法 |
| CN108885433A (zh) * | 2016-03-24 | 2018-11-23 | Wago管理有限责任公司 | 安全控制装置和用于运行安全控制装置的方法 |
| CN106250280A (zh) * | 2016-07-25 | 2016-12-21 | 北京联盛德微电子有限责任公司 | 一种时钟信号测试方法和装置 |
| CN106250280B (zh) * | 2016-07-25 | 2021-03-19 | 北京联盛德微电子有限责任公司 | 一种时钟信号测试方法和装置 |
| CN106444459A (zh) * | 2016-11-15 | 2017-02-22 | 贵州大学 | 一种实时检测矩形波信号占空比的控制装置及实现方法 |
| CN106444459B (zh) * | 2016-11-15 | 2023-04-28 | 贵州大学 | 一种实时检测矩形波信号占空比的控制装置及实现方法 |
| CN106802848A (zh) * | 2016-12-20 | 2017-06-06 | 北京计算机技术及应用研究所 | 一种寄存器传输级n模冗余验证方法 |
| CN106802848B (zh) * | 2016-12-20 | 2019-06-18 | 北京计算机技术及应用研究所 | 一种寄存器传输级n模冗余验证方法 |
| CN108803557B (zh) * | 2017-05-02 | 2024-04-16 | 德克萨斯仪器股份有限公司 | 具有信号链锁步的用于高完整性的功能安全应用的装置 |
| CN108803557A (zh) * | 2017-05-02 | 2018-11-13 | 德克萨斯仪器股份有限公司 | 具有信号链锁步的用于高完整性的功能安全应用的装置 |
| CN110998339A (zh) * | 2017-08-02 | 2020-04-10 | 高通股份有限公司 | 片上频率监视 |
| CN109342917A (zh) * | 2018-08-31 | 2019-02-15 | 青岛海信电器股份有限公司 | 时钟信号的验证方法和装置 |
| CN113529347A (zh) * | 2020-04-16 | 2021-10-22 | 青岛胶南海尔洗衣机有限公司 | 交流电源频率检测方法、装置及衣物处理系统 |
| CN113529347B (zh) * | 2020-04-16 | 2023-06-20 | 青岛胶南海尔洗衣机有限公司 | 交流电源频率检测方法、装置及衣物处理系统 |
| CN111611768A (zh) * | 2020-05-21 | 2020-09-01 | 北京百度网讯科技有限公司 | 用于监控时钟信号的方法和装置 |
| CN111611768B (zh) * | 2020-05-21 | 2023-04-25 | 北京百度网讯科技有限公司 | 用于监控时钟信号的方法和装置 |
| CN112051890B (zh) * | 2020-08-27 | 2022-07-26 | 海光信息技术股份有限公司 | I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统 |
| CN112051890A (zh) * | 2020-08-27 | 2020-12-08 | 海光信息技术有限公司 | I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统 |
| CN113533848A (zh) * | 2021-06-07 | 2021-10-22 | 杭州加速科技有限公司 | 一种数字信号的测量方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103777072B (zh) | 2017-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103777072A (zh) | 对多个时钟源的时钟频率进行监测的方法 | |
| US9264049B2 (en) | Synchronous on-chip clock controllers | |
| CN105703749B (zh) | 一种低功耗精确的休眠定时器电路及方法 | |
| CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
| CN109656239B (zh) | 一种轨道机车网络控制系统故障诊断方法及其诊断装置 | |
| CN103116069B (zh) | 芯片频率的测试方法、装置及系统 | |
| CN103728516A (zh) | Soc芯片时钟检测电路 | |
| CN101976037A (zh) | 一种多次同步模拟内插的时间间隔测量方法和装置 | |
| CN101175225A (zh) | 数字视频数据测试系统及半导体器件 | |
| CN101410719A (zh) | 用于测量数字信号的占空比或相对占空比的方法和设备 | |
| CN103875183A (zh) | 使多频率脉冲宽度调制产生器同步 | |
| US20190114235A1 (en) | Fault Tolerant Clock Monitor System | |
| CN103684365A (zh) | 一种高频时钟占空比测试电路 | |
| CN103970008A (zh) | 一种基于晶振误差补偿的守时方法 | |
| CN102411108A (zh) | 用于石英晶体振荡器连续升温测试的多工位同步测试系统 | |
| CN110579618A (zh) | 一种基于fpga的电机转速采集、解析装置和方法 | |
| CN101908012A (zh) | 时钟信号测试装置及测试方法 | |
| JP4425537B2 (ja) | 試験装置、及び試験方法 | |
| CN105391448B (zh) | 一种实时检测差分时钟频率正确性的方法 | |
| US9032129B2 (en) | Advanced energy profiler | |
| US20100310030A1 (en) | Phase locked loop device and method thereof | |
| US8938365B2 (en) | Clock fault detector | |
| CN100488082C (zh) | 时钟源频率偏移检测方法 | |
| CN113282134A (zh) | 热备份三模冗余计算机时间同步实现装置及方法 | |
| CN103592599A (zh) | 基于usb逻辑分析仪触发装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |