CN105391448B - 一种实时检测差分时钟频率正确性的方法 - Google Patents
一种实时检测差分时钟频率正确性的方法 Download PDFInfo
- Publication number
- CN105391448B CN105391448B CN201510888364.2A CN201510888364A CN105391448B CN 105391448 B CN105391448 B CN 105391448B CN 201510888364 A CN201510888364 A CN 201510888364A CN 105391448 B CN105391448 B CN 105391448B
- Authority
- CN
- China
- Prior art keywords
- differential clocks
- clock
- duration
- ref
- real time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000011897 real-time detection Methods 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明属于计算机硬件技术,涉及差分时钟频率检测。本发明提出一种实时检测差分时钟频率正确性的方法,本发明通过分析现有时钟检测方法无法实时检测差分时钟的问题,设计差分时钟实时检测电路,该检测电路由时钟检测电路和检测结果输出电路组成,通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致,将结果通过软硬件方式进行告警输出。本发明可以实时检测差分时钟频率,在差分时钟频率异常时进行告警;本发明解决了差分时钟实时检测的问题,不需要差分示波器,无需测量硬件管脚,不增加外部电路,检测效率高,可以实时检测差分时钟频率并对时钟异常进行告警。
Description
技术领域
本发明属于计算机硬件技术,涉及差分时钟频率检测。
背景技术
高速通信系统采用的参考时钟均大于100MHz,采用差分时钟可以保证时钟电路的稳定输入,从而确保高速通信链路的正常通信。如果差分时钟频率超出了允许的偏差,将会导致通信链路异常,引起通信错误。
检测差分时钟通常采用两种方法。采用差分示波器测量差分晶振的输出管脚,该方法直接获得差分时钟的准确频率;将差分时钟接入测试电路的可编程逻辑器件,使用高频采样时钟对差分时钟进行采样,通过计时判断差分时钟频率是否正确。工作原理见图1。
利用差分示波器测试时钟频率会影响系统的正常工作;通过测试电路测量差分时钟,需要高频采样时钟和可编程逻辑器件的支持,对高频采样时钟有很高的精度要求,增加了系统的复杂度和实现难度。这两种方法均无法实时判断系统工作中的差分时钟是否正确,无法对时钟异常进行告警。
发明内容
本发明提出一种检测差分时钟频率的方法,可以实时检测差分时钟频率,对差分时钟异常进行告警。
本发明的技术方案:
一种实时检测差分时钟频率正确性的方法,包括以下步骤:
1)时钟检测
1.1)确定计时时长:工作时钟经过M个时钟周期、差分时钟经过N个时钟周期后使用了相同的时长T,时长T即为计时时长;M和N均为整数;
1.2)确定计数误差
△N1=N×(△REF+△)/(106+△REF)
△N2=N×(△REF+△)/(106-△REF)
其中,N为差分时钟的计数值,△为差分时钟最大时钟精度,△REF为工作时钟精度;
根据该计数误差得到差分时钟在计时时长T的时间后的计数范围[(N-△N1)(N+△N1)];
1.3)差分时长计算单元接收差分时钟,设置差分时钟计数器;
复位差分时钟计数器,该差分时钟计数器在复位完成后开始计数;
1.4)参考时长计算单元接收工作时钟,设置工作时钟计数器;
复位工作时钟计数器,工作时钟计数器在复位完成后开始计数;
1.5)在时钟计数器计数达到M后使能时长使能信号,通过该时长使能信号采样差分时钟计数器得到差分计数值;
1.6)将该差分计数值、与步骤1.2)中得到的计数范围[(N-△N1)(N+△N1)]进行比较,如果在该计数范围内,则差分时钟正确,否则错误;
2)检测结果输出。
步骤2)具体为:
将检测结果与复位信号通过逻辑与后产生系统复位信号;
若差分时钟正确,则系统正常工作;若差分时钟错误,则使能系统复位信号,系统开始复位。
或者,
步骤2)具体为:
将检测结果写入差分时钟状态寄存器;
若差分时钟正确,则系统正常工作;若差分时钟错误,则差分时钟状态寄存器记录错误值,通过软件中断信号上报差分时钟错误。
本发明具有的优点效果:
1.不需要差分示波器,无需测量硬件管脚,检测效率高;2.通过计数的方式比较差分时钟与低速工作时钟计时是否一致,从而快速检测差分时钟频率是否正确,不增加外部电路,可靠性高;3.可以实时检测差分时钟频率;4.可以通过软硬件的方式对时钟异常进行告警。
附图说明
图1是采用外接示波器或测试电路的时钟检测示意图;
图2是差分时钟实时检测电路结构图;
图3是时钟检测电路结构图;
图4是检测结果输出电路结构图;
图5是时长误差计算示意图。
具体实施方式
本发明提出的一种实时检测差分时钟频率正确性的方法,包括差分时钟实时检测电路,通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致,将结果通过软硬件方式输出,从而解决差分时钟检测的问题。电路结构图见图2。
差分时钟实时检测电路包括时钟检测电路和检测结果输出电路。时钟检测电路负责差分时钟与低速工作时钟的计时和比较,并将结果送给检测结果输出电路。检测结果输出电路将比较的结果通过软硬件告警的方式进行输出。
时钟检测电路结构图见图3。时钟检测电路完成差分时钟的计时和检测,分为参考时长计算单元、差分时长计算单元、误差校准单元和比较器,它的输入包括工作时钟、差分时钟和复位信号。
参考时长计算单元接收工作时钟和复位信号,在复位完成后,启动工作时钟计数。当计时时长等于测试时间长度时,使能时长使能信号。测试时间长度等于工作时钟周期长度和差分时钟周期长度的公倍数。
差分时长计算单元接收差分时钟和复位信号,在复位完成后,启动差分时钟计数,并将计数值送给比较器。当计时时长等于测试时间长度时,差分计数值将会通过比较器与理论计数值进行比较,相等则差分时钟正确,否则错误。由于工作时钟和差分时钟都有时钟精度,需要误差校准单元对理论计数值进行校准。
误差校准单元通过时长误差计算对理论计数值进行校准,最终得到差分计数的实际计数范围。时长误差计算在图5进行详细说明。
比较器在接收到时长使能信号后,比较差分计数值是否在实际计数范围内,如果在,则检测值为高,表示差分时钟正确;否则检测值为低,差分时钟存在异常。
检测结果输出电路结构图见图4。检测结果输出电路通过三种方式将检测值进行输出,分别为硬件LED灯指示、硬件复位告警和软件中断上报。
硬件LED灯指示通过发光二极管将检测值进行直观的显示,当检测值为高时,LED灯发光,表示差分时钟正确,否则LED灯熄灭,差分时钟异常。
硬件复位告警将检测值与工作电路的复位信号通过逻辑与后生产系统复位信号。当检测值为高时,系统工作正常,当检测值为低时,系统处于复位状态。
软件中断上报将检测值写入寄存器并连接软件中断信号。当差分时钟异常时,中断信号上报差分时钟异常。
时长误差计算示意图见图5。在理想情况下,差分时钟频率为F,计数值为N,计时时长为T。低速工作时钟频率为FREF,计数值为M,计时时长为TREF。它们之间的关系为:
1/FREF×M=TREF=T=1/F×N(F>FREF,M、N应取整数)
实际情况为差分时钟频率F和工作时钟频率FREF均有时钟精度,差分时钟频率F的实际频率为F’,计时时长为T’,在最大时钟精度△时的最小计时时长为T1,最大计时时长为T2。工作时钟频率FREF的实际频率为FREF’,计时时长为TREF’,在最大时钟精度△REF时的最小计时时长为TREF1,最大计时时长为TREF2。它们之间的关系为:
T1≤T’≤T2
TREF1≤TREF’≤TREF2
△=|F’-F|/F×106(单位为ppm)
△REF=|FREF’-FREF|/FREF×106(单位为ppm)
当工作时钟计数器计数M触发时长使能信号时,由于时钟精度的原因,差分时钟的计数器计数值不等于N。为了计算计数误差的最大值,假设工作时钟计时时长为TREF1,最大的误差值应为△N1,此时差分时钟的实际计数范围为[(N-△N1):N];假设工作时钟计时时长为TREF2,最大的误差值应为△N2,此时差分时钟的实际计数范围为[N:(N+△N2)]。当误差值小于1个时钟周期时,应该按照1个时钟周期计算。△N1和△N2的计算公式为:
△N1=(T2-TREF1)×F’
△N2=(TREF2-T1)×F’
推导后得到:
△N1=N×(△REF+△)/(106+△REF)
△N2=N×(△REF+△)/(106-△REF)
由此可以看出,计数值误差仅与差分时钟的计数值N、差分时钟最大时钟精度△和工作时钟精度△REF相关。根据该计数误差得到差分时钟在计时时长T的时间后的计数范围[(N-△N1)(N+△N1)],如果差分计数值在该计数范围内,则差分时钟正确,否则错误。
Claims (2)
1.一种实时检测差分时钟频率正确性的方法,其特征在于,包括以下步骤:
1)时钟检测
1.1)确定计时时长:工作时钟经过M个时钟周期、差分时钟经过N个时钟周期后使用了相同的时长T,时长T即为计时时长;M和N均为整数;
1.2)确定计数误差
△N1=N×(△REF+△)/(106+△REF)
△N2=N×(△REF+△)/(106-△REF)
其中,N为差分时钟的计数值,△为差分时钟最大时钟精度,△REF为工作时钟精度;假设工作时钟计时时长为TREF1,最大的误差值应为△N1,假设工作时钟计时时长为TREF2,最大的误差值应为△N2;
根据该计数误差得到差分时钟在计时时长T的时间后的计数范围[(N-△N1)(N+△N1)];
1.3)差分时长计算单元接收差分时钟,设置差分时钟计数器;
复位差分时钟计数器,该差分时钟计数器在复位完成后开始计数;
1.4)参考时长计算单元接收工作时钟,设置工作时钟计数器;
复位工作时钟计数器,工作时钟计数器在复位完成后开始计数;
1.5)在工作时钟计数器计数达到M后使能时长使能信号,通过该时长使能信号采样差分时钟计数器得到差分计数值;
1.6)将该差分计数值与步骤1.2)中得到的计数范围[(N-△N1)(N+△N1)]进行比较,如果在该计数范围内,则差分时钟正确,否则错误;
2)检测结果输出;将检测结果写入差分时钟状态寄存器;若差分时钟正确,则系统正常工作;若差分时钟错误,则差分时钟状态寄存器记录错误值,通过软件中断信号上报差分时钟错误。
2.根据权利要求1所述的实时检测差分时钟频率正确性的方法,其特征在于,步骤2)具体为:
将检测结果与复位信号通过逻辑与后产生系统复位信号;
若差分时钟正确,则系统正常工作;若差分时钟错误,则使能系统复位信号,系统开始复位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510888364.2A CN105391448B (zh) | 2015-12-07 | 2015-12-07 | 一种实时检测差分时钟频率正确性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510888364.2A CN105391448B (zh) | 2015-12-07 | 2015-12-07 | 一种实时检测差分时钟频率正确性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105391448A CN105391448A (zh) | 2016-03-09 |
CN105391448B true CN105391448B (zh) | 2018-04-20 |
Family
ID=55423330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510888364.2A Active CN105391448B (zh) | 2015-12-07 | 2015-12-07 | 一种实时检测差分时钟频率正确性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105391448B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108958092B (zh) * | 2017-05-23 | 2022-11-04 | 佛山市顺德海尔电器有限公司 | 单片机时钟异常检测方法及装置、计算机可读存储介质、设备 |
TWI668962B (zh) * | 2018-10-02 | 2019-08-11 | 新唐科技股份有限公司 | 時脈調整裝置及其傳輸系統和方法 |
CN109509506B (zh) * | 2018-12-20 | 2021-05-14 | 珠海博雅科技有限公司 | 一种上电测试时对Vcc的检测方法及装置 |
CN114499508A (zh) * | 2020-11-13 | 2022-05-13 | 瑞昱半导体股份有限公司 | 操作时钟产生装置与参考时钟栅控电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2713741Y (zh) * | 2004-06-09 | 2005-07-27 | 港湾网络有限公司 | 时钟检测电路 |
CN1767390A (zh) * | 2004-10-27 | 2006-05-03 | 中兴通讯股份有限公司 | 一种多路时钟检测装置 |
CN102692563A (zh) * | 2012-05-18 | 2012-09-26 | 大唐微电子技术有限公司 | 时钟频率检测器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060274876A1 (en) * | 2005-06-01 | 2006-12-07 | Corredoura Paul L | Deriving fractional clock period error information |
-
2015
- 2015-12-07 CN CN201510888364.2A patent/CN105391448B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2713741Y (zh) * | 2004-06-09 | 2005-07-27 | 港湾网络有限公司 | 时钟检测电路 |
CN1767390A (zh) * | 2004-10-27 | 2006-05-03 | 中兴通讯股份有限公司 | 一种多路时钟检测装置 |
CN102692563A (zh) * | 2012-05-18 | 2012-09-26 | 大唐微电子技术有限公司 | 时钟频率检测器 |
Also Published As
Publication number | Publication date |
---|---|
CN105391448A (zh) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105391448B (zh) | 一种实时检测差分时钟频率正确性的方法 | |
US10108578B2 (en) | Single wire communications interface and protocol | |
CN109004932A (zh) | 一种实时检测差分时钟频率正确性的方法 | |
CN105281776B (zh) | 一种可纠错的曼彻斯特解码装置及其方法 | |
CN104954044A (zh) | 一种基于bist的高速串行io接口抖动容限测试方法和电路 | |
CN111443587A (zh) | 一种外部时钟校准方法及系统 | |
CN103777072A (zh) | 对多个时钟源的时钟频率进行监测的方法 | |
CN106597096A (zh) | 一种时钟频率监测方法 | |
CN103197139B (zh) | 时钟频率测试电路 | |
EP3971594A1 (en) | Automatic fault injection in a clock monitor unit | |
CN108170630A (zh) | 一种串口通信波特率自适应方法、系统及设备 | |
CN114338266B (zh) | 一种can控制器的波特率校准方法及校准电路 | |
EP2580864B1 (en) | Integrated circuit device, electronic device and method for detecting timing violations within a clock | |
CN102694530A (zh) | 运载火箭惯性平台的脉冲信号测试装置 | |
US8938365B2 (en) | Clock fault detector | |
CN101594133A (zh) | 半导体集成电路、控制方法及信息处理装置 | |
CN103675652A (zh) | 一种基于非同源时钟的adc芯片测试及数据采集方法 | |
CN104536282A (zh) | 时间数字转换器、时间测量装置及其测量方法 | |
CN103149468A (zh) | 一种电子元器件参数测试装置 | |
CN201796119U (zh) | 一种可编程的数字集成电路交流参数测试系统 | |
TWI533615B (zh) | 鎖相迴路狀態偵測電路與方法 | |
US20220187350A1 (en) | Test method for high-speed signal frequency measurement and signal integrity | |
TWI650566B (zh) | 積體電路測試裝置 | |
CN114090361B (zh) | 一种io信号监测电路及实现方法 | |
CN2713741Y (zh) | 时钟检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |